電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法
【專(zhuān)利摘要】本發(fā)明提供一種電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法，所述測(cè)試結(jié)構(gòu)至少包括相互連接為階梯型的多個(gè)測(cè)試單元，其中，所述測(cè)試單元包括連接孔、上導(dǎo)線(xiàn)、下導(dǎo)線(xiàn)、下電流引線(xiàn)、下電壓引線(xiàn)、上電流引線(xiàn)及上電壓引線(xiàn)，且相鄰的兩個(gè)測(cè)試單元中，一測(cè)試單元的上導(dǎo)線(xiàn)與另一測(cè)試單元的下導(dǎo)線(xiàn)為共用導(dǎo)線(xiàn)，且所述一測(cè)試單元中的上電流引線(xiàn)與所述另一測(cè)試單元中的下電流引線(xiàn)為共用電流引線(xiàn)。與現(xiàn)有技術(shù)中相對(duì)獨(dú)立的電遷移測(cè)試結(jié)構(gòu)相比較而言，本發(fā)明的測(cè)試結(jié)構(gòu)采用單側(cè)連接孔使被測(cè)試導(dǎo)線(xiàn)疊加呈階梯型，大大節(jié)省了電遷移測(cè)試結(jié)構(gòu)在晶圓上的占用面積，且由于本發(fā)明位于產(chǎn)品級(jí)流片晶圓的切割道處，因此也為芯片的功能區(qū)能提供更大的使用面積。
【專(zhuān)利說(shuō)明】電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造【技術(shù)領(lǐng)域】，特別是涉及一種電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法?！颈尘凹夹g(shù)】
[0002]集成電路已經(jīng)從制造于單個(gè)硅芯片上的屈指可數(shù)的互連器件發(fā)展到上百萬(wàn)的器件。常規(guī)集成電路所提供的性能和復(fù)雜度已遠(yuǎn)遠(yuǎn)超出最初的想象。為了提高復(fù)雜度和電路密度(即能夠封裝于給定芯片面積中的器件的數(shù)量)，最小的器件特征尺寸(也稱(chēng)為器件“幾何尺寸”)已隨著每代集成電路而變得越來(lái)越小。
[0003]通過(guò)將集成電路的各器件制造得更小，可以在每個(gè)晶圓上制造更多的器件，從而提高制造設(shè)施的產(chǎn)量。由于集成電路制造中所使用的每個(gè)工藝均具有限度，因此，將器件制造得更小是非常有挑戰(zhàn)性的。
[0004]在如此大規(guī)模高密度的集成電路中，各器件之間高可靠、高密度的連接不僅要在單層中進(jìn)行，而且需要在多層互連層之間進(jìn)行，通常利用互連層中的導(dǎo)線(xiàn)和互連層之間的金屬連接孔對(duì)半導(dǎo)體器件的進(jìn)行連接。半導(dǎo)體器件制造的后段(backend of line, BEOL )工藝在具有器件(例如金屬氧化物半導(dǎo)體晶體管，即MOS晶體管)的襯底表面況積金屬前介電層(pre-metal dielectric, PMD)。PMD層中的金屬連接孔將MOS晶體管連接至上層互連層。通常PMD層上具有若干層互連層，每層互連層中都具有金屬導(dǎo)線(xiàn)，各互連層中的金屬導(dǎo)線(xiàn)通過(guò)互連層之間介質(zhì)層中的金屬連接孔進(jìn)行連接。MOS晶體管通過(guò)這些互連層中的導(dǎo)線(xiàn)和金屬連接孔互相連接從而形成具有特定功能的半導(dǎo)體器件。 [0005]金屬導(dǎo)線(xiàn)和金屬連接孔的電連接性能直接影響半導(dǎo)體器件的性能，通常通過(guò)檢測(cè)電遷移來(lái)測(cè)試金屬導(dǎo)線(xiàn)及金屬連接孔的抗電遷移能力。因此對(duì)金屬導(dǎo)線(xiàn)及金屬連接孔的電遷移測(cè)試成為晶圓制造工藝可靠性測(cè)試的必不可少的內(nèi)容。一般在技術(shù)驗(yàn)證工具(Technology Qualification Vehicle, TQV)中，均存在標(biāo)準(zhǔn)的電遷移測(cè)試設(shè)計(jì)。
[0006]圖1a至圖2b為現(xiàn)有技術(shù)相鄰兩層金屬互聯(lián)層中電遷移的測(cè)試結(jié)構(gòu)示意圖，圖1a為俯視圖，圖1b為圖1a沿A-A方向的剖視圖，圖2a為俯視圖，圖2b為圖2a沿B-B方向的剖視圖。圖1a和圖1b中被測(cè)試金屬層為位于下層的第一層金屬導(dǎo)線(xiàn)I’，即為測(cè)試下行情況(downstream);圖2a和圖2b中被測(cè)試金屬層為位于上層的第二層金屬導(dǎo)線(xiàn)2’，即為測(cè)試上行情況(upstream)。
[0007]圖1a及圖1b中，測(cè)試結(jié)構(gòu)為對(duì)稱(chēng)結(jié)構(gòu)且被測(cè)試金屬(第一層金屬導(dǎo)線(xiàn)i)兩端均存在金屬連接孔，具體地，第二層金屬導(dǎo)線(xiàn)2’通過(guò)第一金屬連接孔VI’連接至第一層金屬導(dǎo)線(xiàn)1’，第一層金屬導(dǎo)線(xiàn)I’再通過(guò)第二金屬連接孔V2’連接至第二層金屬導(dǎo)線(xiàn)2’。測(cè)試時(shí)，在F1’端和F2’端施加電流，電子e產(chǎn)生移動(dòng)，其運(yùn)動(dòng)方向如圖中箭頭方向所示，其中，當(dāng)測(cè)試結(jié)構(gòu)施加的電流極性相反時(shí)，則電子e運(yùn)動(dòng)方向相反(未圖示)。不過(guò)，該測(cè)試結(jié)構(gòu)中電子e運(yùn)動(dòng)方向并不影響被測(cè)試金屬(第一層金屬導(dǎo)線(xiàn)I’)的電遷移。通過(guò)檢測(cè)SI，端和S2’端之間的電阻可以測(cè)得被測(cè)試金屬(第一層金屬導(dǎo)線(xiàn)I’)的電遷移。
[0008]圖2a和圖2b中，測(cè)試結(jié)構(gòu)也為對(duì)稱(chēng)結(jié)構(gòu)且被測(cè)試金屬(第二層金屬導(dǎo)線(xiàn)2’)兩端均存在金屬連接孔，具體地，第一層金屬導(dǎo)線(xiàn)I’通過(guò)第三金屬連接孔V3’連接至第二層金屬導(dǎo)線(xiàn)2’，第二層金屬導(dǎo)線(xiàn)2’再通過(guò)第四金屬連接孔V4’連接至第一層金屬導(dǎo)線(xiàn)I’。測(cè)試原理同上，即測(cè)試時(shí)，在F3’端和F4’端施加電流，通過(guò)檢測(cè)S3’端和S4’端之間的電阻可以測(cè)得被測(cè)試金屬(第二層金屬導(dǎo)線(xiàn)2’)的電遷移。
[0009]由于晶圓芯片的各個(gè)層間互連均需應(yīng)用電遷移測(cè)試結(jié)構(gòu)，且現(xiàn)有技術(shù)中，如圖1a至2b所示，各測(cè)試結(jié)構(gòu)相對(duì)獨(dú)立，導(dǎo)致該電遷移的測(cè)試結(jié)構(gòu)需要占用很大的面積，不僅增加了版圖操作工作量(operation loading),而且造成晶圓上芯片的功能區(qū)面積減小，因此，亟需提出一種占用面積更小的電遷移測(cè)試結(jié)構(gòu)及利用該結(jié)構(gòu)的測(cè)試方法。

【發(fā)明內(nèi)容】

[0010]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法，用于解決現(xiàn)有技術(shù)中電遷移測(cè)試結(jié)構(gòu)占用很大面積而導(dǎo)致的版圖操作工作量增加、同時(shí)造成晶圓上芯片的功能區(qū)面積減小的問(wèn)題。
[0011]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種電遷移測(cè)試單元，所述測(cè)試單元包括:
[0012]通過(guò)連接孔連接的下導(dǎo)線(xiàn)及上導(dǎo)線(xiàn)；
[0013]連接至所述下導(dǎo)線(xiàn)的下電流引線(xiàn)及下電壓引線(xiàn)，其中，所述下電壓引線(xiàn)至所述連接孔距離小于下電流引線(xiàn)至所述連接孔的距離；
[0014]連接至所述上導(dǎo)線(xiàn)的上電流引線(xiàn)及上電壓引線(xiàn)，其中，所述上電壓引線(xiàn)至所述連接孔的距離小于上電流引線(xiàn)至所述連接孔的距離。
[0015]可選地，所述下電`流引線(xiàn)及下電壓引線(xiàn)的寬度均大于等于三倍所述下導(dǎo)線(xiàn)的寬度；所述上電流引線(xiàn)及上電壓引線(xiàn)的寬度均大于等于三倍所述上導(dǎo)線(xiàn)的寬度。
[0016]可選地，所述下電流引線(xiàn)及下電壓引線(xiàn)的寬度與所述下導(dǎo)線(xiàn)的寬度的比值范圍為3^10 ;所述上電流引線(xiàn)及上電壓引線(xiàn)的寬度與所述上導(dǎo)線(xiàn)的寬度的比值范圍為3~10。
[0017]可選地，所述上導(dǎo)線(xiàn)及下導(dǎo)線(xiàn)的長(zhǎng)度分別為400μπι。
[0018]可選地，所述下電流引線(xiàn)、下電壓引線(xiàn)、上電流引線(xiàn)及上電壓引線(xiàn)的寬度相等。
[0019]可選地，所述上導(dǎo)線(xiàn)和下導(dǎo)線(xiàn)的寬度相等。
[0020]可選地，連接所述上導(dǎo)線(xiàn)和下導(dǎo)線(xiàn)的連接孔為至少一個(gè)。
[0021]可選地，該測(cè)試單元的材料為鋁或銅。
[0022]可選地，所述測(cè)試單元位于晶圓的切割道處。
[0023]本發(fā)明還提供一種電遷移測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)至少包括相互連接為階梯型的多個(gè)測(cè)試單元，其中，相鄰的兩個(gè)測(cè)試單元中，一測(cè)試單元的上導(dǎo)線(xiàn)與另一測(cè)試單元的下導(dǎo)線(xiàn)為共用導(dǎo)線(xiàn)，且所述一測(cè)試單元中的上電流引線(xiàn)與所述另一測(cè)試單元中的下電流引線(xiàn)為共用電流引線(xiàn)，此時(shí)，所述共用導(dǎo)線(xiàn)分別依次連接有所述一測(cè)試單元的連接孔、所述一測(cè)試單元的上電壓引線(xiàn)、共用電流引線(xiàn)、所述另一測(cè)試單元的下電壓引線(xiàn)、以及所述另一測(cè)試單元的連接孔。
[0024]可選地，相鄰的兩個(gè)測(cè)試單元中，所述共用電流引線(xiàn)連接至所述共用導(dǎo)線(xiàn)的中間點(diǎn)。
[0025]可選地，相鄰的兩個(gè)測(cè)試單元中，所述一測(cè)試單元的上電壓引線(xiàn)與所述另一測(cè)試單元的下電壓引線(xiàn)對(duì)稱(chēng)連接在所述共用導(dǎo)線(xiàn)的中間點(diǎn)兩側(cè)。
[0026]本發(fā)明還提供一種電遷移的測(cè)試方法，所述測(cè)試方法至少包括以下步驟:
[0027]I)提供一測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)至少包括相互連接為階梯型的多個(gè)所述的測(cè)試單元，其中，相鄰的兩個(gè)測(cè)試單元中，一測(cè)試單元的上導(dǎo)線(xiàn)與另一測(cè)試單元的下導(dǎo)線(xiàn)為共用導(dǎo)線(xiàn)，且所述一測(cè)試單元中的上電流引線(xiàn)與所述另一測(cè)試單元中的下電流引線(xiàn)為共用電流引線(xiàn)，此時(shí)，所述共用導(dǎo)線(xiàn)分別依次連接有所述一測(cè)試單元的連接孔、所述一測(cè)試單元的上電壓引線(xiàn)、共用電流引線(xiàn)、所述另一測(cè)試單元的下電壓引線(xiàn)、以及所述另一測(cè)試單元的連接孔；
[0028]2)將所述測(cè)試結(jié)構(gòu)的各該測(cè)試單元中的下電流引線(xiàn)、下電壓引線(xiàn)、上電壓引線(xiàn)、上電流引線(xiàn)分別對(duì)應(yīng)連接至晶圓測(cè)試區(qū)域中對(duì)應(yīng)的墊片上；
[0029]3)向所述測(cè)試單元中的下電流引線(xiàn)及上電流引線(xiàn)施加隨時(shí)間保持恒定的強(qiáng)制電流；
[0030]4)檢測(cè)施加有強(qiáng)制電流的所述測(cè)試單元的下電壓引線(xiàn)及上電壓引線(xiàn)之間的電壓差隨時(shí)間的變化值，此變化值代表由于所述測(cè)試單元金屬材料的電遷移而導(dǎo)致的變化的電阻，進(jìn)而測(cè)試出該測(cè)試單元的電遷移。
[0031]可選地，各該測(cè)試單元中，通過(guò)調(diào)節(jié)施加電流的極性從而改變流經(jīng)其下導(dǎo)線(xiàn)、連接孔及上導(dǎo)線(xiàn)的電流流向，進(jìn)而檢測(cè)上行情況或下行情況的電遷移。
[0032]可選地，對(duì)所述測(cè)試結(jié)構(gòu)的各測(cè)試單元分別施加所述強(qiáng)制電流分別檢測(cè)出各測(cè)試單元對(duì)應(yīng)的電遷移，或者對(duì)所述測(cè)試結(jié)構(gòu)的不相鄰的測(cè)試單元同時(shí)施加所述強(qiáng)制電流同時(shí)檢測(cè)出不相鄰測(cè)試單元對(duì)應(yīng)的電遷移。
[0033]如上所述，本發(fā)明的電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法，具有以下有益效果:與現(xiàn)有技術(shù)中相對(duì)獨(dú)立的電遷移測(cè)試結(jié)構(gòu)相比較而言，本發(fā)明的測(cè)試結(jié)構(gòu)采用單側(cè)連接孔使被測(cè)試導(dǎo)線(xiàn)疊加呈階梯型，使本發(fā)明測(cè)試結(jié)構(gòu)占用的面積約為現(xiàn)有技術(shù)中測(cè)試結(jié)構(gòu)占用面積的1/3，大大節(jié)省了電遷移測(cè)試結(jié)構(gòu)在晶圓上的占用面積，從而降低了版圖操作工作量(operationloading);又由于本發(fā)明還可應(yīng)用于產(chǎn)品級(jí)流片晶圓的切割道處，因此也為芯片的功能區(qū)能提供更大的使用面積；同時(shí)，本發(fā)明的電遷移測(cè)試結(jié)構(gòu)簡(jiǎn)單，易于實(shí)施，并均適用于銅制程或鋁制程，而且本發(fā)明還可應(yīng)用于多種晶圓產(chǎn)品級(jí)流片。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0034]圖1a和圖1b顯示為現(xiàn)有技術(shù)中的電遷移測(cè)試結(jié)構(gòu)測(cè)試下行情況的示意圖，其中，圖1b為圖1a沿A-A方向的剖視圖。
[0035]圖2a和圖2b顯示為現(xiàn)有技術(shù)中的電遷移測(cè)試結(jié)構(gòu)測(cè)試上行情況的示意圖，其中，圖2b為圖2a沿B-B方向的剖視圖。
[0036]圖3和圖4顯示為本發(fā)明的電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法在實(shí)施例一中的結(jié)構(gòu)示意圖，其中，圖4為圖3沿C-C方向的剖視圖。
[0037]圖5本發(fā)明的電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法在實(shí)施例二中的結(jié)構(gòu)示意圖。
[0038]圖6現(xiàn)有技術(shù)的用于1P7M多層互連層的電遷移測(cè)試結(jié)構(gòu)示意圖，其中1P7M代表I層多晶娃(Ploy)和7層金屬層(metal)。
[0039]元件標(biāo)號(hào)說(shuō)明[0040]I’第一層金屬導(dǎo)線(xiàn)
[0041]2’第二層金屬導(dǎo)線(xiàn)
[0042]VI’第一金屬連接孔
[0043]V2’第二金屬連接孔
[0044]V3’第三金屬連接孔
[0045]V4，第四金屬連接孔
[0046]Vl第一連接孔
[0047]I第一下導(dǎo)線(xiàn)
[0048]2第一上導(dǎo)線(xiàn)、第二下導(dǎo)線(xiàn)、共用導(dǎo)線(xiàn)
[0049]Fl第一下電流引線(xiàn)
[0050]F2第一上電流引線(xiàn)、第二下電流引線(xiàn)、共用電流引線(xiàn)
[0051]Sll第一下電壓引線(xiàn)
[0052]S12第一上電壓引線(xiàn)
[0053]V2第二連接孔
[0054]3第二上導(dǎo)線(xiàn)
[0055]S21第二下電壓引線(xiàn)
[0056]F3第二上電流引線(xiàn)
[0057]S22第二上電壓引線(xiàn)
【具體實(shí)施方式】
[0058]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說(shuō)明書(shū)中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0059]請(qǐng)參閱圖3至圖5。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0060]由于晶圓芯片的各個(gè)層間互連均需應(yīng)用電遷移測(cè)試結(jié)構(gòu)，且現(xiàn)有技術(shù)中各測(cè)試結(jié)構(gòu)相對(duì)獨(dú)立，導(dǎo)致該電遷移的測(cè)試結(jié)構(gòu)需要占用很大的面積，不僅增加了版圖操作工作量(layout operation loading),而且造成晶圓上芯片的功能區(qū)面積減小。從而亟需提出一種占用面積更小的電遷移測(cè)試結(jié)構(gòu)及利用該結(jié)構(gòu)的測(cè)試方法。
[0061]有鑒于此，本發(fā)明提供了一種電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法，與現(xiàn)有技術(shù)中相對(duì)獨(dú)立的電遷移測(cè)試結(jié)構(gòu)相比較而言，本發(fā)明的測(cè)試結(jié)構(gòu)采用單側(cè)連接孔使被測(cè)試導(dǎo)線(xiàn)疊加呈階梯型，使本發(fā)明測(cè)試結(jié)構(gòu)占用的面積約為現(xiàn)有技術(shù)中測(cè)試結(jié)構(gòu)占用面積的1/3，大大節(jié)省了電遷移測(cè)試結(jié)構(gòu)在晶圓上的占用面積，從而降低了版圖操作工作量(operationloading);又由于本發(fā)明還可應(yīng)用于產(chǎn)品級(jí)流片晶圓的切割道處，因此也為芯片的功能區(qū)能提供更大的使用面積；同時(shí)，本發(fā)明的電遷移測(cè)試結(jié)構(gòu)簡(jiǎn)單，易于實(shí)施，并均適用于銅制程或鋁制程，而且本發(fā)明還可應(yīng)用于多種晶圓產(chǎn)品級(jí)流片。以下將詳細(xì)闡述本發(fā)明的電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法的原理及實(shí)施方式，使本領(lǐng)域技術(shù)人員不需要?jiǎng)?chuàng)造性勞動(dòng)即可理解本發(fā)明的電遷移測(cè)試結(jié)構(gòu)及測(cè)試方法。
[0062]實(shí)施例一
[0063]本發(fā)明提供一種電遷移測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)至少包括相互連接為階梯型的多個(gè)測(cè)試單元，其中，所述各該測(cè)試單元均包括:連接孔、上導(dǎo)線(xiàn)、下導(dǎo)線(xiàn)、下電流引線(xiàn)、下電壓引線(xiàn)、上電流引線(xiàn)及上電壓引線(xiàn)，同時(shí)，相鄰的兩個(gè)測(cè)試單元中，一測(cè)試單元的上導(dǎo)線(xiàn)與另一測(cè)試單元的下導(dǎo)線(xiàn)為共用導(dǎo)線(xiàn)，且所述一測(cè)試單元中的上電流引線(xiàn)與所述另一測(cè)試單元中的下電流引線(xiàn)為共用電流引線(xiàn)，此時(shí)，所述共用導(dǎo)線(xiàn)分別依次連接有所述一測(cè)試單元的連接孔、所述一測(cè)試單元的上電壓引線(xiàn)、共用電流引線(xiàn)、所述另一測(cè)試單元的下電壓引線(xiàn)、以及所述另一測(cè)試單元的連接孔。
[0064]其中，各該測(cè)試單元中:所述下導(dǎo)線(xiàn)及上導(dǎo)線(xiàn)通過(guò)連接孔進(jìn)行連接；所述下電流引線(xiàn)及下電壓引線(xiàn)均連接至所述下導(dǎo)線(xiàn)，其中，所述下電壓引線(xiàn)至所述連接孔的距離小于下電流引線(xiàn)至所述連接孔的距離；所述上電流引線(xiàn)及上電壓引線(xiàn)均連接至所述上導(dǎo)線(xiàn)，其中，所述上電壓引線(xiàn)至所述連接孔的距離小于上電流引線(xiàn)至所述連接孔的距離；所述下電流引線(xiàn)及下電壓引線(xiàn)的寬度均大于等于三倍所述下導(dǎo)線(xiàn)的寬度；所述上電流引線(xiàn)及上電壓引線(xiàn)的寬度均大于等于三倍所述上導(dǎo)線(xiàn)的寬度；所述上導(dǎo)線(xiàn)及下導(dǎo)線(xiàn)的長(zhǎng)度分別為400 μ m ;連接所述的上導(dǎo)線(xiàn)和下導(dǎo)線(xiàn)的連接孔為至少一個(gè)；該測(cè)試單元的材料為鋁或銅；所述測(cè)試單元位于晶圓的切割道處。
[0065]如圖3及圖4所示，本實(shí)施例一的電遷移測(cè)試結(jié)構(gòu)以相互連接為階梯型的兩個(gè)測(cè)試單元為例進(jìn)行說(shuō)明，其中所述兩個(gè)測(cè)試單元為第一測(cè)試單元和第二測(cè)試單元，其中圖3中上方的一排方框顯示為測(cè)試時(shí)位于晶圓上的用于連接測(cè)試結(jié)構(gòu)的墊片，該墊片并不是本發(fā)明測(cè)試結(jié)構(gòu)的一部分。
[0066]在本實(shí)施例一中，如圖3及圖4所示，位于晶圓的切割道處的銅制程第一測(cè)試單元包括第一連接孔V1、第一上導(dǎo)線(xiàn)2、第一下導(dǎo)線(xiàn)1、連接至所述第一下導(dǎo)線(xiàn)I的第一下電流引線(xiàn)Fl和第一下電壓引線(xiàn)S11、以及連接至所述第一上導(dǎo)線(xiàn)2的第一上電流引線(xiàn)F2和第一上電壓引線(xiàn)S12，其中，所述第一下電壓引線(xiàn)Sll至所述第一連接孔Vl的距離小于第一下電流引線(xiàn)Fl至所述第一連接孔Vl的距離，所述第一上電壓引線(xiàn)S12至所述第一連接孔Vl的距離小于第一上電流引線(xiàn)F2至所述第一連接孔Vl的距離；所述第一上導(dǎo)線(xiàn)2及第一下導(dǎo)線(xiàn)I的長(zhǎng)度分別為400 μ m ;連接所述的第一上導(dǎo)線(xiàn)2和第一下導(dǎo)線(xiàn)I的第一連接孔Vl為一個(gè)；第一測(cè)試單元為45nm的銅制程測(cè)試單元。
[0067]需要說(shuō)明的是，由于電遷移測(cè)試結(jié)構(gòu)的需要，所述第一下電流引線(xiàn)Fl及第一下電壓引線(xiàn)Sll的寬度均需大于等于三倍所述第一下導(dǎo)線(xiàn)I的寬度，且所述第一上電流引線(xiàn)F2及第一上電壓引線(xiàn)S12的寬度均大于等于三倍所述第一上導(dǎo)線(xiàn)2的寬度；進(jìn)一步，考慮到晶圓設(shè)計(jì)中各種線(xiàn)寬工藝中受限于各自的最大線(xiàn)寬，則所述第一下電流引線(xiàn)Fl和第一下電壓引線(xiàn)Sll的寬度與所述第一下導(dǎo)線(xiàn)I的寬度的比值范圍為3?10 ;所述第一上電流引線(xiàn)F2及第一上電壓引線(xiàn)S12的寬度與所述第一上導(dǎo)線(xiàn)2的寬度的比值范圍為3?10。
[0068]具體地，在本實(shí)施例一中，所述第一測(cè)試單元中，所述第一上導(dǎo)線(xiàn)I和第一下導(dǎo)線(xiàn)2的寬度相等；所述第一下電流引線(xiàn)F1、第一下電壓引線(xiàn)S11、第一上電流引線(xiàn)F2及第一上電壓引線(xiàn)S12的寬度不僅相等，而且均為所述第一上導(dǎo)線(xiàn)I或第一下導(dǎo)線(xiàn)2的寬度的三倍。[0069]所述第二測(cè)試單元包括第二連接孔V2、第二上導(dǎo)線(xiàn)3、第二下導(dǎo)線(xiàn)2、連接至所述第二下導(dǎo)線(xiàn)2的第二下電流引線(xiàn)F2和第二下電壓引線(xiàn)S21、以及連接至所述第二上導(dǎo)線(xiàn)3的第二上電流引線(xiàn)F3及第二上電壓引線(xiàn)S22。同理，所述第二測(cè)試單元的具體情況請(qǐng)參閱第一測(cè)試單元的相關(guān)描述，在此不再一一贅述。
[0070]在本實(shí)施例一中，如圖3及圖4所示，所述測(cè)試結(jié)構(gòu)至少包括相鄰的第一測(cè)試單元與第二測(cè)試單元，所述第一測(cè)試單元的第一上導(dǎo)線(xiàn)2與第二測(cè)試單元的第二下導(dǎo)線(xiàn)2為共用導(dǎo)線(xiàn)2，且所述第一測(cè)試單元中的第一上電流引線(xiàn)F2與第二測(cè)試單元中的第二下電流引線(xiàn)F2為共用電流引線(xiàn)F2，此時(shí)，所述共用導(dǎo)線(xiàn)2分別依次連接有所述第一測(cè)試單元的第一連接孔V1、第一測(cè)試單元的第一上電壓引線(xiàn)S12、共用電流引線(xiàn)F2、所述第二測(cè)試單元的第二下電壓引線(xiàn)S21、以及所述第二測(cè)試單元的第二連接孔V2。
[0071]需要指出的是，在本實(shí)施例一中，所述共用電流引線(xiàn)F2連接至所述共用導(dǎo)線(xiàn)2的中間點(diǎn)；所述第一測(cè)試單元的第一上電壓引線(xiàn)S12與所述第二測(cè)試單元的第二下電壓引線(xiàn)S21對(duì)稱(chēng)連接在所述共用導(dǎo)線(xiàn)2的中間點(diǎn)兩側(cè)，但并不局限于此，在另一實(shí)施例中，所述共用電流引線(xiàn)并不要求連接至所述共用導(dǎo)線(xiàn)2的中間點(diǎn)，只要保證:所述共用電流引線(xiàn)連接至所述共用導(dǎo)線(xiàn)的連接點(diǎn)是位于第一上電壓引線(xiàn)及第二下電壓引線(xiàn)連接至所述共用導(dǎo)線(xiàn)的連接點(diǎn)之間即可。
[0072]為使本領(lǐng)域技術(shù)人員進(jìn)一步理解本發(fā)明的測(cè)試結(jié)構(gòu)的實(shí)施方式，以下將詳細(xì)說(shuō)明本發(fā)明的相關(guān)原理及具體使用本發(fā)明測(cè)試結(jié)構(gòu)的測(cè)試方法。
[0073]本發(fā)明還提供了一種電遷移的測(cè)試方法，該測(cè)試方法至少包括以下步驟:
[0074]首先執(zhí)行步驟I)提供實(shí)施例一的測(cè)試結(jié)構(gòu)，具體請(qǐng)參閱實(shí)施例一相關(guān)結(jié)構(gòu)的具體描述。
[0075]接著執(zhí)行步驟2)將所述測(cè)試結(jié)構(gòu)的各該測(cè)試單元中的下電流引線(xiàn)、下電壓引線(xiàn)、上電壓引線(xiàn)、上電流引線(xiàn)分別對(duì)應(yīng)連接至晶圓的各特定層的墊片上，對(duì)于本實(shí)施例一的測(cè)試結(jié)構(gòu)而言，具體地，如圖3所示，將第一下電流引線(xiàn)F1、第一下電壓引線(xiàn)S11、第一上電壓引線(xiàn)S12、第一上電流引線(xiàn)(第二下電流引線(xiàn)、共用電流引線(xiàn))F2、第二下電壓引線(xiàn)S21、第二上電壓引線(xiàn)S22、以及第二上電流引線(xiàn)F3分別對(duì)應(yīng)連接至晶圓測(cè)試區(qū)域中對(duì)應(yīng)的金屬墊片上。
[0076]接著執(zhí)行步驟3)向所述測(cè)試單元中的下電流引線(xiàn)及上電流引線(xiàn)施加隨時(shí)間保持恒定的強(qiáng)制電流。而后執(zhí)行步驟4)檢測(cè)施加有強(qiáng)制電流的所述測(cè)試單元的下電壓引線(xiàn)及上電壓引線(xiàn)之間的電壓差隨時(shí)間的變化值，此變化值代表由于所述測(cè)試單元中被測(cè)試導(dǎo)線(xiàn)金屬材料的電遷移而導(dǎo)致的變化的電阻，進(jìn)而測(cè)試出該測(cè)試單元被測(cè)試導(dǎo)線(xiàn)的電遷移。
[0077]需要指出的是，通過(guò)檢測(cè)測(cè)試結(jié)構(gòu)的測(cè)試單元中被測(cè)導(dǎo)線(xiàn)的電遷移可用于評(píng)估該被測(cè)導(dǎo)線(xiàn)的抗遷移能力，進(jìn)而評(píng)估其可靠性。具體如下:
[0078]對(duì)所述測(cè)試結(jié)構(gòu)上施加一個(gè)隨時(shí)間恒定的強(qiáng)制電流，同時(shí)不斷檢測(cè)出電壓讀出值。在經(jīng)過(guò)一段時(shí)間之后，如果偵測(cè)到的電流讀出值超過(guò)某個(gè)既定值時(shí)，則認(rèn)為該被檢測(cè)的導(dǎo)線(xiàn)已經(jīng)失效，記錄下該時(shí)間點(diǎn)，它既為此個(gè)測(cè)試結(jié)構(gòu)中被測(cè)導(dǎo)線(xiàn)的失效時(shí)間(Time toFailure, TTF)，基于大量樣品的失效時(shí)間TTF值，可以通過(guò)模型計(jì)算得到受測(cè)試結(jié)構(gòu)對(duì)應(yīng)的被測(cè)導(dǎo)線(xiàn)在一般工作條件下的實(shí)際使用壽命(lifetime)，從而對(duì)受測(cè)試的被測(cè)導(dǎo)線(xiàn)的抗遷移能力，即可靠性，進(jìn)行評(píng)估。[0079]對(duì)于本實(shí)施例一的測(cè)試結(jié)構(gòu)而言，步驟3)和步驟4)的具體內(nèi)容如下:
[0080]如圖3所示，當(dāng)需要利用第一測(cè)試單元進(jìn)行檢測(cè)時(shí)，即檢測(cè)第一測(cè)試單元中的第一上導(dǎo)線(xiàn)(共用導(dǎo)線(xiàn))2或第一下導(dǎo)線(xiàn)I的電遷移時(shí)，對(duì)第一測(cè)試單元的第一下電流引線(xiàn)Fl和第一上電流引線(xiàn)(第二下電流引線(xiàn)、共用電流引線(xiàn))F2施加強(qiáng)制電流，其中，所述強(qiáng)制電流隨時(shí)間保持恒定，而后，檢測(cè)第一測(cè)試單元的第一下電壓引線(xiàn)Sll和第一上電壓引線(xiàn)S12之間電勢(shì)差，從而測(cè)試出第一測(cè)試單元中被測(cè)試導(dǎo)線(xiàn)的電遷移；
[0081]當(dāng)需要利用第二測(cè)試單元進(jìn)行檢測(cè)時(shí)，即檢測(cè)第二測(cè)試單元中的第二上導(dǎo)線(xiàn)3或第二下導(dǎo)線(xiàn)(共用導(dǎo)線(xiàn))2的電遷移時(shí)，對(duì)第二測(cè)試單元的第二下電流引線(xiàn)(共用電流引線(xiàn))F2和第二上電流引線(xiàn)F3施加強(qiáng)制電流，其中，所述強(qiáng)制電流隨時(shí)間保持恒定，而后，檢測(cè)第二測(cè)試單元的第二下電壓引線(xiàn)S21和第二上電壓引線(xiàn)S22之間電勢(shì)差，從而測(cè)試出第二測(cè)試單元中被測(cè)試導(dǎo)線(xiàn)的電遷移。
[0082]換言之，通過(guò)對(duì)所述測(cè)試結(jié)構(gòu)的各測(cè)試單元分別施加所述強(qiáng)制電流，從而分別檢測(cè)出各測(cè)試單元對(duì)應(yīng)的電遷移。
[0083]需要指出的是，在另一實(shí)施例中，當(dāng)所述測(cè)試結(jié)構(gòu)中存在不相鄰的測(cè)試單元時(shí)，也可以通過(guò)對(duì)所述測(cè)試結(jié)構(gòu)的不相鄰的測(cè)試單元同時(shí)施加所述強(qiáng)制電流，從而同時(shí)檢測(cè)出不相鄰測(cè)試單元對(duì)應(yīng)的電遷移。
[0084]需要說(shuō)明的是，各該測(cè)試單元中，通過(guò)調(diào)節(jié)施加電流的極性從而改變流經(jīng)其下導(dǎo)線(xiàn)、連接孔及上導(dǎo)線(xiàn)的電流流向，進(jìn)而進(jìn)一步檢測(cè)上行情況或下行情況的電遷移。
[0085]具體地，對(duì)于第一測(cè)試單元而言，當(dāng)需要檢測(cè)第一測(cè)試單元中的下行情況(downstream)時(shí)，即檢測(cè)第一測(cè)試單元中位于下層的第一下導(dǎo)線(xiàn)I的電遷移時(shí)，對(duì)共用電流引線(xiàn)F2施加強(qiáng)制電流的正極，對(duì)第一下電流引線(xiàn)Fl施加強(qiáng)制電流的負(fù)極。
[0086]強(qiáng)制電流的極性如上的施加目的在于:使電流從上至下流經(jīng)第一接觸孔VI，此時(shí)電子e的流向與電流方向相反，即電子e的流向?yàn)閺南轮辽狭鹘?jīng)第一接觸孔VI。由于金屬導(dǎo)線(xiàn)的空穴出現(xiàn)在金屬導(dǎo)線(xiàn)的陰極端(接強(qiáng)制電流的負(fù)極端)，金屬導(dǎo)線(xiàn)空穴的變化引起金屬導(dǎo)線(xiàn)電阻的變化，從而測(cè)得金屬導(dǎo)線(xiàn)陰極端至連接孔之間的電勢(shì)差即可反應(yīng)金屬導(dǎo)線(xiàn)的電遷移，即檢測(cè)出金屬導(dǎo)線(xiàn)的電遷移。所以，當(dāng)?shù)谝幌码娏饕€(xiàn)Fl施加強(qiáng)制電流的負(fù)極時(shí)，則第一下導(dǎo)線(xiàn)I與第一下電流引線(xiàn)Fl連接點(diǎn)為第一下導(dǎo)線(xiàn)I的陰極端，從而檢測(cè)第一下電壓引線(xiàn)Sll和第一上電壓引線(xiàn)S12的電勢(shì)差即可反映出位于下層的第一下導(dǎo)線(xiàn)I的電遷移，即測(cè)試出第一測(cè)試單元下行情況的電遷移。
[0087]同理，當(dāng)檢測(cè)第一測(cè)試單元上行情況(upstream)的電遷移時(shí)，即檢測(cè)第一測(cè)試單元中位于上層的第一上導(dǎo)線(xiàn)(共用導(dǎo)線(xiàn))2的電遷移時(shí)，則對(duì)共用電流引線(xiàn)F2施加強(qiáng)制電流的負(fù)極，對(duì)第一下電流引線(xiàn)Fl施加強(qiáng)制電流的正極即可，此時(shí)檢測(cè)第一下電壓引線(xiàn)Sll和第一上電壓引線(xiàn)S12的電勢(shì)差即可反映出位于上層的第一上導(dǎo)線(xiàn)(共用導(dǎo)線(xiàn))2的電遷移，即測(cè)試出第一測(cè)試單元上行情況的電遷移。
[0088]同理，當(dāng)檢測(cè)第二測(cè)試單元下行情況的電遷移時(shí)，即檢測(cè)第二測(cè)試單元中位于下層的第二下導(dǎo)線(xiàn)(共用導(dǎo)線(xiàn))2的電遷移時(shí)，則對(duì)共用電流引線(xiàn)F2施加強(qiáng)制電流的負(fù)極，對(duì)第二上電流引線(xiàn)F3施加強(qiáng)制電流的正極即可，此時(shí)檢測(cè)第二下電壓引線(xiàn)S21和第二上電壓引線(xiàn)S22的電勢(shì)差即可反映出位于下層的第二下導(dǎo)線(xiàn)(共用導(dǎo)線(xiàn))2的電遷移，即測(cè)試出第二測(cè)試單元下行情況的電遷移。[0089]同理，當(dāng)檢測(cè)第二測(cè)試單元上行情況的電遷移時(shí)，即檢測(cè)第二測(cè)試單元中位于上層的第二上導(dǎo)線(xiàn)3的電遷移時(shí)，則對(duì)共用電流引線(xiàn)F2施加強(qiáng)制電流的正極，對(duì)第二上電流引線(xiàn)F3施加強(qiáng)制電流的負(fù)極即可，此時(shí)檢測(cè)第二下電壓引線(xiàn)S21和第二上電壓引線(xiàn)S22的電勢(shì)差即可反映出位于上層的第二上導(dǎo)線(xiàn)3的電遷移，即測(cè)試出第二測(cè)試單元上行情況的電遷移。
[0090]與現(xiàn)有技術(shù)中相對(duì)獨(dú)立的電遷移測(cè)試結(jié)構(gòu)相比較而言，本發(fā)明的測(cè)試結(jié)構(gòu)采用單側(cè)連接孔使被測(cè)試導(dǎo)線(xiàn)疊加呈階梯型，使本發(fā)明測(cè)試結(jié)構(gòu)占用的面積約為現(xiàn)有技術(shù)中測(cè)試結(jié)構(gòu)占用面積的1/3，大大節(jié)省了電遷移測(cè)試結(jié)構(gòu)在晶圓上的占用面積，從而降低了版圖操作工作量(operation loading);又由于本發(fā)明還可應(yīng)用于產(chǎn)品級(jí)流片晶圓的切割道處，因此也為芯片的功能區(qū)能提供更大的使用面積；同時(shí)，本發(fā)明的電遷移測(cè)試結(jié)構(gòu)簡(jiǎn)單，易于實(shí)施，并均適用于銅制程或鋁制程，而且本發(fā)明還可應(yīng)用于多種晶圓產(chǎn)品級(jí)流片。
[0091]為了使本發(fā)明的測(cè)試結(jié)構(gòu)用于多層互連層的電遷移的測(cè)試能夠符合真實(shí)的半導(dǎo)體器件工作所需的條件，本發(fā)明還存在以下改進(jìn)，具體請(qǐng)參見(jiàn)實(shí)施例二。
[0092]實(shí)施例二
[0093]實(shí)施例二與實(shí)施例一米用基本相同的技術(shù)方案，不同之處僅在于:實(shí)施例一中的電遷移測(cè)試結(jié)構(gòu)以相互連接為階梯型的兩個(gè)測(cè)試單元為例進(jìn)行說(shuō)明；實(shí)施例二中的電遷移測(cè)試結(jié)構(gòu)以相互連接為階梯型的六個(gè)測(cè)試單元為例進(jìn)行說(shuō)明，其余各該測(cè)試單元及相鄰測(cè)試單元之間關(guān)系的具體描述請(qǐng)參閱實(shí)施例一，在此不進(jìn)行一一贅述。
[0094]如圖5所示，實(shí)施例二中的電遷移測(cè)試結(jié)構(gòu)以相互連接為階梯型的六個(gè)測(cè)試單元為例進(jìn)行說(shuō)明，所述測(cè)試結(jié)構(gòu)包括第一測(cè)試單元A、第二測(cè)試單元B、第三測(cè)試單元C、第四測(cè)試單元D、第五測(cè)試單元E、和第六測(cè)試單元F，其中圖5中的各該測(cè)試單元以虛線(xiàn)框進(jìn)行圖示。所述測(cè)試結(jié)構(gòu)用于1P7M多層互連層的電遷移的測(cè)試，其中1P7M代表I層多晶硅(Ploy)和7層金屬層(metal)。如圖5所示，本發(fā)明的測(cè)試結(jié)構(gòu)只占用在晶圓中預(yù)先規(guī)劃出的一個(gè)測(cè)試區(qū)域(如圖5中實(shí)線(xiàn)方框所示)的面積，其中，一個(gè)所述測(cè)試區(qū)域中包括25個(gè)墊片。
[0095]但是，在現(xiàn)有技術(shù)中用于1P7M多層互連層的電遷移的測(cè)試結(jié)構(gòu)如圖1a至圖2b及圖6所示。請(qǐng)參閱圖6，測(cè)試結(jié)構(gòu)VlD和測(cè)試結(jié)構(gòu)VlU為測(cè)試第一層和第二層金屬導(dǎo)線(xiàn)電遷移的現(xiàn)有技術(shù)的測(cè)試結(jié)構(gòu)，其中測(cè)試結(jié)構(gòu)VlD為測(cè)試下行情況，即檢測(cè)位于下層的第一層金屬導(dǎo)線(xiàn)的電遷移，測(cè)試結(jié)構(gòu)VlU為上行情況，即檢測(cè)位于上層的第二層金屬導(dǎo)線(xiàn)的電遷移；測(cè)試結(jié)構(gòu)V2D和測(cè)試結(jié)構(gòu)V2U為測(cè)試第二層和第三層金屬導(dǎo)線(xiàn)電遷移的現(xiàn)有技術(shù)的測(cè)試結(jié)構(gòu)，其中測(cè)試結(jié)構(gòu)V2D為測(cè)試下行情況，即檢測(cè)位于下層的第二層金屬導(dǎo)線(xiàn)的電遷移，測(cè)試結(jié)構(gòu)V2U為上行情況，即檢測(cè)位于上層的第三層金屬導(dǎo)線(xiàn)的電遷移；以此類(lèi)推測(cè)試結(jié)構(gòu)V3D和測(cè)試結(jié)構(gòu)V3D、測(cè)試結(jié)構(gòu)V4D和測(cè)試結(jié)構(gòu)V4D、測(cè)試結(jié)構(gòu)V?和測(cè)試結(jié)構(gòu)V5D、及測(cè)試結(jié)構(gòu)TVD和測(cè)試結(jié)構(gòu)TVU，從而測(cè)試結(jié)構(gòu)TVD和測(cè)試結(jié)構(gòu)TVU為測(cè)試第六層和頂層金屬導(dǎo)線(xiàn)電遷移的現(xiàn)有技術(shù)的測(cè)試結(jié)構(gòu)。
[0096]由于需要對(duì)每層金屬導(dǎo)線(xiàn)均進(jìn)行上行情況和下行情況的電遷移測(cè)試，且由于現(xiàn)有技術(shù)中的各測(cè)試結(jié)構(gòu)為相對(duì)獨(dú)立的測(cè)試結(jié)構(gòu)，則圖6中12個(gè)測(cè)試結(jié)構(gòu)之間存在冗余重復(fù)的情況，導(dǎo)致圖6中12個(gè)測(cè)試結(jié)構(gòu)所占用的面積為在晶圓中預(yù)先規(guī)劃出的三個(gè)測(cè)試區(qū)域(如圖6中實(shí)線(xiàn)方框所示)的面積，其中，一個(gè)所述測(cè)試區(qū)域中包括25個(gè)墊片。[0097]因此，采用本實(shí)施例二的測(cè)試結(jié)構(gòu)大大節(jié)省了電遷移測(cè)試結(jié)構(gòu)在晶圓上的占用面積(本實(shí)施例二測(cè)試結(jié)構(gòu)占用的面積約為現(xiàn)有技術(shù)中測(cè)試結(jié)構(gòu)占用面積的1/3)，由于本實(shí)施例二位于產(chǎn)品級(jí)流片晶圓的切割道處，因此也為芯片的功能區(qū)能提供更大的使用面積。同時(shí)，本實(shí)施例二的電遷移測(cè)試結(jié)構(gòu)簡(jiǎn)單，易于實(shí)施，并均適用于銅制程或鋁制程，而且本實(shí)施例二還可應(yīng)用于多種晶圓廣品級(jí)流片。
[0098]關(guān)于本實(shí)施例二的測(cè)試方法請(qǐng)參閱實(shí)施例一的相關(guān)描述，在此不再一一贅述。
[0099]綜上所述，與現(xiàn)有技術(shù)中相對(duì)獨(dú)立的電遷移測(cè)試結(jié)構(gòu)相比較而言，本發(fā)明的測(cè)試結(jié)構(gòu)采用單側(cè)連接孔使被測(cè)試導(dǎo)線(xiàn)疊加呈階梯型，使本發(fā)明測(cè)試結(jié)構(gòu)占用的面積約為現(xiàn)有技術(shù)中測(cè)試結(jié)構(gòu)占用面積的1/3，大大節(jié)省了電遷移測(cè)試結(jié)構(gòu)在晶圓上的占用面積，從而降低了版圖操作工作量(operation loading);又由于本發(fā)明還可應(yīng)用于產(chǎn)品級(jí)流片晶圓的切割道處，因此也為芯片的功能區(qū)能提供更大的使用面積；同時(shí)，本發(fā)明的電遷移測(cè)試結(jié)構(gòu)簡(jiǎn)單，易于實(shí)施，并均適用于銅制程或鋁制程，而且本發(fā)明還可應(yīng)用于多種晶圓產(chǎn)品級(jí)流片。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0100]上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【權(quán)利要求】
1.一種電遷移測(cè)試單元，其特征在于，所述測(cè)試單元包括: 通過(guò)連接孔連接的下導(dǎo)線(xiàn)及上導(dǎo)線(xiàn)； 連接至所述下導(dǎo)線(xiàn)的下電流引線(xiàn)及下電壓引線(xiàn)，其中，所述下電壓引線(xiàn)至所述連接孔距離小于下電流引線(xiàn)至所述連接孔的距離； 連接至所述上導(dǎo)線(xiàn)的上電流引線(xiàn)及上電壓引線(xiàn)，其中，所述上電壓引線(xiàn)至所述連接孔的距離小于上電流引線(xiàn)至所述連接孔的距離。
2.根據(jù)權(quán)利要求1所述的電遷移測(cè)試單元，其特征在于:所述下電流引線(xiàn)及下電壓引線(xiàn)的寬度均大于等于三倍所述下導(dǎo)線(xiàn)的寬度；所述上電流引線(xiàn)及上電壓引線(xiàn)的寬度均大于等于三倍所述上導(dǎo)線(xiàn)的寬度。
3.根據(jù)權(quán)利要求2所述的電遷移測(cè)試單元，其特征在于:所述下電流引線(xiàn)及下電壓引線(xiàn)的寬度與所述下導(dǎo)線(xiàn)的寬度的比值范圍為3~10 ;所述上電流引線(xiàn)及上電壓引線(xiàn)的寬度與所述上導(dǎo)線(xiàn)的寬度的比值范圍為3~10。
4.根據(jù)權(quán)利要求1所述的電遷移測(cè)試單元，其特征在于:所述上導(dǎo)線(xiàn)及下導(dǎo)線(xiàn)的長(zhǎng)度分別為400 μ m。
5.根據(jù)權(quán)利要求1所述的電遷移測(cè)試單元，其特征在于:所述下電流引線(xiàn)、下電壓引線(xiàn)、上電流引線(xiàn)及上電壓引線(xiàn)的寬度相等。
6.根據(jù)權(quán)利要求1所述的電遷移測(cè)試單元，其特征在于:所述上導(dǎo)線(xiàn)和下導(dǎo)線(xiàn)的寬度相等。
7.根據(jù)權(quán)利要求1所述的電遷移測(cè)試單元，其特征在于:連接所述上導(dǎo)線(xiàn)和下導(dǎo)線(xiàn)的連接孔為至少一個(gè)。
8.根據(jù)權(quán)利要求1所述的電遷移測(cè)試單元，其特征在于:該測(cè)試單元的材料為鋁或銅。
9.根據(jù)權(quán)利要求1所述的電遷移測(cè)試單元，其特征在于:所述測(cè)試單元位于晶圓的切割道處。
10.一種電遷移測(cè)試結(jié)構(gòu)，其特征在于，所述測(cè)試結(jié)構(gòu)至少包括相互連接為階梯型的多個(gè)如權(quán)利要求1至9中任意一項(xiàng)所述的測(cè)試單元，其中， 相鄰的兩個(gè)測(cè)試單元中，一測(cè)試單元的上導(dǎo)線(xiàn)與另一測(cè)試單元的下導(dǎo)線(xiàn)為共用導(dǎo)線(xiàn)，且所述一測(cè)試單元中的上電流引線(xiàn)與所述另一測(cè)試單元中的下電流引線(xiàn)為共用電流引線(xiàn)，此時(shí)，所述共用導(dǎo)線(xiàn)分別依次連接有所述一測(cè)試單元的連接孔、所述一測(cè)試單元的上電壓引線(xiàn)、共用電流引線(xiàn)、所述另一測(cè)試單元的下電壓引線(xiàn)、以及所述另一測(cè)試單元的連接孔。
11.根據(jù)權(quán)利要求10所述的電遷移測(cè)試結(jié)構(gòu)，其特征在于:相鄰的兩個(gè)測(cè)試單元中，所述共用電流引線(xiàn)連接至所述共用導(dǎo)線(xiàn)的中間點(diǎn)。
12.根據(jù)權(quán)利要求10或11所述的電遷移測(cè)試結(jié)構(gòu)，其特征在于:相鄰的兩個(gè)測(cè)試單元中，所述一測(cè)試單元的上電壓引線(xiàn)與所述另一測(cè)試單元的下電壓引線(xiàn)對(duì)稱(chēng)連接在所述共用導(dǎo)線(xiàn)的中間點(diǎn)兩側(cè)。
13.一種電遷移的測(cè)試方法，其特征在于，所述測(cè)試方法至少包括以下步驟: I)提供一測(cè)試結(jié)構(gòu)，所述測(cè)試結(jié)構(gòu)至少包括相互連接為階梯型的多個(gè)如權(quán)利要求1至9中任意一項(xiàng)所述的測(cè)試單元，其中，相鄰的兩個(gè)測(cè)試單元中，一測(cè)試單元的上導(dǎo)線(xiàn)與另一測(cè)試單元的下導(dǎo)線(xiàn)為共用導(dǎo)線(xiàn)，且所述一測(cè)試單元中的上電流引線(xiàn)與所述另一測(cè)試單元中的下電流引線(xiàn)為共用電流引線(xiàn)，此時(shí)，所述共用導(dǎo)線(xiàn)分別依次連接有所述一測(cè)試單元的連接孔、所述一測(cè)試單元的上電壓引線(xiàn)、共用電流引線(xiàn)、所述另一測(cè)試單元的下電壓引線(xiàn)、以及所述另一測(cè)試單元的連接孔； 2)將所述測(cè)試結(jié)構(gòu)的各該測(cè)試單元中的下電流引線(xiàn)、下電壓引線(xiàn)、上電壓引線(xiàn)、上電流引線(xiàn)分別對(duì)應(yīng)連接至晶圓測(cè)試區(qū)域中對(duì)應(yīng)的墊片上； 3)向所述測(cè)試單元中的下電流引線(xiàn)及上電流引線(xiàn)施加隨時(shí)間保持恒定的強(qiáng)制電流； 4)檢測(cè)施加有強(qiáng)制電流的所述測(cè)試單元的下電壓引線(xiàn)及上電壓引線(xiàn)之間的電壓差隨時(shí)間的變化值，此變化值代表由于所述測(cè)試單元金屬材料的電遷移而導(dǎo)致的變化的電阻，進(jìn)而測(cè)試出該測(cè)試單元的電遷移。
14.根據(jù)權(quán)利要求13所述的電遷移的測(cè)試方法，其特征在于:各該測(cè)試單元中，通過(guò)調(diào)節(jié)施加電流的極性從而改變流經(jīng)其下導(dǎo)線(xiàn)、連接孔及上導(dǎo)線(xiàn)的電流流向，進(jìn)而檢測(cè)上行情況或下行情況的電遷移。
15.根據(jù)權(quán)利要求13所述的電遷移的測(cè)試方法，其特征在于:對(duì)所述測(cè)試結(jié)構(gòu)的各測(cè)試單元分別施加所述強(qiáng)制電流分別檢測(cè)出各測(cè)試單元對(duì)應(yīng)的電遷移，或者對(duì)所述測(cè)試結(jié)構(gòu)的不相鄰的測(cè)試單元同時(shí)施加所述強(qiáng)制電流同時(shí)檢測(cè)出不相鄰測(cè)試單元對(duì)應(yīng)的電遷移。
【文檔編號(hào)】G01R31/26GK103811467SQ201210460884
【公開(kāi)日】2014年5月21日 申請(qǐng)日期:2012年11月15日 優(yōu)先權(quán)日:2012年11月15日
【發(fā)明者】鄭雅文 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司