專利名稱：一種基于fpga+dsp 實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種高速數(shù)據(jù)采集裝置，特別涉及一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置。
背景技術(shù)：
隨著雷達(dá)和聲納的技術(shù)不斷發(fā)展和提高，一種裝備上涉及的電路板就多達(dá)上百種，而且每種電路板上的通道數(shù)從十幾個(gè)到上百個(gè)不等，每通道信號(hào)從幾千赫茲到幾十兆赫茲不等，一旦裝備的某塊電路板出現(xiàn)問題，怎樣快速定位故障，使裝備及時(shí)恢復(fù)工作尤為重要。對(duì)多通道數(shù)據(jù)進(jìn)行同步采集、存儲(chǔ)、回放分析是目前解決此類問題的重要方法，但需要同時(shí)高速采集上百條通道的數(shù)據(jù)，采集系統(tǒng)的數(shù)據(jù)通吞吐量必須達(dá)到600MBps以上；而且特別是對(duì)于某些體制的雷達(dá)，需要采集雷達(dá)開機(jī)時(shí)的數(shù)據(jù)，采樣時(shí)間需要5分鐘左右，按照每秒600MB的數(shù)據(jù)吞吐量，一次采樣的數(shù)據(jù)量就可達(dá)到180GB。目前主流的數(shù)據(jù)采集存儲(chǔ)系統(tǒng)的最大采樣能力可達(dá)500MBps左右，但不能長時(shí)間高速采樣，最大速度持續(xù)工作時(shí)間·只能達(dá)到幾十秒，遠(yuǎn)遠(yuǎn)不能滿足艦船上的雷達(dá)、聲納等裝備的要求。

實(shí)用新型內(nèi)容針對(duì)上述現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型目的是提出一種采集速度高、存儲(chǔ)容量大、通用性強(qiáng)、性價(jià)比高，基于FPGA+DPS高速數(shù)據(jù)采集裝置以解決上述問題。本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案是一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，包括FPGA (現(xiàn)場可編程陣列)單元、DSP (數(shù)字信號(hào)處理)單元、存儲(chǔ)單元、擴(kuò)展存儲(chǔ)單元、閃存單元、存儲(chǔ)磁盤、CPLD (復(fù)雜可編程邏輯器件)單元、以太網(wǎng)PHY芯片和通道輸入單元；FPGA單元與DSP單元通過芯片級(jí)高速串行總線接口連接；CPLD單元分別連接FPGA單元與DSP單元；存儲(chǔ)單元和存儲(chǔ)磁盤都與FPGA單元連接；擴(kuò)展存儲(chǔ)單元和閃存單元都與DSP單元連接；以太網(wǎng)PHY芯片與DSP單元通過SGMII接口連接；所述通道輸入單元與所述FPGA連接。作為優(yōu)選，所述FPGA單元上還設(shè)有JTAG接口。作為優(yōu)選，所述DSP單元上還設(shè)有JTAG接口。作為優(yōu)選，所述存儲(chǔ)單元采用DDR2存儲(chǔ)器。作為優(yōu)選，所述擴(kuò)展存儲(chǔ)單元采用DDR2存儲(chǔ)器。作為優(yōu)選，所述閃存單元采用NOR FLASH存儲(chǔ)器。作為優(yōu)選，所述以太網(wǎng)PHY芯片上設(shè)有RJ45型網(wǎng)卡接口。作為優(yōu)選，所述通道輸入單元包括2個(gè)VHDCI68插座，最大可輸入96個(gè)通道數(shù)據(jù)。本實(shí)用新型的有益效果是本實(shí)用新型采用FPGA實(shí)現(xiàn)對(duì)數(shù)據(jù)的采樣和存儲(chǔ)，通過FPGA控制RAID卡對(duì)數(shù)據(jù)的存儲(chǔ)，可直接構(gòu)成磁盤陣列來存儲(chǔ)數(shù)據(jù)，提高了數(shù)據(jù)的流盤速度；采用DSP對(duì)數(shù)據(jù)進(jìn)行壓縮，提高了數(shù)據(jù)的存儲(chǔ)深度；在對(duì)數(shù)據(jù)進(jìn)行回放分析時(shí)，充分利用了 DSP芯片的強(qiáng)大的數(shù)據(jù)處理能力，直接采用DSP進(jìn)行數(shù)據(jù)分析處理，比直接采用PC機(jī)進(jìn)行海量數(shù)據(jù)分析時(shí)的速度提高了十多倍。系統(tǒng)數(shù)據(jù)吞吐量最大SOOMBps，通道采樣頻率從4MHz到96MHz可任意配置，并能同時(shí)記錄I到96通道的多路數(shù)據(jù)，數(shù)據(jù)的最大存儲(chǔ)深度可達(dá)8T，具有采集速度高、存儲(chǔ)容量大、通用性強(qiáng)、性價(jià)比高的特點(diǎn)，可用于艦船上雷達(dá)、聲納等電子裝備的電路故障分析與研制。

圖I是本實(shí)用新型結(jié)構(gòu)示意圖。
具體實(shí)施方式

以下結(jié)合附圖，對(duì)本實(shí)用新型做進(jìn)一步說明。如圖I所示，一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，包括FPGA (現(xiàn)場可編程陣列)單元、DSP (數(shù)字信號(hào)處理)單元、存儲(chǔ)單元、擴(kuò)展存儲(chǔ)單元、閃存單元、存儲(chǔ)磁盤、CPLD (復(fù)雜可編程邏輯器件)單元、以太網(wǎng)PHY芯片和通道輸入單元；FPGA單元與DSP單元通過芯片級(jí)高速串行總線接口連接；CPLD單元分別連接FPGA單元與DSP單元；存儲(chǔ)單元和存儲(chǔ)磁盤都與FPGA單元連接；擴(kuò)展存儲(chǔ)單元和閃存單元都與DSP單元連接；以太網(wǎng)PHY芯片與DSP單元通過SGMII接口連接；所述通道輸入單元與所述FPGA連接。作為優(yōu)選，所述FPGA單元上還設(shè)有JTAG接口。作為優(yōu)選，所述DSP單元上還設(shè)有JTAG接口。作為優(yōu)選，所述存儲(chǔ)單元采用DDR2存儲(chǔ)器。作為優(yōu)選，所述擴(kuò)展存儲(chǔ)單元采用DDR2存儲(chǔ)器。作為優(yōu)選，所述閃存單元采用NOR FLASH存儲(chǔ)器。作為優(yōu)選，所述以太網(wǎng)PHY芯片上設(shè)有RJ45型網(wǎng)卡接口。作為優(yōu)選，所述通道輸入單元包括2個(gè)VHDCI68插座，最大可輸入96個(gè)通道數(shù)據(jù)。其中各單元功能如下FPGA單元主要完成信號(hào)的采集、傳輸、存儲(chǔ)和讀取功能。DSP單元負(fù)責(zé)整個(gè)采集和存儲(chǔ)系統(tǒng)的控制功能，DSP同時(shí)支持上位機(jī)控制和數(shù)據(jù)分析，上位機(jī)可以通過以太網(wǎng)口發(fā)送控制命令包給DSP，同時(shí)，DSP也可以根據(jù)DSP內(nèi)數(shù)據(jù)處理結(jié)果進(jìn)行數(shù)據(jù)分析與處理。本實(shí)用新型采用高速AD進(jìn)行數(shù)據(jù)采集，使用DSP作為控制器負(fù)責(zé)數(shù)據(jù)采集部分與軟件系統(tǒng)之間的控制命令交互及數(shù)據(jù)傳輸，并實(shí)現(xiàn)采樣數(shù)據(jù)的壓縮與解壓處理，通過FPGA實(shí)現(xiàn)磁盤陣列接口，完成存儲(chǔ)控制器的功能。具體實(shí)施中，本實(shí)用新型采用3. 125Gbp/s RapidIO接口(芯片級(jí)高速串行總線接口)，保障片間高速數(shù)據(jù)交互解決數(shù)據(jù)高速傳輸帶寬瓶頸問題；采用Altera Stratix IV高端FPGA芯片實(shí)現(xiàn)磁盤陣列控制器，支持SATA Gen2磁盤IO協(xié)議，解決高速數(shù)據(jù)實(shí)時(shí)存儲(chǔ)問題；采用TI最高端DSP芯片，確保實(shí)時(shí)數(shù)據(jù)處理能力，解決復(fù)雜信號(hào)處理算法實(shí)時(shí)性問題；通過跳變采樣進(jìn)行基于動(dòng)態(tài)Slot分配的2維數(shù)據(jù)存儲(chǔ)管理，解決了海量數(shù)據(jù)實(shí)時(shí)壓縮存儲(chǔ)難點(diǎn)。[0031]本具體實(shí)施方式
流盤速度高，能夠高速寫盤，通過配置各種存儲(chǔ)介質(zhì)，連續(xù)寫入速度可以大于lGBs，存儲(chǔ)容量大，存儲(chǔ)容量可以達(dá)到IOT以上，而且擴(kuò)展性很強(qiáng)，可以做到真正的海量存儲(chǔ)；數(shù)據(jù)安全性高，可以實(shí)現(xiàn)各等級(jí)的RAID存儲(chǔ)管理，數(shù)據(jù)安全性好，可配置性好，功能擴(kuò)展方便，使用靈活方便，適應(yīng)各種工作環(huán)境。工作過程待測(cè)電路板通道數(shù)據(jù)通過轉(zhuǎn)接板連接到本裝置的VHDCI68插座上，通過FGPA實(shí)現(xiàn)對(duì)各通道數(shù)據(jù)的采樣、存儲(chǔ)。數(shù)據(jù)采樣后 ，上位機(jī)可通過RJ45和DSP的連接，實(shí)現(xiàn)對(duì)數(shù)據(jù)的讀取和回放，DSP對(duì)數(shù)據(jù)的對(duì)比分析結(jié)果均通過RJ45傳給上位機(jī)軟件進(jìn)行顯
/Jn ο以上所述的利用較佳的實(shí)施例詳細(xì)說明本實(shí)用新型，而非限制本實(shí)用新型的范圍。本領(lǐng)域技術(shù)人員可通過閱讀本實(shí)用新型后，做出細(xì)微的改變和調(diào)整，仍將不失為本實(shí)用新型的要義所在，亦不脫離本實(shí)用新型的精神和范圍。
權(quán)利要求1.一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，其特征在于，包括FPGA單元、DSP單元、存儲(chǔ)單元、擴(kuò)展存儲(chǔ)單元、閃存單元、存儲(chǔ)磁盤、CPLD單元、以太網(wǎng)PHY芯片和通道輸入單元；FPGA單元與DSP單元通過芯片級(jí)高速串行總線接口連接；CPLD單元分別連接FPGA單元與DSP單元；存儲(chǔ)單元和存儲(chǔ)磁盤都與FPGA單元連接；擴(kuò)展存儲(chǔ)單元和閃存單元都與DSP單元連接；以太網(wǎng)PHY芯片與DSP單元通過SGMII接口連接；所述通道輸入單元與所述FPGA連接。
2.如權(quán)利要求I所述的一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，其特征在于，所述FPGA單元上還設(shè)有JTAG接口。
3.如權(quán)利要求I所述的一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，其特征在于，所述DSP單元上還設(shè)有JTAG接口。
4.如權(quán)利要求I所述的一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，其特征在于，所述存儲(chǔ)單元采用DDR2存儲(chǔ)器。
5.如權(quán)利要求I所述的一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，其特征在于，所述擴(kuò)展存儲(chǔ)單元采用DDR2存儲(chǔ)器。
6.如權(quán)利要求I所述的一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，其特征在于，所述閃存單元采用NOR FLASH存儲(chǔ)器。
7.如權(quán)利要求I所述的一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，其特征在于，所述以太網(wǎng)PHY芯片上設(shè)有RJ45型網(wǎng)卡接口。
8.如權(quán)利要求I所述的一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，其特征在于，所述通道輸入單元包括2個(gè)VHDCI68插座。
專利摘要本實(shí)用新型公開了一種基于FPGA+DPS實(shí)現(xiàn)的高速數(shù)據(jù)采集裝置，其特征在于，包括FPGA單元、DSP單元、存儲(chǔ)單元、擴(kuò)展存儲(chǔ)單元、閃存單元、存儲(chǔ)磁盤、CPLD單元、以太網(wǎng)PHY芯片和通道輸入單元；FPGA單元與DSP單元通過芯片級(jí)高速串行總線接口連接；CPLD單元分別連接FPGA單元與DSP單元；存儲(chǔ)單元和存儲(chǔ)磁盤都與FPGA單元連接；擴(kuò)展存儲(chǔ)單元和閃存單元都與DSP單元連接；以太網(wǎng)PHY芯片與DSP單元通過SGMII接口連接；所述通道輸入單元與所述FPGA連接。本實(shí)用新型具有采集速度高、存儲(chǔ)容量大、通用性強(qiáng)、性價(jià)比高等優(yōu)勢(shì)。
文檔編號(hào)G01S7/40GK202563080SQ20122021821
公開日2012年11月28日 申請(qǐng)日期2012年5月7日 優(yōu)先權(quán)日2012年5月7日
發(fā)明者徐小杰, 黃可生, 林鋒 申請(qǐng)人:中國人民解放軍海軍702廠, 上?？捎嵭畔⒓夹g(shù)有限公司