專利名稱：一種用于寬范圍電源輸入的內(nèi)部供電電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電學(xué)領(lǐng)域，特別涉及一種用于寬范圍電源輸入的內(nèi)部供電電路。
背景技術(shù)：
當(dāng)今的許多便攜式電子設(shè)備都需要具備在采用不同電源的情況下正常運(yùn)作的能力，設(shè)計(jì)ー款能夠與多類電源相兼容的功率轉(zhuǎn)換解決方案至關(guān)重要。在DC/DC轉(zhuǎn)換器中，尤其是升壓轉(zhuǎn)換器中，由于內(nèi)部驅(qū)動(dòng)模塊是由內(nèi)部供電電路供電，要求內(nèi)部供電電路在較寬的電源輸入范圍內(nèi)都有較強(qiáng)的驅(qū)動(dòng)能力和 較強(qiáng)的穩(wěn)定電壓的能力。
發(fā)明內(nèi)容本發(fā)明的目地是提供一種用于寬范圍電源輸入的內(nèi)部供電電路，電路采用ー種開關(guān)算法，保證了電路在較寬輸入電源范圍內(nèi)，給內(nèi)部電路提供穩(wěn)定的電壓進(jìn)行供電，通過在電源電壓較低時(shí)，給內(nèi)部電路提供的供電電壓與電源電壓相同，在電源電壓較高時(shí)，給內(nèi)部電路提供的供電電壓穩(wěn)定在ー個(gè)合理的電壓值。為實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為一種用于寬范圍電源輸入的內(nèi)部供電電路，其特征在于，包括電源電壓判斷単元和產(chǎn)生內(nèi)部供電的Regulator電路，具體為ー個(gè)電流源，十三個(gè)P型MOS管、九個(gè)N型MOS管、兩個(gè)電容、八個(gè)電阻和兩個(gè)齊納ニ極管，其中所述電源電壓判斷単元包括六個(gè)電阻、四個(gè)NMOS管和五個(gè)PMOS管，電阻R1、電阻R2與電阻R3是電源VIN的分壓電阻，第一 N型MOS管匪I是使能開關(guān)管，第一 N型雙極型晶體管NI、第二 N型雙極型晶體管N2、第一 P型MOS管MP1、第二 P型MOS管MP2、電阻R4和電阻R5是電源電壓判斷單元的主體結(jié)構(gòu)，第一 N型雙極型晶體管NI與第二 N型雙極型
晶體管N2為匹配關(guān)系，比例為N : 1，當(dāng)電源VIN的分壓聞?dòng)?^4+ ^5) +匕￡(仲時(shí)，即
KA
^1Inw
電源VIN的電壓高干/c(R +R +/^時(shí)，電源電壓判斷単元輸出為
+J ) + K I
高電平，當(dāng)電源VIN的電壓低干' 4-(Ri + &吋，電源電壓判斷
R2 + Ri
單元輸出為低電平；所述產(chǎn)生內(nèi)部供電的Regulator電路，包括兩個(gè)電阻、五個(gè)NMOS管、八個(gè)PMOS管、兩個(gè)齊納ニ極管和兩個(gè)電容，第六P型MOS管MP6、第七P型MOS管MP7與第八P型MOS管MP8是電路中的電流偏置管,為Regulator電路提供偏置電流,第一齊納ニ極管Dl為第十二P型MOS管MP12、第十三P型MOS管MP13提供偏置電壓，當(dāng)電路使能關(guān)斷時(shí)通過電阻R7對(duì)第八N型MOS管MN8的柵極進(jìn)行放電，第十P型MOS管MP10、第i^一 P型MOS管MP11、第十二 P型MOS管MP12、第十三P型MOS管MP13、第九N型MOS管MN9與第十N型MOS管MNlO為選擇電路，當(dāng)電源電壓較低吋，第九P型MOS管MP9的柵極拉低，第九P型MOS管MP9導(dǎo)通，VDD的輸出等于VIN，當(dāng)源電壓較高時(shí)，第九P型MOS管MP9的柵極拉高，第九P型MOS管MP9關(guān)斷，VDD的輸出等于第二齊納ニ極管D2的穩(wěn)壓值減去第八N型MOS管MN8的VGS8值。所述電源電壓判斷単元電路連接方式為第一 P型MOS管MPl的源極與內(nèi)部供電電源VDD連接；第一 P型MOS管MPl的漏極、第一 P型MOS管MPl的柵極、第二 P型MOS管MP2的柵極與第一 N型雙極型晶體管NI的集電極連接；第二 P型MOS管MP2的源極與內(nèi)部供電電源VDD連接；第二 P型MOS管MP2的漏極、第二 N型雙極型晶體管N2的集電極、第三P型MOS管MP3的柵極連接；第三P型MOS管MP3的源極與內(nèi)部供電電源VDD連接；第三P
型MOS管MP3的漏極、第四P型MOS管MP4的柵極、第四N型MOS管MN4的柵極與電阻R6的一端連接；第四P型MOS管MP4的源極與內(nèi)部供電電源VDD連接；第四P型MOS管MP4的漏極、第四N型MOS管MN4的漏極、第五P型MOS管MP5的柵極與第五N型MOS管匪5的柵極連接 ，第五P型MOS管MP5的源極與內(nèi)部供電電源VDD連接 ，第五P型MOS管MP5的漏極、第五N型MOS管匪5的漏極與第二 N型MOS管匪2的柵極連接，并且為模塊的輸出引腳。第一 N型MOS管麗I的源極與地GND連接；第一 N型MOS管麗I的柵極與EN引腳連接；第一 N型MOS管匪I的漏極與電阻R3的一端連接；第二 N型MOS管匪2的源極與地GND連接；第ニ N型MOS管匪2的柵極、第五P型MOS管MP5的漏極與第五N型MOS管匪5的漏極連接；第二 N型MOS管麗2的漏極與電阻R3的一端連接；第四N型MOS管MN4的源極與地GND連接；第四N型MOS管MN4的柵極、第三P型MOS管MP3的漏極、第四P型MOS管MP4的柵極與電阻R6的一端連接；第四N型MOS管MN4的漏極、第四P型MOS管MP4的漏極、第五P型MOS管MP5的柵極與第五N型MOS管麗5的柵極連接 ，第五N型MOS管麗5的源極與地GND連接。第一 N型雙極型晶體管NI的基極、第二 N型雙極型晶體管N2的基板、電阻Rl與電阻R2的一端連接；第一 N型雙極型晶體管NI的發(fā)射極與電阻R4的一端連接；第一 N型雙極型晶體管NI的集電極與第一 P型MOS管MPl的漏極、第一 P型MOS管MPl的柵極與第二P型MOS管MP2的柵極連接；第二 N型雙極型晶體管N2的發(fā)射極、電阻R4的一端與電阻R5的一端連接；第二 N型雙極型晶體管N2的集電極、第二 P型MOS管MP2的漏極與第三P型MOS管MP3的柵極連接；電阻Rl的一端與VIN連接，電阻Rl的另一端、電阻R2的一端、第一 N型雙極型晶體管NI的基極與第二 N型雙極型晶體管N2的基極連接；電阻R2的一端電阻、Rl的一端、第一 N型雙極型晶體管NI的基極與第二 N型雙極型晶體管N2的基極連接，電阻R2的另一端、電阻R3的一端與第二 N型MOS管匪2的漏極連接；電阻R3的一端、電阻R2的一端與第二 N型MOS管匪2的漏極連接；電阻R3的另一端與第一 N型MOS管匪I的漏極連接。所述產(chǎn)生內(nèi)部供電的Regulator電路連接方式為第六P型MOS管MP6的源極與電源VIN連接；第六P型MOS管MP6的漏極、第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極、第八P型MOS管MP8的柵極與外部偏置電流電路連接；第七P型MOS管MP7的源極與電源VIN連接；第七P型MOS管MP7的漏極、第六N型MOS管MN6的柵極、第六N型MOS管MN6的漏極與第七N型MOS管匪7的柵極連接；第八P型MOS管MP8的源極與電源VIN連接；第八P型MOS管MP8的漏極、第二齊納ニ極管D2的陰極、電阻R7的一端、電容Cl的一端與第八N型MOS管MN8的柵極連接；第九P型MOS管MP9的源極與電源VIN連接；第九P型MOS管MP9的漏極、第八N型MOS管MN8的源極、電阻R8的一端與電容C2的一端連接；第九P型MOS管MP9的柵極、第十三P型MOS管MP13的源極、第十P型MOS管MPlO的柵極與第i^一 P型MOS管MPll的漏極連接；第十P型MOS管MPlO的源極與電源VIN連接；第十P型MOS管MPlO的漏極、第i^一 P型MOS管MPll的柵極與第十二 P型MOS管MP12的源極連接；第十P型MOS管MPlO的柵極、第九P型MOS管MP9的柵極與第i^一 P型MOS管MPll的漏極連接；第^^一 P型MOS管MPl I的源極與電源VIN連接；第^^一 P型MOS管MPl I的漏極、第九P型MOS管MP9的柵極、第十三P型MOS管MP13的源極與第十P型MOS管MPlO的柵極連接；第^^一 P型MOS管MPll的柵極、第十P型MOS管MPlO的漏極與第十二 P型MOS管MP12的源極連接；第十二 P型MOS管MP12的柵極、第十三P型MOS管MP13的柵極、第ー齊納ニ極管Dl的陽極與第七N型MOS管匪7的漏極連接；第十二 P型MOS管MP12的漏極與第九N型MOS管MN9的漏極連接；第十二 P型M OS管MP12的源極、第i^一 P型MOS管MPll的柵極與第十P型MOS管MPlO的漏極連接；第十三P型MOS管MP13的柵極、第十二 P型MOS管MP12的柵極、第一齊納ニ極管Dl的陽極與第七N型MOS管麗7的漏極連接；第六N型MOS管MN6的源極與地GND連接；第六N型MOS管MN6的漏極、第七P型MOS管MP7的漏極、第六N型MOS管MN6的柵極與第七N型MOS管麗7的柵極連接；第七N型MOS管麗7的源極與地GND連接；第七N型MOS管麗7的漏極、第十三P型MOS管MP13的柵極、第十二P型MOS管MP12的柵極與第一齊納ニ極管Dl的陽極連接；第八N型MOS管MN8的源極、第九P型MOS管MP9的漏極、電阻R8的一端與電容C2的一端連接；第八N型MOS管MN8的漏極與電源VIN連接；第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極、第二齊納ニ極管D2的陰極、電阻R7的一端與電容Cl的一端連接；第九N型MOS管MN9的源極與地GND連接；第九N型MOS管匪9的漏極與第十二 P型MOS管MP12的漏極連接；第九N型MOS管MN9的柵極與電源電壓判斷單元的輸出I連接；第十N型MOS管麗10的源極與地GND連接；第十N型MOS管匪10的漏極與第十三P型MOS管MP13的漏極連接；第十N型MOS管麗10的柵極與電源電壓判斷單元的輸出2連接；第一齊納ニ極管Dl的陰極與電源VIN連接；第一齊納ニ極管Dl的陽極、第七N型MOS管匪7的漏極、第十三P型MOS管MP13的柵極與第十二 P型MOS管MP12的柵極連接；第二齊納ニ極管D2的陰極、第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極、電阻R7的一端與電容Cl的一端連接；第二齊納ニ極管D2的陽極與地GND連接；電阻R7的一端與地GND連接；電阻R7的另一端、第二齊納ニ極管D2的陰極、第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極與電容Cl的一端連接；電阻R8的一端與地GND連接；電阻R8的另一端、第八N型MOS管MN8的源極、第九P型MOS管MP9的漏極與電容C2的一端連接，為內(nèi)部供電電源VDD的輸出；電容Cl的一端與地GND連接；電容Cl的另一端、電阻R7的一端、第二齊納ニ極管D2的陰極、第八N型MOS管MN8的柵極與第八P型MOS管MP8的漏極連接；電容C2的一端與地GND連接；電容C2的另一端、電阻R8的一端、第八N型MOS管MN8的源極與第九P型MOS管MP9的漏極連接，為內(nèi)部供電電源VDD的輸出。本發(fā)明采用一種開關(guān)算法，保證了電路在較寬輸入電源范圍內(nèi)，給內(nèi)部電路提供穩(wěn)定的電壓進(jìn)行供電，通過在電源電壓較低時(shí)，給內(nèi)部電路提供的供電電壓與電源電壓相同，在電源電壓較高時(shí)，給內(nèi)部電路提供的供電電壓穩(wěn)定在ー個(gè)合理的電壓值，即保證了電源電壓較低時(shí)芯片的效率，也使內(nèi)部供電電源有較強(qiáng)的驅(qū)動(dòng)能力和穩(wěn)定電壓的能力，提高了電源電壓的輸入范圍。

圖I為本發(fā)明產(chǎn)生內(nèi)部供電的Regulator電路結(jié)構(gòu)圖。圖2為本發(fā)明電源電壓判斷単元電路結(jié)構(gòu)圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明做進(jìn)ー步說明。本發(fā)明所描述的ー種用于寬范圍電源輸入的內(nèi)部供電電路，包括電源電壓判斷單元和產(chǎn)生內(nèi)部供電的Regulator電路，具體為ー個(gè)電流源，十三個(gè)P型MOS管、九個(gè)N型MOS管、兩個(gè)電容、八個(gè)電阻和兩個(gè)齊納ニ極管。如圖I所示，所述產(chǎn)生內(nèi)部供電的Regulator電路包括兩個(gè)電阻，五個(gè)NMOS管，八個(gè)PMOS管，兩個(gè)齊納ニ極管和兩個(gè)電容，其連接方式為第六P型MOS管MP6的源極與電源VIN連接；第六P型MOS管MP6的漏極、第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極、第八P型MOS管MP8的柵極與外部偏置電流電路連接；第七P型MOS管MP7的源極與電源VIN連接；第七P型MOS管MP7的漏極、第六N型MOS管MN6的柵極、第六N型MOS管MN6的漏極與第七N型MOS管麗7的柵極連接；第八P型MOS管MP8的源極與電源VIN連接；第八P型MOS管MP8的漏極、第二齊納ニ極管D2的陰極、電阻R7的一端、電容Cl的一端與第八N型MOS管MN8的柵極連接；第九P型MOS管MP9的源極與電源VIN連接；第九P型MOS管MP9的漏極、第八N型MOS管MN8的源極、電阻R8的一端與電容C2的一端連接；第九P型MOS管MP9的柵極、第十三P型MOS管MP13的源極、第十P型MOS管MPlO的柵極與第i^一 P型MOS管MPl I的漏極連接；第十P型MOS管MPlO的源極與電源VIN連接；第十P型MOS管MPlO的漏極、第i^一 P型MOS管MPll的柵極與第十二 P型MOS管MP12的源極連接；第十P型MOS管MPlO的柵極、第九P型MOS管MP9的柵極與第i^一 P型MOS管MPll的漏極連接；第^^一 P型MOS管MPl I的源極與電源VIN連接；第^^一 P型MOS管MPll的漏極、第九P型MOS管MP9的柵極、第十三P型MOS管MP13的源極與第十P型MOS管MPlO的柵極連接；第^^一 P型MOS管MPll的柵極、第十P型MOS管MPlO的漏極與第十二 P型MOS管MP12的源極連接；第十二 P型MOS管MP12的柵極、第十三P型MOS管MP13的柵極、第ー齊納ニ極管Dl的陽極與第七N型MOS管匪7的漏極連接；第十二 P型MOS管MP12的漏極與第九N型MOS管MN9的漏極連接；第十二 P型MOS管MP12的源極、第i^一 P型MOS管MPll的柵極與第十P型MOS管MPlO的漏極連接；第十三P型MOS管MP13的柵極、第十二 P型MOS管MP12的柵極、第一齊納ニ極管Dl的陽極與第七N型MOS管麗7的漏極連接；第六N型MOS管MN6的源極與地GND連接；第六N型MOS管MN6的漏極、第七P型MOS管MP7的漏極、第六N型MOS管MN6的柵極與第七N型MOS管麗7的柵極連接；第七N型MOS管麗7的源極與地GND連接；第七N型MOS管麗7的漏極、第十三P型MOS管MP13的柵極、第十二P型MOS管MP12的柵極與第一齊納ニ極管Dl的陽極連接；第八N型MOS管MN8的源極、第九P型MOS管MP9的漏極、電阻R8的一端與電容C2的一端連接；第八N型MOS管MN8的漏極與電源VIN連接；第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極、第二齊納ニ極管D2的陰極、電阻R7的一端與電容Cl的一端連接；第九N型MOS管MN9的源極與地GND連接；第九N型MOS管MN9的漏極與第i^一 P型MOS管MP12的漏極連接；第九N型MOS管MN9的柵極與電源電壓判斷單元的輸出I連接；第十N型MOS管麗10的源極與地GND連接；第十N型MOS管匪10的漏極與第十三P型MOS管MP13的漏極連接；第十N型MOS管麗10的柵極與電源電壓判斷單元的輸出2連接；第一齊納ニ極管Dl的陰極與電源VIN連接；第一齊納ニ極管Dl的陽極、第七N型MOS管匪7的漏極、第十三P型MOS管MP13的柵極與第十二 P型MOS管MP12的柵極連接；第二齊納ニ極管D2的陰極、第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極、電阻R7的一端與電容Cl的一端連接；第二齊納ニ極管D2的陽極與地GND連接；電阻R7的一端與地GND連接；電阻R7的另一端、第二齊納ニ極管D2的陰極、第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極與電容Cl的一端連接；電阻R8的一端與地GND連接；電阻R8的另一端、第八N型MOS管MN8的源極、第九P型MOS管MP9的漏極與電容C2的一端連接，為內(nèi)部供電電源VDD的輸出；電容Cl的一端與地
GND連接；電容Cl的另一端、電阻R7的一端、第二齊納ニ極管D2的陰極、第八N型MOS管MN8的柵極與第八P型MOS管MP8的漏極連接；電容C2的一端與地GND連接；電容C2的另一端、電阻R8的一端、第八N型MOS管MN8的源極與第九P型MOS管MP9的漏極連接，為內(nèi)部供電電源VDD的輸出。從圖I中可看出，第六P型MOS管MP6、第七P型MOS管MP7與第八P型MOS管MP8是電路中的電流偏置管，為Regulator電路提供偏置電流，是電流鏡像關(guān)系，尺寸設(shè)計(jì)需要匹配，并且電源VIN變化范圍較大，第六P型MOS管MP6、第七P型MOS管MP7與第八P型MOS管MP8需用用耐高壓MOS管；第六N型MOS管MN6、第七N型MOS管匪7是電流鏡像關(guān)系，尺寸設(shè)計(jì)需要匹配，通過第一齊納ニ極管Dl為第十二 P型MOS管MP12、第十三P型MOS管MP13提供偏置電壓；鏡像電流通過第八P型MOS管MP8流過第二齊納ニ極管D2，使第八N型MOS管MN8的柵極電壓等于第二齊納ニ極管D2的穩(wěn)壓值，電容Cl對(duì)第八N型MOS管MN8的柵極電壓起穩(wěn)定作用，當(dāng)電路使能關(guān)斷時(shí)通過電阻R7對(duì)第八N型MOS-MNS的柵極進(jìn)行放電；第十P型MOS管MP10、第^^一 P型MOS管MP11、第十二 P型MOS管MP12、第十三P型MOS管MP13、第九N型MOS管MN9與第十N型MOS管麗10，是開關(guān)算法中的選擇電路，當(dāng)電源電壓較低時(shí)，使第九P型MOS管MP9的柵極拉低，第九P型MOS管MP9導(dǎo)通，VDD的輸出等于VIN，當(dāng)源電壓較高吋，使第九P型MOS管MP9的柵極拉高，第九P型MOS管MP9關(guān)斷，VDD的輸出等于第二齊納ニ極管D2的穩(wěn)壓值減去第八N型MOS管MN8的VGS8值；第九P型MOS管MP9及第八N型MOS管MN8的尺寸要根據(jù)所需的驅(qū)動(dòng)能力選擇，大的驅(qū)動(dòng)能力需要較大的尺寸。如圖2所示，所述電源電壓判斷単元包括六個(gè)電阻，四個(gè)NMOS管和五個(gè)PMOS管，其連接方式為第一 P型MOS管MPl的源極與內(nèi)部供電電源VDD連接；第一 P型MOS管MPl的漏極、第一 P型MOS管MPl的柵極、第二 P型MOS管MP2的柵極與第一 N型雙極型晶體管NI的集電極連接；第二 P型MOS管MP2的源極與內(nèi)部供電電源VDD連接；第二 P型MOS管MP2的漏極、第二 N型雙極型晶體管N2的集電極、第三P型MOS管MP3的柵極連接；第三P型MOS管MP3的源極與內(nèi)部供電電源VDD連接；第三P型MOS管MP3的漏極、第四P型MOS管MP4的棚極、第四N型MOS管MN4的柵極與電阻R6的一端連接；第四P型MOS管MP4的源極與內(nèi)部供電電源VDD連接；第四P型MOS管MP4的漏極、第四N型MOS管MN4的漏極、第五P型MOS管MP5的柵極與第五N型MOS管麗5的柵極連接；第五P型MOS管MP5的源極與內(nèi)部供電電源VDD連接 ，第五P型MOS管MP5的漏極、第五N型MOS管麗5的漏極與第ニ N型MOS管麗2的柵極連接，并且為模塊的輸出引腳。第一 N型MOS管麗I的源極與地GND連接；第一 N型MOS管匪I的柵極與EN引腳連接；第一 N型MOS管匪I的漏極與電阻R3的一端連接 ，第二 N型MOS管匪2的源極與地GND連接；第二 N型MOS管匪2的柵極、第五P型MOS管MP5的漏極與第五N型MOS管匪5的漏極連接；第二 N型MOS管匪2的漏極與電阻R3的一端連接；第四N型MOS管MN4的源極與地GND連接；第四N型MOS管MN4的柵極、第三P型MOS管MP3的漏極、第四P型MOS管MP4的柵極與電阻R6的一端連接；第四N型MOS管MN4的漏極、第四P型MOS管MP4的漏極、第五P型MOS管MP5的柵極與第五N型MOS管匪5的柵極連接 ，第五N型MOS管匪5的漏極與地GND連接。第一 N型雙極型晶體管NI的基極、第二 N型雙極型晶體管N2的基板、電阻Rl與電阻R2的一端連接；第一N型雙極型晶體管NI的發(fā)射極與電阻R4的一端連 接；第一 N型雙極型晶體管N I的集電極與第一 P型MOS管MPl的漏極、第一 P型MOS管MPl的柵極與第二 P型MOS管MP2的柵極連接;第二 N型雙極型晶體管N2的發(fā)射扱、電阻R4的一端與電阻R5的一端連接；第二 N型雙極型晶體管N2的集電極、第二 P型MOS管MP2的漏極與第三P型MOS管MP3的柵極連接；電阻Rl的一端與VIN連接，電阻Rl的另一端、電阻R2的一端、第一 N型雙極型晶體管NI的基極與第二 N型雙極型晶體管N2的基極連接；電阻R2的一端電阻、Rl的一端、第一 N型雙極型晶體管NI的基極與第二 N型雙極型晶體管N2的基極連接，電阻R2的另一端、電阻R3的一端與第二 N型MOS管匪2的漏極連接；電阻R3的一端、電阻R2的一端與第二 N型MOS管麗2的漏極連接；電阻R3的另一端與第一 N型MOS管麗I的漏極連接。從圖2中可看出，電源電壓判斷単元實(shí)現(xiàn)ー種開關(guān)算法，電阻R1、電阻R2與電阻R3是電源VIN的分壓電阻，為使電路的靜態(tài)電流較低，分壓電阻需要取值較大，第一 N型MOS管匪I是使能開關(guān)管，需用耐高壓的N型MOS管；第一 N型雙極型晶體管NI、第二 N型雙極型晶體管N2、第一 P型MOS管MP1、第二 P型MOS管MP2、電阻R4和電阻R5，是電源電壓判斷単元的主體結(jié)構(gòu)，實(shí)現(xiàn)零溫度系數(shù)的比較功能，第一 N型雙極型晶體管NI與第二 N型
雙極型晶體管N2為匹配關(guān)系，比例為N 1，當(dāng)電源VIN的分壓高于—(兄+も)+
KA
J-FrInn.I
時(shí)，即電源VIN的電壓高于盡 T(D時(shí)，電源電壓判斷単元
只2十只3 V In Yt
輸出為高電平，當(dāng)電源VIN的電壓低于 R4m ) +R +R)\H,電源電
R2+ R32
壓判斷單元輸出為低電平，作為ー種開關(guān)算法，控制內(nèi)部供電的Regulator電路，實(shí)現(xiàn)內(nèi)部供電選擇。以上是對(duì)本發(fā)明的具體說明，本方案公開的ー種用于寬范圍電源輸入的內(nèi)部供電電路及其開關(guān)算法，不僅僅局限在以上實(shí)施例中，針對(duì)在本方案發(fā)明構(gòu)思下所做的任何改變都將落入本發(fā)明保護(hù)范圍內(nèi)。
權(quán)利要求1.一種用于寬范圍電源輸入的內(nèi)部供電電路，其特征在于，包括電源電壓判斷單元和產(chǎn)生內(nèi)部供電的Regulator電路，具體為一個(gè)電流源，十三個(gè)P型MOS管、九個(gè)N型MOS管、兩個(gè)電容、八個(gè)電阻和兩個(gè)齊納二極管，其中 所述電源電壓判斷單元包括六個(gè)電阻、四個(gè)NMOS管和五個(gè)PMOS管，電阻R1、電阻R2與電阻R3是電源VIN的分壓電阻，第一 N型MOS管MNl是使能開關(guān)管，第一 N型雙極型晶體管NI、第二 N型雙極型晶體管N2、第一 P型MOS管MP1、第二 P型MOS管MP2、電阻R4和電阻R5是電源電壓判斷單元的主體結(jié)構(gòu)，第一 N型雙極型晶體管NI與第二 N型雙極型晶體 VrInn 、 Tr管N2為匹配關(guān)系，比例為N 1，當(dāng)電源VIN的分壓高于凡+盡)+ &_時(shí)，即電 -Kr Inw (及 +及I源VIN的電壓高于 Ra 4 5 mm) χ(^ , & t 時(shí)，電源電壓判斷單元輸出為i 2 +1 3 Irj Vt ) + f I高電平，當(dāng)電源VIN的電壓低于盡(1} .(R +in時(shí)，電源電壓判斷單元輸出為低電平； 所述產(chǎn)生內(nèi)部供電的ReguIator電路，包括兩個(gè)電阻、五個(gè)NMOS管、八個(gè)PMOS管、兩個(gè)齊納二極管和兩個(gè)電容，第六P型MOS管MP6、第七P型MOS管MP7與第八P型MOS管MP8是電路中的電流偏置管，為Regulator電路提供偏置電流,第一齊納二極管Dl為第十二 P型MOS管MP12、第十三P型MOS管MP13提供偏置電壓，當(dāng)電路使能關(guān)斷時(shí)通過電阻R7對(duì)第八N型MOS管MN8的柵極進(jìn)行放電，第十P型MOS管MP10、第i^一 P型MOS管MPlI、第十二P型MOS管MP12、第十三P型MOS管MP13、第九N型MOS管MN9與第十N型MOS管MNlO為選擇電路，當(dāng)電源電壓較低時(shí)，第九P型MOS管MP9的柵極拉低，第九P型MOS管MP9導(dǎo)通，VDD的輸出等于VIN，當(dāng)源電壓較高時(shí)，第九P型MOS管MP9的柵極拉高，第九P型MOS管MP9關(guān)斷，VDD的輸出等于第二齊納二極管D2的穩(wěn)壓值減去第八N型MOS管MN8的VGS8值。
2.根據(jù)權(quán)利要求I所述的一種用于寬范圍電源輸入的內(nèi)部供電電路，其特征在于，所述電源電壓判斷單元電路連接方式為第一 P型MOS管MPl的源極與內(nèi)部供電電源VDD連接；第一 P型MOS管MPl的漏極、第一 P型MOS管MPl的柵極、第二 P型MOS管MP2的柵極與第一 N型雙極型晶體管NI的集電極連接；第二 P型MOS管MP2的源極與內(nèi)部供電電源VDD連接；第二 P型MOS管MP2的漏極、第二 N型雙極型晶體管N2的集電極、第三P型MOS管MP3的柵極連接；第三P型MOS管MP3的源極與內(nèi)部供電電源VDD連接；第三P型MOS管MP3的漏極、第四P型MOS管MP4的柵極、第四N型MOS管MN4的柵極與電阻R6的一端連接；第四P型MOS管MP4的源極與內(nèi)部供電電源VDD連接；第四P型MOS管MP4的漏極、第四N型MOS管MN4的漏極、第五P型MOS管MP5的柵極與第五N型MOS管麗5的柵極連接 ’第五P型MOS管MP5的源極與內(nèi)部供電電源VDD連接；第五P型MOS管MP5的漏極、第五N型MOS管麗5的漏極與第二 N型MOS管麗2的柵極連接，并且為模塊的輸出引腳，第一N型MOS管麗I的源極與地GND連接；第一 N型MOS管麗I的柵極與EN引腳連接；第一 N型MOS管麗I的漏極與電阻R3的一端連接；第二 N型MOS管麗2的源極與地GND連接；第二 N型MOS管麗2的柵極、第五P型MOS管MP5的漏極與第五N型MOS管麗5的漏極連接；第二 N型MOS管麗2的漏極與電阻R3的一端連接；第四N型MOS管MN4的源極與地GND連接；第四N型MOS管MN4的柵極、第三P型MOS管MP3的漏極、第四P型MOS管MP4的柵極與電阻R6的一端連接；第四N型MOS管MN4的漏極、第四P型MOS管MP4的漏極、第五P型MOS管MP5的柵極與第五N型MOS管麗5的柵極連接；第五N型MOS管麗5的源極與地GND連接。第一 N型雙極型晶體管NI的基極、第二 N型雙極型晶體管N2的基極、電阻Rl與電阻R2的一端連接；第一 N型雙極型晶體管NI的發(fā)射極與電阻R4的一端連接；第一 N型雙極型晶體管NI的集電極與第一 P型MOS管MPl的漏極、第一 P型MOS管MPl的柵極與第二P型MOS管MP2的柵 極連接；第二 N型雙極型晶體管N2的發(fā)射極、電阻R4的一端與電阻R5的一端連接；第二 N型雙極型晶體管N2的集電極、第二 P型MOS管MP2的漏極與第三P型MOS管MP3的柵極連接；電阻Rl的一端與VIN連接，電阻Rl的另一端、電阻R2的一端、第一 N型雙極型晶體管NI的基極與第二 N型雙極型晶體管N2的基極連接；電阻R2的一端電阻、Rl的一端、第一 N型雙極型晶體管NI的基極與第二 N型雙極型晶體管N2的基極連接，電阻R2的另一端、電阻R3的一端與第二 N型MOS管麗2的漏極連接；電阻R3的一端、電阻R2的一端與第二 N型MOS管麗2的漏極連接；電阻R3的另一端與第一 N型MOS管麗I的漏極連接。
根據(jù)權(quán)利要求I所述的一種用于寬范圍電源輸入的內(nèi)部供電電路，其特征在于，所述產(chǎn)生內(nèi)部供電的Regulator電路連接方式為第六P型MOS管MP6的源極與電源VIN連接；第六P型MOS管MP6的漏極、第六P型MOS管MP6的柵極、第七P型MOS管MP7的柵極、第八P型MOS管MP8的柵極與外部偏置電流電路連接；第七P型MOS管MP7的源極與電源VIN連接；第七P型MOS管MP7的漏極、第六N型MOS管MN6的柵極、第六N型MOS管MN6的漏極與第七N型MOS管MN7的柵極連接；第八P型MOS管MP8的源極與電源VIN連接；第八P型MOS管MP8的漏極、第二齊納二極管D2的陰極、電阻R7的一端、電容Cl的一端與第八N型MOS管MN8的柵極連接；第九P型MOS管MP9的源極與電源VIN連接；第九P型MOS管MP9的漏極、第八N型MOS管MN8的源極、電阻R8的一端與電容C2的一端連接；第九P型MOS管MP9的柵極、第十三P型MOS管MP13的源極、第十P型MOS管MPlO的柵極與第i^一P型MOS管MPll的漏極連接；第十P型MOS管MPlO的源極與電源VIN連接；第十P型MOS管MPlO的漏極、第i^一 P型MOS管MPll的柵極與第十二 P型MOS管MP12的源極連接 ’第十P型MOS管MPlO的柵極、第九P型MOS管MP9的柵極與第i^一 P型MOS管MPll的漏極連接；第^^一 P型MOS管MPl I的源極與電源VIN連接；第^^一 P型MOS管MPll的漏極、第九P型MOS管MP9的柵極、第十三P型MOS管MP13的源極與第十P型MOS管MPlO的柵極連接；第^^一 P型MOS管MPll的柵極、第十P型MOS管MPlO的漏極與第十二 P型MOS管MP12的源極連接；第十二 P型MOS管MP12的柵極、第十三P型MOS管MP13的柵極、第一齊納二極管Dl的陽極與第七N型MOS管麗7的漏極連接；第十二 P型MOS管MP12的漏極與第九N型MOS管MN9的漏極連接；第十二 P型MOS管MP12的源極、第i^一 P型MOS管MPll的柵極與第十P型MOS管MPlO的漏極連接；第十三P型MOS管MP13的柵極、第十二 P型MOS管MP12的柵極、第一齊納二極管Dl的陽極與第七N型MOS管麗7的漏極連接；第六N型MOS管MN6的源極與地GND連接；第六N型MOS管MN6的漏極、第七P型MOS管MP7的漏極、第六N型MOS管MN6的柵極與第七N型MOS管麗7的柵極連接；第七N型MOS管麗7的源極與地GND連接；第七N型MOS管麗7的漏極、第十三P型MOS管MP13的柵極、第十二 P型MOS管MP12的柵極與第一齊納二極管Dl的陽極連接；第八N型MOS管MN8的源極、第九P型MOS管MP9的漏極、電阻R8的一端與電容C2的一端連接；第八N型MOS管MN8的漏極與電源VIN連接；第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極、第二齊納二極管D2的陰極、電阻R7的一端與電容Cl的一端連接；第九N型MOS管MN9的源極與地GND連接；第九N型MOS管MN9的漏極與第十二 P型MOS管MP12的漏極連接；第九N型MOS管MN9的柵極與電源電壓判斷單元的輸出I連接；第十N型MOS管麗10的源極與地GND連接；第十N型MOS管麗10的漏極與第十三P型MOS管MP13的漏極連接；第十N型MOS管麗10的柵極與電源電壓判斷單元的輸出2連接；第一齊納二極管Dl的陰極與電源VIN連接；第一齊納二極管Dl的陽極、第七N型MOS管麗7的漏極、第十三P型MOS管MP13的柵極與第十二 P型MOS管MP12的柵極連接；第二齊納二極管D2的陰極、第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極、電阻R7的一端與電容Cl的一端連接；第二齊納二極管D2的陽極與地GND連接；電阻R7的一端與地GND連接；電阻R7的另一端、第二齊納二極管D2的陰極、第八N型MOS管MN8的柵極、第八P型MOS管MP8的漏極與電容Cl的一端連接；電阻 R8的一端與地GND連接；電阻R8的另一端、第八N型MOS管MN8的源極、第九P型MOS管MP9的漏極與電容C2的一端連接，為內(nèi)部供電電源VDD的輸出；電容Cl的一端與地GND連接；電容Cl的另一端、電阻R7的一端、第二齊納二極管D2的陰極、第八N型MOS管MN8的柵極與第八P型MOS管MP8的漏極連接；電容C2的一端與地GND連接；電容C2的另一端、電阻R8的一端、第八N型MOS管MN8的源極與第九P型MOS管MP9的漏極連接，為內(nèi)部供電電源VDD的輸出。
專利摘要本實(shí)用新型涉及一種用于寬范圍電源輸入的內(nèi)部供電電路，它包括一個(gè)電源電壓判斷單元和一個(gè)產(chǎn)生內(nèi)部供電的調(diào)整電路單元，一共包含一個(gè)電流源，十三個(gè)P型MOS管、九個(gè)N型MOS管、兩個(gè)電容、八個(gè)電阻和兩個(gè)齊納二極管；電路采用一種開關(guān)算法，保證了電路在較寬輸入電源范圍內(nèi)，給內(nèi)部電路提供穩(wěn)定的電壓進(jìn)行供電，通過在電源電壓較低時(shí)，給內(nèi)部電路提供的供電電壓與電源電壓相同，在電源電壓較高時(shí)，給內(nèi)部電路提供的供電電壓穩(wěn)定在一個(gè)合理的電壓值，即保證了電源電壓較低時(shí)芯片的效率，也保證了電源電壓較高時(shí)芯片的正常工作，提高了電源電壓的輸入范圍。
文檔編號(hào)G01R19/165GK202586753SQ201220248728
公開日2012年12月5日 申請(qǐng)日期2012年5月30日 優(yōu)先權(quán)日2012年5月30日
發(fā)明者王曉飛, 夏雪, 袁小云 申請(qǐng)人:西安航天民芯科技有限公司