專利名稱：混合信號電路邊界掃描測試控制器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及集成電路測試技術(shù)領(lǐng)域，尤其是混合信號電路邊界掃描測試控制器。
背景技術(shù)：
隨著半導體工藝的進步和集成電路設(shè)計技術(shù)的提高，芯片中集成晶體管的規(guī)模一直在按照摩爾定律呈指數(shù)形式增長，芯片內(nèi)部集成的功能越來越強大，內(nèi)部結(jié)構(gòu)日趨復雜，集成電路已進入系統(tǒng)級芯片(SOC)時代。芯片的高集成度和印刷板的高密度組裝使得集成電路芯片外部可接觸的引腳越來越少,測試的難度也越來越大，芯片的測試成本甚至高于芯片本身的設(shè)計生產(chǎn)的費用，芯片測試已成為制約芯片發(fā)展的瓶頸。目前，在板級電路故障診斷時，施加或獲取信號的主要方法是接觸式診斷，即使用針床或人工使用探針，探測電路內(nèi)部節(jié)點的電信號，根據(jù)這些信息進行故障定位。隨著電路板逐漸向小型化、密集化、多層化的方向發(fā)展，接觸式診斷的測試已經(jīng)難以為繼。在此背景下，邊界掃描測試(BST:Boundary Scan Test)技術(shù)應運而生?；谶吔鐠呙璧臉藴驶蓽y性設(shè)計技術(shù)現(xiàn)已形成較為成熟的體系，其影響已經(jīng)涵蓋了芯片、電路板、系統(tǒng)集成等不同層次的測試領(lǐng)域。IEEE 1149.1標準定義了一種標準的邊界掃描結(jié)構(gòu)及其測試接口，其主要思想是通過在芯片管腳和芯片內(nèi)部邏輯電路之間增加邊界掃描單元，實現(xiàn)對芯片管腳狀態(tài)的串行設(shè)定和讀取，主要解決電路板級數(shù)字電路的測試問題。IEEE 1149.4標準兼容IEEE 1149.1標準，此外還要通過在芯片內(nèi)部新增的模擬測試總線以及相關(guān)的控制模塊，實現(xiàn)對混合信號電路板中的模擬信號進行監(jiān)測及模擬元件的參數(shù)測量。該技術(shù)標準為混合信號電路可測性設(shè)計提供了一種解決方案。然而，在混合信號集成電路中，對模擬部分的測試普遍比對數(shù)字部分的測試困難，并已成為混合信號電路測試的“瓶頸”。據(jù)國外報道，在一個混合信號芯片內(nèi)，僅占硅片面積5%的模擬部分的測試成本卻占了整個芯片測試成本的95%。目前對混合信號電路進行邊界掃描測試采用現(xiàn)有的支持IEEE1149.1標準的邊界掃描測試控制器，以通用的電壓信號源/電流信號源及電壓采集器構(gòu)成模擬儀器平臺，配合測試控制模塊，現(xiàn)有的邊界掃描測試控制器產(chǎn)生符合IEEE 1149.1標準的測試信號，由電壓信號源/電流信號源產(chǎn)生頻率和幅度可調(diào)整的電壓或電流用于提供混合信號電路的激勵信號，電壓采集器用于采集混合信號電路響應的信號幅度，測試控制模塊完成邊界掃描測試控制器與微機的信息傳送，并對模擬儀器平臺進行控制。這種測試方式，因為邊界掃描測試控制器不能直接控制模擬儀器平臺，難于處理數(shù)字矢量施加、模擬激勵施加，以及被測電路電壓信號采集之間的同步問題。

實用新型內(nèi)容本實用新型的目的是設(shè)計一種混合信號電路邊界掃描測試控制器，本混合信號電路邊界掃描測試控制器可產(chǎn)生符合IEEE 1149.1標準的測試信號，同時配有混合信號控制接口，控制模擬儀器平臺的程控信號源和電壓采集器，以解決數(shù)字矢量施加、模擬測試激勵施加及電壓采集三者之間的同步，本實用新型的混合信號邊界掃描測試控制器組建的混合信號電路邊界掃描測試系統(tǒng)可實現(xiàn)支持IEEE 1149.1標準的數(shù)字電路及支持IEEE 1149.4標準的混合信號電路的邊界掃描測試。本實用新型的混合信號電路邊界掃描測試控制器包括主機模塊及經(jīng)讀寫數(shù)據(jù)總線與主機模塊連接的計數(shù)模塊、命令模塊,并配有處理器接口和測試總線接口，主機模塊還經(jīng)讀寫數(shù)據(jù)總線連接測試時鐘分頻器(TCK分頻器)、通用寄存器組、模擬寄存器組、串行掃描模塊和模擬儀器平臺控制模塊。所述模擬儀器平臺控制模塊，配有混合信號控制接口，該接口連接產(chǎn)生電壓或電流激勵信號的程控信號源和采集被測電路電壓響應信號的電壓采集器，與之交換數(shù)據(jù)。所述被測電路為支持IEEE 1149.1或IEEE 1149.4標準的電路。支持IEEEl 149.1標準的被測電路，對其的測試為數(shù)字電路邊界掃描測試，此類被測電路配有測試總線接口 ；支持IEEE 1149.4標準的被測電路，對其的全面測試為數(shù)字電路邊界掃描測試和模擬電路邊界掃描測試，此類被測電路配有測試總線接口，還配有激勵接口和響應電壓采集接口。所述主機模塊配有處理器接口，處理器接口包括16位雙向數(shù)據(jù)總線(DATA(15:0) )、5位地址線(ADDR(4:0))、讀信號線(^ )、寫信號線( )、芯片選擇線(CS )、中斷請求線(WTR )和復位信號線(RESET)。處理器接口用于連接微處理器，主機模塊通過處理器接口接收微處理器發(fā)送的并行數(shù)據(jù)，并存儲到本混合信號電路邊界掃描測試控制器相應的寄存器中，主機模塊通過處理器接口發(fā)送本混合信號電路邊界掃描測試控制器的狀態(tài)數(shù)據(jù)和測試結(jié)果給微處理器。所述測試時鐘分頻器，用于產(chǎn)生頻率可調(diào)節(jié)的TCK時鐘信號。所述串行掃描模塊配有兩組`測試總線接口( JTAG接口)，一組測試總線接口連接所述被測電路的一條獨立的掃描鏈路的測試總線接口，或者兩組測試總線接口同時連接所述被測電路的兩條獨立的掃描鏈路的測試總線接口。每組測試總線接口包括測試復位線(TRST.)、測試時鐘線(TCK)、測試模式選擇線(TMS)、測試數(shù)據(jù)輸出線(TD0)、測試數(shù)據(jù)輸入線(TDI)。串行掃描模塊根據(jù)IEEE 1149.1標準輸出測試模式選擇信號(TMS)，在測試訪問端口(TAP)控制器移位指令寄存狀態(tài)和移位數(shù)據(jù)寄存狀態(tài)通過測試數(shù)據(jù)輸出線(TDO)發(fā)送測試命令和測試數(shù)據(jù)到被測電路，同時經(jīng)測試數(shù)據(jù)輸入線(TDI)接收被測電路的串行測試結(jié)果。所述計數(shù)模塊對被測電路的測試訪問端口(TAP)控制器的數(shù)據(jù)移位狀態(tài)、指令移位狀態(tài)和測試運行/空閑狀態(tài)三種狀態(tài)進行計數(shù)。被測電路的測試指令/矢量在移位指令/數(shù)據(jù)寄存狀態(tài)時，在一個測試時鐘(TCK)的時鐘周期移位I位指令/數(shù)據(jù)，移位的次數(shù)為測試指令/矢量的二進制位數(shù)，所述測試指令的二進制位數(shù)為被測電路掃描鏈中的各個芯片的邊界掃描測試指令的二進制位數(shù)的總和；所述測試矢量的二進制位數(shù)為被測電路邊界掃描鏈中的各個芯片的邊界掃描單元數(shù)的總和。所述命令模塊，包含復位命令、測試運行/空閑命令、指令掃描命令和數(shù)據(jù)掃描命令四類指令。所述復位命令為輸出測試模式選擇信號(TMS)使被測電路的測試訪問端口(TAP)控制器進入測試邏輯復位狀態(tài)；所述測試運行/空閑命令為輸出測試模式選擇信號(TMS)使被測電路的測試訪問端口(TAP)控制器進入測試運行/空閑狀態(tài)；所述指令掃描命令主要包含移位指令寄存狀態(tài)和暫停指令寄存狀態(tài)兩個穩(wěn)定狀態(tài)。命令模塊輸出測試模式選擇信號(TMS)，使被測電路的測試訪問端口(TAP)控制器處于移位指令寄存狀態(tài)，被測電路的測試訪問端口(TAP)控制器在此狀態(tài)下在一個測試時鐘(TCK)的時鐘周期串行移位一位指令，同時本混合信號電路邊界掃描測試控制器的計數(shù)模塊對測試時鐘(TCK)進行計數(shù)，當實際移位的指令位數(shù)小于32位計數(shù)器指示的指令長度時，輸出測試模式選擇信號(TMS)使被測電路的測試訪問端口(TAP)控制器進入測試運行/空閑狀態(tài)；實際移位的指令位數(shù)大于32位計數(shù)器指示的指令長度時，輸出測試模式選擇信號(TMS)使被測電路的測試訪問端口(TAP)控制器進入暫停指令寄存狀態(tài)，等待再次接收指令，完成剩下指令的移位操作。所述數(shù)據(jù)掃描命令，主要包含使被測電路處于移位數(shù)據(jù)寄存狀態(tài)和暫停數(shù)據(jù)寄存狀態(tài)兩個穩(wěn)定狀態(tài)，命令模塊輸出測試模式選擇信號(TMS)，使被測電路的測試訪問端口(TAP)控制器處于移位數(shù)據(jù)寄存狀態(tài)，被測電路的測試訪問端口(TAP)控制器在此狀態(tài)下在一個測試時鐘(TCK)的時鐘周期串行移位一位數(shù)據(jù)，同時本測試控制器的計數(shù)模塊對測試時鐘(TCK)進行計數(shù)，當實際移位的數(shù)據(jù)位數(shù)小于32位計數(shù)器指示的數(shù)據(jù)長度時，輸出測試模式選擇信號(TMS)使被測電路的測試訪問端口(TAP)控制器進入測試運行/空閑狀態(tài)；實際移位的數(shù)據(jù)位數(shù)大于32位計數(shù)器指示的數(shù)據(jù)長度時，輸出測試模式選擇信號(TMS)使被測電路的測試訪問端口(TAP)控制器進入暫停數(shù)據(jù)寄存狀態(tài)，等待再次接收數(shù)據(jù)，完成剩下數(shù)據(jù)的移位操作。所述混合信號控制接口為串行外設(shè)(SPI,Serial Peripheral Interface的縮寫)從模式接口，以模擬儀器平臺為主機配有串行外設(shè)(SPI)主模式接口，以本混合信號電路邊界掃描測試控制器為從機配有串行外設(shè)從模式接口。模擬儀器平臺包括對被測電路產(chǎn)生電壓或電流激勵信號的程控信號源和采集被測電路電壓響應信號的電壓采集器。從機的串行外設(shè)從模式接口與主機的串行外設(shè)主模式接口連接進行數(shù)據(jù)交換。模擬儀器平臺通過串行外設(shè)接口接收模擬儀器平臺控制模塊發(fā)出的電壓/電流激勵信號的頻率和幅度控制信息，同時通過串行外設(shè)接口向模擬儀器平臺控制模塊發(fā)送電壓采集器的電壓采集結(jié)果。所述串行外設(shè)從模式接口包括時鐘線(SCK)、從機選擇線(^ )、主機輸出從機輸入線(MOSI)和主機輸入從機輸出線(MISO )，該 串行外設(shè)從模式接口符合串行外設(shè)接口標準時序要求。所述通用寄存器組，用于控制本混合信號電路邊界掃描測試控制器完成不同的操作的控制，包括配置寄存器、命令寄存器、狀態(tài)寄存器、測試數(shù)據(jù)輸入緩沖器、測試數(shù)據(jù)輸出緩沖器和32位計數(shù)器。所述配置寄存器，為16位可讀/寫寄存器，用于配置本混合信號電路邊界掃描測試控制器的兩組測試總線接口的測試時鐘頻率、測試模式選擇(TMS)輸出模式、測試數(shù)據(jù)輸出(TDO)輸出模式和電路模式選擇四種配置信息。所述命令寄存器為16位可讀/寫寄存器，分為高8位和低8位兩組，分別為本混合信號電路邊界掃描測試控制器的兩組測試總線接口的命令，主要分為測試復位，測試運行/空閑，指令掃描和數(shù)據(jù)掃描四類命令。所述狀態(tài)寄存器，為16位的只讀寄存器，分為高8位和低8位兩組，分別表示兩組測試總線接口所連接的被測電路掃描鏈路的測試訪問端口控制器的運行狀態(tài)和模擬電路測試響應結(jié)果的狀態(tài)。所述測試數(shù)據(jù)輸入緩沖器，為4個16位只讀先進先出(FIFO)寄存器，用于保存通過測試數(shù)據(jù)輸入線(TDI)串行移入的被測電路的測試結(jié)果，兩組測試總線接口分別擁有獨立的測試數(shù)據(jù)輸入緩沖器。所述測試數(shù)據(jù)輸出緩沖器，為4個16位只寫先進先出(FIFO)寄存器，用于保存通過測試數(shù)據(jù)輸出線(TDO)串行移出的測試指令或測試矢量，兩組測試總線接口分別擁有獨立的測試數(shù)據(jù)輸出緩沖器。所述32位計數(shù)器，為32位的可讀/寫寄存器，用于記錄指令移位或者數(shù)據(jù)移位的位數(shù)，即實現(xiàn)對測試時鐘分頻器(TCK)的時鐘周期的計數(shù)，以保證進行邊界掃描測試時，被測電路測試數(shù)據(jù)輸入線(TDI)輸入的測試指令或測試矢量的位數(shù)正確。兩組測試總線接口分別擁有獨立的32位計數(shù)器。所述模擬寄存器組，包括頻率寄存器、幅度寄存器、有效值寄存器和用戶寄存器。所述頻率寄存器為48位只讀寄存器，用于保存模擬儀器平臺的程控信號源交流電壓或電流激勵頻率控制信息；所述幅度寄存器為48位只讀寄存器，用于保存模擬儀器平臺的程控信號源的交/直流電壓或電流激勵幅度控制信息；所述有效值寄存器為48位只寫寄存器，用于保存模擬儀器平臺的電壓采集器采集到的交/直流電壓響應結(jié)果；所述用戶寄存器為48位可讀/寫寄存器，共有I 3組，由用戶根據(jù)需要自行定義用途。與現(xiàn)有技術(shù)相比，本實用新型混合信號電路邊界掃描測試控制器的優(yōu)點為:1、兼容IEEE 1149.1標準和IEEE 1149.4標準，配有串行外設(shè)從模式接口，可控制模擬儀器平臺的對被測電路產(chǎn)生電壓或電流激勵信號解決了混合信號電路邊界掃描測試中的測試總線接口(JTAG)數(shù)字矢量施加、模擬測試激勵施加及電壓采集三者之間的同步問題；2、便于組裝混合信號電路邊界掃描測試系統(tǒng)，省去了通用儀器的高昂費用，有效提高了模擬邊界掃描測試系統(tǒng)的性價比。

圖1為本混合信號電路邊`界掃描測試控制器實施例結(jié)構(gòu)框圖。圖中標號為:1、測試總線接口，2、混合信號控制接口，3、處理器接口，4、讀寫數(shù)據(jù)總線。
具體實施方式
以下結(jié)合附圖及實施例對本實用新型作進一步描述:本混合信號電路邊界掃描測試控制器實施例如圖1所示，包括主機模塊及經(jīng)讀寫數(shù)據(jù)總線4與主機模塊連接的計數(shù)模塊、命令模塊、測試時鐘分頻器(TCK分頻器)、通用寄存器組、模擬寄存器組、串行掃描模塊和模擬儀器平臺控制模塊。所述主機模塊配有處理器接口 3，處理器接口 3包括16位雙向數(shù)據(jù)總線(DATA(15:0) )、5位地址線(ADDR(4:0))、讀信號線(RD )、寫信號線( )、芯片選擇線(CS )、中斷請求線( ^ Ι )和復位信號線(RESET)。處理器接口用于連接微處理器，主機模塊通過處理器接口 3接收微處理器發(fā)送的并行數(shù)據(jù)，并存儲到本混合信號電路邊界掃描測試控制器相應的寄存器中，主機模塊通過處理器接口發(fā)送本混合信號電路邊界掃描測試控制器的狀態(tài)數(shù)據(jù)和測試結(jié)果給微處理器。本例的模擬儀器平臺控制模塊配有串行外設(shè)SPI從模式接口作為混合信號控制接口 2，該接口連接產(chǎn)生電壓或電流激勵信號的程控信號源和采集被測電路電壓響應信號的電壓采集器連接，與之交換數(shù)據(jù)。以模擬儀器平臺為主機配有SPI主模式接口，以本混合信號電路邊界掃描測試控制器為從機配有SPI從模式接口。模擬儀器平臺包括對被測電路產(chǎn)生電壓或電流激勵信號的程控信號源和采集被測電路電壓響應信號的電壓采集器。從機的SPI從模式接口與主機的SPI主模式接口連接進行數(shù)據(jù)交換。所述SPI從模式接口包括時鐘線(SCK)、從機選擇線(^ )、主機輸出從機輸入線(MOSI)和主機輸入從機輸出線(MIS0)，該SPI從模式接口符合SPI標準時序要求。 模擬儀器平臺通過SPI接口接收模擬儀器平臺控制模塊發(fā)出的電壓/電流激勵信號的頻率和幅度控制信息，同時通過SPI接口向模擬儀器平臺控制模塊發(fā)送電壓采集器的電壓采集結(jié)果。SPI通信時序是:在時鐘線(SCK)的時鐘周期的上升沿，混合信號邊界掃描測試控制器通過主機輸出從機輸入線(MOSI)將數(shù)據(jù)串行移入；在時鐘線(SCK)的時鐘周期的下降沿，混合信號電路邊界掃描測試控制器通過主機輸入從機輸出線(MISO)將內(nèi)部數(shù)據(jù)串行移出。為完成串行外設(shè)接口 SPI通信方式，所述模擬儀器平臺控制模塊通過讀取SPI狀態(tài)寄存器獲取混合信號邊界掃描測試控制器模擬測試狀態(tài)，利用SPI通信寄存器設(shè)置需要訪問的模擬寄存器的類型，讀取頻率寄存器和幅度寄存器設(shè)置程控信號源的電壓/電流激勵信號的頻率和幅度，采集被測電路電壓響應結(jié)果保存于有效值寄存器。所述SPI通信寄存器為8位寄存器，主要用于選擇通用寄存器組的相應寄存器和讀/寫操作類型，其位定義和功能如表1:表1、SPI通信寄存器各位的定義和功能一覽表
權(quán)利要求1.合信號電路邊界掃描測試控制器，包括主機模塊及經(jīng)讀寫數(shù)據(jù)總線與主機模塊連接的計數(shù)模塊、命令模塊，并配有處理器接口和測試總線接口，其特征在于: 所述主機模塊還經(jīng)讀寫數(shù)據(jù)總線連接測試時鐘分頻器、通用寄存器組、模擬寄存器組、串行掃描模塊和模擬儀器平臺控制模塊；所述模擬儀器平臺控制模塊，配有混合信號控制接口，該接口連接產(chǎn)生電壓或電流激勵信號的程控信號源和采集被測電路電壓響應信號的電壓采集器連接；所述被測電路為支持IEEE 1149.1或IEEE 1149.4標準的電路。
2.根據(jù)權(quán)利要求1所述的混合信號電路邊界掃描測試控制器，其特征在于: 所述主機模塊配有處理器接口，處理器接口包括16位雙向數(shù)據(jù)總線、5位地址線、讀信號線、寫信號線、芯片選擇線、中斷請求線和復位信號線。
3.根據(jù)權(quán)利要求1所述的混合信號電路邊界掃描測試控制器，其特征在于: 所述串行掃描模塊配有兩組測試總線接口，一組測試總線接口連接所述被測電路的一條獨立的掃描鏈路的測試總線接口，或者兩組測試總線接口同時連接所述被測電路的兩條獨立的掃描鏈路的測試總線接口 ；每組測試總線接口包括測試復位線、測試時鐘線、測試模式選擇線、測試數(shù)據(jù)輸出線、測試數(shù)據(jù)輸入線。
4.根據(jù)權(quán)利要求1所述的混合信號電路邊界掃描測試控制器，其特征在于: 所述混合信號控制接口為串行外設(shè)從模式接口，以模擬儀器平臺為主機配有串行外設(shè)主模式接口，以本混合信號電路邊界掃描測試控制器為從機配有串行外設(shè)從模式接口 ；模擬儀器平臺包括對被測電路產(chǎn)生電壓或電流激勵信號的程控信號源和采集被測電路響應信號的電壓采集器，從機的串行外設(shè)從模式接口與主機的串行外設(shè)主模式接口連接進行數(shù)據(jù)交換。
5.根據(jù)權(quán)利要求4所述的混合信號電路邊界掃描測試控制器，其特征在于: 所述串行外設(shè)從模式接口包括時鐘線、從機選擇線、主機輸出從機輸入線和主機輸入從機輸出線，該串行外設(shè)從模式接口符合串行外設(shè)標準時序要求。
6.根據(jù)權(quán)利要求1所述的混合信號電路邊界掃描測試控制器，其特征在于: 所述通用寄存器組，包括配置寄存器、命令寄存器、狀態(tài)寄存器、測試數(shù)據(jù)輸入緩沖器、測試數(shù)據(jù)輸出緩沖器和32位計數(shù)器； 所述配置寄存器，為16位可讀/寫寄存器； 所述命令寄存器為16位可讀/寫寄存器，分為高8位和低8位兩組； 所述狀態(tài)寄存器，為16位的只讀寄存器，分為高8位和低8位兩組； 所述測試數(shù)據(jù)輸入緩沖器，為4個16位只讀先進先出寄存器，兩組測試總線接口分別擁有獨立的測試數(shù)據(jù)輸入緩沖器； 所述測試數(shù)據(jù)輸出緩沖器，為4個16位只寫的先進先出寄存器，兩組測試總線接口分別擁有獨立的測試數(shù)據(jù)輸出緩沖器； 所述32位計數(shù)器，為32位的可讀/寫寄存器，兩組測試總線接口分別擁有獨立的32位計數(shù)器。
7.根據(jù)權(quán)利要求1所述的混合信號電路邊界掃描測試控制器，其特征在于: 所述模擬寄存器組，包括頻率寄存器、幅度寄存器、有效值寄存器和用戶寄存器； 所述頻率寄存器為48位只讀寄存器； 所述幅度寄存器為48位只讀寄存器；所述有效值寄存器為48位只寫寄存器；所述用戶寄存器為48位可讀/ 寫寄存器，共有I 3組。
專利摘要本實用新型為混合信號電路邊界掃描測試控制器，包括主機模塊及經(jīng)讀寫數(shù)據(jù)總線與主機模塊連接的計數(shù)模塊、命令模塊、測試時鐘分頻器、通用寄存器組、模擬寄存器組、串行掃描模塊和模擬儀器平臺控制模塊，并配有處理器接口和測試總線接口。模擬儀器平臺控制模塊配有混合信號控制接口，該接口連接產(chǎn)生電壓/電流激勵信號的程控信號源和采集被測電路響應信號的電壓采集器。主機模塊的處理器接口連接微處理器。串行掃描模塊配有兩組測試總線接口，混合信號控制接口為SPI接口、與模擬儀器平臺連接。本控制器便于組裝混合信號電路邊界掃描測試系統(tǒng)進行數(shù)字/模擬邊界掃描測試，解決了數(shù)字矢量施加、模擬測試激勵施加及電壓采集三者的同步問題。
文檔編號G01R31/3167GK202929399SQ20122041312
公開日2013年5月8日 申請日期2012年8月20日 優(yōu)先權(quán)日2012年8月20日
發(fā)明者黃新, 陳壽宏, 雷加, 李延平, 何峰, 尚玉玲, 馬峻, 談恩民, 顏學龍 申請人:桂林電子科技大學