專利名稱：電互連陣列的測試結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于半導(dǎo)體和電子封裝與測試的技術(shù)領(lǐng)域，具體涉及一種垂直方向電互連陣列的測試結(jié)構(gòu)及其測試方法。
背景技術(shù)：
隨著電子和半導(dǎo)體器件封裝的小型化、集成化與高密度化，倒裝芯片flip-chip、球柵格陣列BGA等陣列式封裝形式在工業(yè)界正形成主流，又隨著微納加工技術(shù)和三維封裝技術(shù)的不斷發(fā)展，硅通孔TSV技術(shù)也在逐步走出實驗室，進入市場。以上為了減小封裝尺寸而產(chǎn)生的封裝形式均采用了垂直方向的電互連技術(shù)，使用導(dǎo)電的塊、柱、球等結(jié)構(gòu)將堆疊放置的兩芯片或器件進行電氣連接。然而，由于電子元器件的功能越來越多，密度越來越高，上述垂直電互連點的數(shù)目也越來越多，互連點的質(zhì)量與可靠性成為影響封裝后整個電子系統(tǒng)可靠性的主要因素。因此，在技術(shù)進入市場前，需要對該數(shù)量多、密度大的電互連進行準(zhǔn)確有效的可靠性測試。對于大規(guī)模陣列器件，惠普公司早在2003年就取得了一項發(fā)明專利，該專利利用行列交錯的掃描電路對半導(dǎo)體存儲器陣列進行良率測試，由于存儲器陣列的本身特性，行與列的電互連均位于同一平面，使用該測試結(jié)構(gòu)與測試方法，可以對平面內(nèi)任一存儲單元進行測試，精度很高但無法用于三維結(jié)構(gòu)；2008年，臺積電公司提出了一種導(dǎo)電凸塊的測試裝置，該裝置包括一測試探卡與一組探針，可以精確測試每一個凸塊的質(zhì)量，但該裝置制作復(fù)雜，需要在待測芯片上設(shè)計電路，而且只能進行數(shù)字邏輯測量，此外，該方法只能評估導(dǎo)電凸塊與一側(cè)襯底的連接質(zhì)量，而不能評估實際應(yīng)用中凸塊兩側(cè)均連接襯底時的有關(guān)參數(shù)；通常，根據(jù)理論計算與模擬，人們認為在一個方形電互連陣列中，最容易發(fā)生失效的互連點位于該陣列最外側(cè)的的四個角與四條邊，于是一種菊花鏈測試結(jié)構(gòu)被用于評估垂直方向互連點的可靠性，例如2011年，復(fù)旦大學(xué)的研究人員采用了特別設(shè)計的菊花鏈結(jié)構(gòu)，分組測試導(dǎo)電凸塊陣列外圍的電氣性能，但該方法將陣列內(nèi)部的凸塊點串聯(lián)在一起，無法定位陣列內(nèi)部的失效凸塊，也無從得知陣列內(nèi)部失效凸塊的數(shù)量，與之類似的還有美國喬治亞理工大學(xué)的Xian Qin等人與2012年最新發(fā)表的一篇論文中提出的菊花鏈凸塊測試結(jié)構(gòu)；然而，上述菊花鏈結(jié)構(gòu)的設(shè)計是基于理論計算與模擬仿真，與實際情況仍然有著很大的出入,2009年,瑞典查爾姆斯理工大學(xué)的Cristina Andersson等人通過實驗的方法,證明了 BGA封裝在熱循環(huán)條件下，其凸點的失效位置是隨機的，而不是理論所證明的陣列最外側(cè)四角與四邊。綜上所述，如果需要精確的得到一個垂直電互連陣列的良率，必須對陣列中每一個互連結(jié)構(gòu)進行測試，若使用菊花鏈結(jié)構(gòu)逐個測試，則需要極其復(fù)雜的電路結(jié)構(gòu)并且會產(chǎn)生數(shù)量巨大的測試數(shù)據(jù)，若使用探針法，則制作結(jié)構(gòu)復(fù)雜且不能同時評估兩側(cè)焊接的質(zhì)量，于是，需要提出一種結(jié)構(gòu)簡單，能夠方便的對每個互連點進行測試且測試結(jié)構(gòu)可靠的電互連陣列的測試結(jié)構(gòu)和方法。發(fā)明內(nèi)容本實用新型的目的是為了克服上述現(xiàn)有技術(shù)中存在的不足，提供一種結(jié)構(gòu)簡單，能夠方便的對每個互連點進行測試的電互連陣列的測試結(jié)構(gòu)及其測試方法，該電互連結(jié)構(gòu)可以為導(dǎo)電凸塊、焊球或TSV;另外，該結(jié)構(gòu)能夠同時評價互連點兩側(cè)與襯底連接的質(zhì)量；通過對測試方法進行優(yōu)化，可以減少大量測試數(shù)據(jù)，從而提升測試效率。本實用新型為解決技術(shù)問題采用如下技術(shù)方案所述的電互連陣列的測試結(jié)構(gòu)，主要包括(I)帶有導(dǎo)電體的兩個襯底；(2)襯底之間的垂直電互連陣列；(3)分別與兩個襯底相連的測試電纜；(4)測試用的電子系統(tǒng)；所述帶有導(dǎo)電體的兩個襯底相向放置，兩個襯底上均設(shè)置垂直電互連陣列，或在其中一個襯底上設(shè)置垂直電互連陣列，垂直電互連陣列之間圖形互相匹配或一個襯底的垂直電互連陣列與另一襯底上的導(dǎo)電體匹配，垂直電互連陣列將兩襯底上的導(dǎo)電體連接，兩襯底及其帶有的導(dǎo)電體均有一部分延伸至另一襯底外偵U，延伸至另一襯底外側(cè)的導(dǎo)電體使用測試電纜與所述電子系統(tǒng)進行電氣連接。所述帶有導(dǎo)電體的兩個襯底為硅、陶瓷、有機高分子材料或以上材料的組合，形狀為尺寸相同或不同的矩形，兩襯底相向放置且各自均有一部分延伸至另一襯底外側(cè)；一襯底上設(shè)置橫向矩形導(dǎo)電體，其行數(shù)與互連陣列的行數(shù)一致，另一襯底上設(shè)置縱向矩形導(dǎo)電體，其列數(shù)與互連陣列的列數(shù)一致，矩形的寬度與互連點的直徑或邊長一致，矩形的間距與互連點的間距一致，兩襯底上的導(dǎo)電體均隨襯底延伸至另一襯底外側(cè)，導(dǎo)電體的材料為金屬或重摻雜的硅。所述垂直電互連陣列可以為導(dǎo)電凸點、焊球、導(dǎo)電膠或填充導(dǎo)電物的硅通孔組成的陣列，其制作工藝可以為物理氣相沉積、電鍍、無電電鍍、印刷或噴墨打印，每個電互連點為規(guī)則的方形、圓形或其他規(guī)則形狀，并且等間距排列形成矩形陣列，位置位于兩襯底上導(dǎo)電體俯視圖的交叉處，電互連通過熱壓、回流、表面活化鍵合或聚合物固化等方法與兩襯底形成電氣連接，電互連連接點的材料可以為金屬、合金焊料、導(dǎo)電膠等導(dǎo)電的材料。所述與兩個襯底相連的測試電纜為可以彎曲的柔性電纜，其中測試電纜的一端與襯底上的導(dǎo)電體形成電氣連接，另一端與電子系統(tǒng)相連，將襯底上的所有行和列導(dǎo)體中的電信號分別引入電子系統(tǒng)，其連接方式可以為熱壓，導(dǎo)電膠粘合或機械夾持。所述電子系統(tǒng)包括電壓-電流測試模塊、用于讀出與寫入的信號編碼多路復(fù)用與解碼模塊、用來進行電信號放大與處理的信號調(diào)理模塊以及處理器；每路測試信號分別通過一路電壓-電流測試模塊、信號編碼多路復(fù)用與解碼模塊、信號調(diào)理模塊連接到處理器。所述電互連陣列的測試方法，主要包括如下步驟(I)根據(jù)上述電互連陣列的測試結(jié)構(gòu)，使用電子系統(tǒng)，通過測試電纜與襯底上的導(dǎo)電體，在待測互連點的兩端施加電壓并測量流過的電流，計算其測得的電阻值；(2)將所測得互連點的電阻值與其特征電阻值比較，若在誤差范圍內(nèi)，則認為所測的互連點連接完好，未發(fā)生失效；反之則認為所測的互連點發(fā)生失效。所述對互連點兩端施加電壓并測試電流的過程可以同時向多個互連點施加電壓并測試電流，然后計算得到多個互連點并聯(lián)的電阻值，并與所述多個互連點的并聯(lián)特征電阻值進行比較，判斷這些互連點中是否存在失效的互連點，隨后進一步縮小測試范圍，最后精確到單個互連點，對失效的互連點進行定位。所述向多個互連點施加電壓可以有以下兩種方式[0016](I)將互連陣列平均劃分為m塊區(qū)域，分別對該m塊區(qū)域內(nèi)的所有互連點進行并聯(lián)電阻測量；若發(fā)現(xiàn)某區(qū)域中存在失效互連點，則對該區(qū)域再平均劃分為η塊區(qū)域，重復(fù)上述測試與區(qū)域劃分，直至被劃分區(qū)域中僅含有I個互連點；其中m和η為大于I的自然數(shù)，第一次劃分的每塊區(qū)域至少為2X2的陣列；(2)將互連陣列平均劃分為X塊區(qū)域，互連陣列中的每一行或每一列互連點作為一塊區(qū)域，X為互連陣列的行數(shù)或列數(shù)，分別對該X塊區(qū)域內(nèi)的互連點進行并聯(lián)電阻測量；若發(fā)現(xiàn)某區(qū)域中存在失效互連點，則對該區(qū)域再平均劃分為y塊區(qū)域，y為大于I的自然數(shù)，重復(fù)上述測試與區(qū)域劃分，直至被劃分區(qū)域中僅含有I個互連點。對互連點進行電壓施加、電流測量、電阻計算、信號選擇、地址選擇等功能由電子系統(tǒng)完成。與現(xiàn)有技術(shù)相比，本實用新型的優(yōu)點是1.本實用新型提出的一種垂直電互連陣列的測試結(jié)構(gòu)，制作簡單，能夠精確測量每一個互連點及其兩側(cè)與襯底連接處的電氣特性，并且對每個失效的互連點進行定位，適用于導(dǎo)電凸塊、焊球或TSV等結(jié)構(gòu)。2.使用本實用新型提出的一種垂直電互連陣列的測試結(jié)構(gòu)，通過對測試方法進行優(yōu)化，可以大幅減少所需的測量數(shù)據(jù)，測試效率大大提升。

圖1為電互連陣列測試結(jié)構(gòu)整體示意圖。圖2為使用凸塊倒裝焊接的測試芯片俯視圖。圖3為使用凸塊倒裝焊接的測試芯片剖視圖。
具體實施方式
以下結(jié)合附圖和實施例對本實用新型進行詳細描述，但本實用新型的實施絕不局限于下述的實施例。如圖1所示，一種電互連陣列的測試結(jié)構(gòu)，主要包括(I)帶有第一導(dǎo)電體3的第一襯底1、帶有第二導(dǎo)電體7的第二襯底2 ; (2)第一襯底1、第二襯底2之間的垂直電互連陣列9 ； (3)與兩個襯底相連的測試電纜5 ； (4)電子系統(tǒng)6。第一襯底I和第二襯底2相向放置，垂直電互連陣列9設(shè)于其中一個或兩個襯底上，其圖形互相匹配或與襯底上的導(dǎo)電體匹配，垂直電互連陣列9將第一襯底I和第二襯底2上的導(dǎo)電體連接，兩襯底及其帶有的導(dǎo)電體均有一部分延伸至另一襯底外側(cè)，延伸至另一襯底外側(cè)的第一導(dǎo)電體3、第二導(dǎo)電體7分別使用測試電纜5與電子系統(tǒng)6進行電氣連接。如圖2和圖3所不(互連點未全部畫出),所述帶有導(dǎo)電體的兩個襯底為表面長有500納米二氧化硅的硅材料，形狀均為20毫米X40毫米的矩形，兩襯底相向放置且各自均10毫米伸至另一襯底外側(cè)；第一襯底I上設(shè)置 橫向矩形導(dǎo)電體，共160行，第二襯底2上設(shè)置縱向矩形導(dǎo)電體，共224列，矩形導(dǎo)電體的寬度為50微米，與互連點8的直徑一致，矩形的節(jié)距為100微米，與互連點8的節(jié)距一致，兩襯底上的導(dǎo)電體的材料為10納米鈦與100納米金。所述互連點8為銦凸塊，其制作工藝可以為物理氣相沉積法，每個電互連點8為直徑為50微米的圓形，厚度10微米，兩個銦凸塊的節(jié)距為100微米，形成224X 160的矩形陣列，位于兩襯底上第一導(dǎo)電體3和第二導(dǎo)電體7俯視圖的交叉處，互連點8通過熱壓的方法與兩襯底上的導(dǎo)電體形成電氣連接。所述與兩個襯底相連的測試電纜5為可以彎曲的柔性電纜，其中測試電纜5的一端與襯底上的導(dǎo)電體形成電氣連接，另一端與電子系統(tǒng)6相連，將襯底上的所有行和列導(dǎo)電體中的電信號分別引入電子系統(tǒng)6，其連接方式為導(dǎo)電膠粘合。所述電子系統(tǒng)6包括電壓-電流測試模塊、用于讀出與寫入的信號編碼多路復(fù)用與解碼模塊、用來進行電信號放大與其他處理的信號調(diào)理模塊，以及處理器。每路測試信號分別通過一路電壓-電流測試模塊、信號編碼多路復(fù)用與解碼模塊、信號調(diào)理模塊連接到處理器。完成測試過程中對互連點進行電壓施加、電流測量、電阻計算、信號選擇、地址選擇的功能?；谏鲜鲭娀ミB陣列測試結(jié)構(gòu)的測試方法包括如下步驟(I)使用電子系統(tǒng)，通過測試電纜與襯底上的導(dǎo)電體，在待測互連點的兩端施加電壓并測量流過的電流，計算測得的電阻值；(2)將所得互連點的電阻值與其特征電阻值比較，若在誤差范圍內(nèi)，則認為所測的互連點連接完好，未發(fā)生失效；反之則認為所測的互連點發(fā)生失效。所述對互連點8兩端施加電壓并測試電流的過程可以同時向多個互連點8施加電壓并測試電流，然后計算得到多個互連點8并聯(lián)的電阻值，并與其并聯(lián)特征電阻值進行比較，判斷這些互連點中是否存在失效的互連點(若存在測得電阻值超出特征電阻值，則認為該測試區(qū)域中含有失效凸點)，隨后進一步縮小測試范圍，最后精確到單個互連點，對失效的互連點進行定位。以下是一個實施例的具體步驟。首先將互連陣列9平均劃分為224塊區(qū)域，互連陣列9中的每一列互連點8作為一塊區(qū)域，分別對該224塊列區(qū)域內(nèi)的互連點進行并聯(lián)電阻測量；對發(fā)現(xiàn)存在失效互連點的區(qū)域，再平均劃分為3塊區(qū)域，重復(fù)上述測試與區(qū)域劃分，直至被劃分區(qū)域中僅含有I個互連點。使用上述方法對224 X 160的互連陣列9進行測試需要采集2035組電壓-電流數(shù)據(jù)，使用NI6210數(shù)據(jù)采集卡和Iabview程序作為電子系統(tǒng)6完成對互連點8進行電壓施加、電流測量、電阻計算、信號選擇、地址選擇等功能耗時約120秒，共發(fā)現(xiàn)143個失效的互連點隨機分布在互連陣列9中，良率為99. 6%。
權(quán)利要求1.一種電互連陣列的測試結(jié)構(gòu)，包括帶有導(dǎo)電體的兩個襯底、襯底之間的垂直電互連陣列以及分別與兩個襯底相連的測試電纜，測試電纜分別連接到測試用的電子系統(tǒng)；其特征是所述帶有導(dǎo)電體的兩個襯底相向放置，兩個襯底上均設(shè)置垂直電互連陣列，或在其中一個襯底上設(shè)置垂直電互連陣列，垂直電互連陣列之間圖形互相匹配或一個襯底的垂直電互連陣列與另一襯底上的導(dǎo)電體匹配，垂直電互連陣列將兩襯底上的導(dǎo)電體連接，兩襯底及其帶有的導(dǎo)電體均有一部分延伸至另一襯底外側(cè)，延伸至另一襯底外側(cè)的導(dǎo)電體使用測試電纜與所述電子系統(tǒng)進行電氣連接。
2.根據(jù)權(quán)利要求1所述的電互連陣列的測試結(jié)構(gòu)，其特征是所述帶有導(dǎo)電體的兩個襯底形狀為尺寸相同或不同的矩形；一襯底上設(shè)置橫向矩形導(dǎo)電體，其行數(shù)與垂直電互連陣列的行數(shù)一致，另一襯底上設(shè)置縱向矩形導(dǎo)電體，其列數(shù)與垂直電互連陣列的列數(shù)一致， 矩形的寬度與互連點的直徑或邊長一致，矩形的間距與互連點的間距一致。
3.根據(jù)權(quán)利要求1所述的電互連陣列的測試結(jié)構(gòu)，其特征是所述垂直電互連陣列可以為導(dǎo)電凸點、焊球、導(dǎo)電膠或填充導(dǎo)電物的硅通孔組成的陣列，每個電互連點等間距排列形成矩形陣列，位于兩襯底上導(dǎo)電體的交叉處。
4.根據(jù)權(quán)利要求1所述的電互連陣列的測試結(jié)構(gòu)，其特征是所述與兩個襯底相連的測試電纜為能夠彎曲的柔性電纜，測試電纜將襯底上的所有行和列導(dǎo)體中的電信號分別引入電子系統(tǒng)。
5.根據(jù)權(quán)利要求1所述的電互連陣列的測試結(jié)構(gòu)，其特征是所述電子系統(tǒng)包括電壓-電流測試模塊、用于讀出與寫入的信號編碼多路復(fù)用與解碼模塊、用來進行電信號放大與處理的信號調(diào)理模塊以及處理器；每路測試信號分別通過一路電壓-電流測試模塊、 信號編碼多路復(fù)用與解碼模塊、信號調(diào)理模塊連接到處理器。
專利摘要本實用新型提供一種結(jié)構(gòu)簡單，能夠方便的對每個互連點進行測試的電互連陣列的測試結(jié)構(gòu)。該測試結(jié)構(gòu)包括帶有導(dǎo)電體的兩個襯底；襯底之間的垂直電互連陣列；與兩個襯底相連的測試電纜和電子系統(tǒng)；帶有導(dǎo)電體的兩個襯底相向放置，垂直電互連陣列設(shè)于一個或兩個襯底上，其圖形互相匹配或與襯底上的導(dǎo)電體匹配，垂直電互連陣列將兩襯底上的導(dǎo)電體連接，兩襯底及其帶有的導(dǎo)電體均有一部分延伸至另一襯底外側(cè)，延伸至另一襯底外側(cè)的導(dǎo)電體使用測試電纜與電子系統(tǒng)進行連接。該電互連結(jié)構(gòu)可以為導(dǎo)電凸塊、焊球或TSV；另外，該結(jié)構(gòu)能夠同時評價互連點兩側(cè)與襯底連接的質(zhì)量；通過對測試方法進行優(yōu)化，可以減少大量測試數(shù)據(jù)，從而提升測試效率。
文檔編號G01R31/02GK202854273SQ20122056010
公開日2013年4月3日 申請日期2012年10月29日 優(yōu)先權(quán)日2012年10月29日
發(fā)明者秦毅恒, 明安杰, 羅九斌, 張昕, 譚振新, 顧強 申請人:江蘇物聯(lián)網(wǎng)研究發(fā)展中心