專(zhuān)利名稱(chēng)：一種jtag調(diào)測(cè)電路和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及調(diào)測(cè)電路領(lǐng)域，尤其是指一種聯(lián)合測(cè)試行動(dòng)小組(JTAG，JointTest Action Group)調(diào)測(cè)電路。
背景技術(shù)：
隨著電路技術(shù)進(jìn)入超大規(guī)模集成(VLSI, Very Large Scale Integration)時(shí)代，VLSI電路的高度復(fù)雜性以及多層印制板、表面貼裝(SMT，Surface Mounted Technology)、圓片規(guī)模集成(WSI,Wafer Scale Integration)和多芯片模塊(MCM,Multi Chip Module)技術(shù)在電路系統(tǒng)中的應(yīng)用，使得電路節(jié)點(diǎn)的物理可訪問(wèn)性正逐步削弱以至于消失，電路和系統(tǒng)的可測(cè)試性急劇下降，測(cè)試開(kāi)銷(xiāo)在電路和系統(tǒng)總開(kāi)銷(xiāo)中所占的比例不斷上升，常規(guī)的測(cè)試方法正面臨著嚴(yán)峻的考驗(yàn)。測(cè)試算法的研究和測(cè)試實(shí)踐證明了以下事實(shí):對(duì)一個(gè)不具有可測(cè)試性的電路進(jìn)行測(cè)試是徒勞的，只有提高電路的可測(cè)試性，才能使電路的測(cè)試問(wèn)題得到簡(jiǎn)化并最終得到解決。針對(duì)硬件測(cè)試所面臨的嚴(yán)峻考驗(yàn)，邊界掃描(BS，Boundary Scan)技術(shù)應(yīng)運(yùn)而生。邊界掃描測(cè)試是在20世紀(jì)80年代中期作為解決印制電路板(PCB，Printed CircuitBoard)物理訪問(wèn)問(wèn)題的JTAG接口發(fā)展起來(lái)的,該問(wèn)題是新的封裝技術(shù)導(dǎo)致電路板裝配日益擁擠所產(chǎn)生的。邊界掃描在芯片級(jí)層次上嵌入測(cè)試電路，以形成全面的電路板級(jí)測(cè)試協(xié)議。利用邊界掃描(主要指1990年以來(lái)的行業(yè)標(biāo)準(zhǔn)IEEE1149.1)，甚至能夠?qū)ψ顝?fù)雜的裝配進(jìn)行測(cè)試、調(diào)試、并在系統(tǒng)設(shè)備編程，進(jìn)而診斷出硬件問(wèn)題。相關(guān)技術(shù)中，JTAG測(cè)試主要是基于如圖1的電路進(jìn)行測(cè)試的，BS器件為邊界掃描器件，JTAG測(cè)試接口的JTAG測(cè)試時(shí)鐘(JTAG_TCK，JTAG TEST CLOCK)信號(hào)輸出管腳與隔離保護(hù)器件中相應(yīng)的管腳連接，所述隔離保護(hù)器件中輸出經(jīng)緩沖器后JTAG測(cè)試時(shí)鐘BUF_JTAG_TCK信號(hào)的管腳與多個(gè)邊界掃描(BS)器件相連；JTAG測(cè)試接口的JTAG測(cè)試模式選擇(JTAG_TMS, JTAG TEST MODE SELECT)信號(hào)輸出管腳與所述隔離保護(hù)器件中相應(yīng)的管腳連接，所述隔離保護(hù)器件中輸出BUF_JTAG_TMS信號(hào)的管腳與多個(gè)所述BS器件相連JTAG測(cè)試接口的JTAG測(cè)試復(fù)位(JTAG_TRST，JTAG TESTRESET)信號(hào)輸出管腳與所述隔離保護(hù)器件中相應(yīng)的管腳連接，所述隔離保護(hù)器件中輸出BUF_JTAG_TRST信號(hào)的管腳與多個(gè)所述BS器件相連；多個(gè)所述BS器件順次連接，JTAG測(cè)試接口的JTAG測(cè)試數(shù)據(jù)輸入(JTAG_TDI，JTAGTEST DATA INPUT)信號(hào)輸出管腳與所述隔離保護(hù)器件中相應(yīng)的管腳連接，所述隔離保護(hù)器件中輸出BUF_JTAG_TDI信號(hào)的管腳與多個(gè)所述BS器件中的首BS器件的測(cè)試數(shù)據(jù)輸入TDI管腳相連，首BS器件的測(cè)試數(shù)據(jù)輸出TDO管腳和與其連接的BS器件的TDI管腳相連，尾BS器件的TDO管腳與所述隔離保護(hù)器件中相應(yīng)管腳相連，隔離保護(hù)器件中相應(yīng)的輸出管腳與所述JTAG測(cè)試接口中的BUF_JTAG_TD0接收管腳相連。其中，首BS器件為多個(gè)所述BS器件中，與所述隔離保 護(hù)器件相連的BS器件，尾BS器件為多個(gè)所述BS器件中，與所述隔離保護(hù)器件相連的BS器件，除了尾BS器件外，多個(gè)所述BS器件中的所有BS器件的TDO管腳均和與其連接的BS器件的TDI管腳相連?；谏鲜鲭娐?，可以完成基本的調(diào)試和測(cè)試工作，但由于電路本身的弊端，在調(diào)試時(shí)會(huì)遇到多種問(wèn)題，例如:調(diào)測(cè)測(cè)試時(shí)，如果JTAG鏈希望能跳過(guò)BS2，需要通過(guò)飛線來(lái)完成，這就給測(cè)試的信號(hào)質(zhì)量造成很大影響，且效率低。

實(shí)用新型內(nèi)容有待于此，本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種JTAG電路，使得在需要跳過(guò)某一 BS器件進(jìn)行測(cè)試時(shí)，不需要通過(guò)飛線來(lái)完成，從而簡(jiǎn)化測(cè)試，并提高測(cè)試效率。為了解決上述問(wèn)題，本實(shí)用新型提供了一種聯(lián)合測(cè)試行動(dòng)小組JTAG調(diào)測(cè)電路，包括相連的JTAG測(cè)試接口和隔離保護(hù)器件，其特征在于，還包括:依次相連的多個(gè)邊界掃描電路，其中各邊界掃描電路包括測(cè)試數(shù)據(jù)輸入TDI端和測(cè)試數(shù)據(jù)輸出TDO端；第一個(gè)邊界掃描電路的TDI端連接所述隔離保護(hù)器件輸出緩沖器JTAG測(cè)試數(shù)據(jù)輸入BUF_JTAG_TDI信號(hào)的管腳；其它邊界掃描電路的TDI端與前一個(gè)邊界掃描電路的TDO端相連；最后一個(gè)邊界掃描電路的TDO端連接所述隔離保護(hù)器件的輸入管腳；其中，各邊界掃描電路包括: 邊界掃描BS器件，包括TDI端和TDO端；第一電阻、第二電阻及第三電阻；所述第一、第二、第三電阻各包括第一端和第二端;BS器件的TDI端與第一電阻的第一端相連，BS器件的TDO端與第二電阻的第一端相連，第一電阻的第二端連接第三電阻的第一端；第二電阻的第二端連接第三電阻的第二端;所述第三電阻的第一端焊接在作為邊界掃描電路TDI端的焊點(diǎn)上，或第三電阻的第二端焊接在作為邊界掃描電路TDO端的焊點(diǎn)上?？蛇x地，該JTAG調(diào)測(cè)電路還包括開(kāi)關(guān)電路，該開(kāi)關(guān)電路包括第四電阻和第五電阻，所述第四電阻和第五電阻各包括第一端和第二端，其中，第四電阻的第一端連接所述JTAG測(cè)試接口的OE管腳，第二端連接所述隔離保護(hù)器件的OE管腳和第五電阻的第一端；第五電阻的第二端連接VCC。可選地，各邊界掃描電路還包括一上拉電阻，該上拉電阻的一端與VCC相連，另外一端與該BS器件的TDO端相連?？蛇x地，多個(gè)所述邊界掃描電路中的一個(gè)或多個(gè)，其第一 /第二電阻的第二端，分別焊接到作為該邊界掃描電路的TDI端/TDO端的焊點(diǎn)上?？蛇x地,多個(gè)所述邊界掃描電路中的一個(gè)或多個(gè)，其第三電阻的第一、第二端中未連接至焊點(diǎn)的一端焊接到焊點(diǎn)上。可選地，邊界掃描電路中包括需要進(jìn)行隔離測(cè)試的BS器件，與該BS器件連接的第一電阻的第一端與所述隔離保護(hù)器件的輸入管腳相連，該BS器件的TDI端與所述隔離保護(hù)器件中與該輸入引腳相應(yīng)的輸出管腳相連，該BS器件的TDO端與第二電阻的第一端相連，第一電阻的第二端連接第三電阻的第一端；第二電阻的第二端連接第三電阻的第二端。可選地，所述JTAG測(cè)試接口的JTAG測(cè)試時(shí)鐘JTAG_TCK信號(hào)、JTAG測(cè)試模式選擇JTAG_TMS信號(hào)、JTAG測(cè)試復(fù)位JTAG_TRST信號(hào)中的任意一路、任意兩路或全部信號(hào)采用如下并行信號(hào)分組電路:信號(hào)管腳在所述隔離保護(hù)器件的輸入側(cè)分別與所述隔離保護(hù)器件的兩個(gè)輸入管腳相連，與該兩個(gè)輸入管腳相應(yīng)的兩個(gè)輸出管腳中的其中一個(gè)通過(guò)上拉電阻和VCC相連，同時(shí)和需要上拉的BS器件的TRST管腳相連；另外一個(gè)通過(guò)下拉電阻和GND相連，同時(shí)和需要下拉的BS器件的TRST管腳相連?？蛇x地，所述JTAG測(cè)試接口的JTAG_TCK信號(hào)管腳、JTAG_TMS信號(hào)管腳、JTAG_TRST信號(hào)管腳中的任意一個(gè)、任意兩個(gè)或全部采用如下連接方式:信號(hào)管腳在所述隔離保護(hù)器件的輸入側(cè)分別與所述隔離保護(hù)器件的兩個(gè)輸入管腳相連，與該兩個(gè)輸入管腳相應(yīng)的兩個(gè)輸出管腳中的其中一個(gè)通過(guò)上拉電阻和VCC相連，同時(shí)和需要上拉的BS器件的TRST管腳相連；另外一個(gè)通過(guò)下拉電阻和GND相連，同時(shí)和需要下拉的BS器件的TRST管腳相連。一種JTAG調(diào)測(cè)系統(tǒng)，所述調(diào)測(cè)系統(tǒng)包括如上所述的任意一種JTAG調(diào)測(cè)電路，所述調(diào)測(cè)電路位于待測(cè)板卡上，所述待測(cè)板卡通過(guò)位于其上的JTAG調(diào)測(cè)電路中的JTAG測(cè)試接口與JTAG控制器相連，所述JTAG控制器還與計(jì)算機(jī)相連，其中，該JTAG測(cè)試接口的OE管腳與所述JTAG控制器的GND管腳相連，該JTAG測(cè)試接口的其他管腳與所述JTAG控制器的相應(yīng)管腳相連。本實(shí)用新型的上述電路，能夠產(chǎn)生以下的技術(shù)效果:首先，不用通過(guò)飛線來(lái)完成測(cè)試，簡(jiǎn)化了測(cè)試，提高了測(cè)試效率；其次，保證了在前一器件一旦驅(qū)動(dòng)能力不足時(shí)，通過(guò)上拉電阻完成對(duì)后一器件的驅(qū)動(dòng)，提高了電路的通用性。第三，通過(guò)并行信號(hào)分組電路的設(shè)置，使得JTAG控制器未和待測(cè)板卡相連時(shí)，電路處于正常工作模式，分組信號(hào)所到達(dá)的BS器件分別處于上、下拉模式，而當(dāng)JTAG控制器和待測(cè)板卡連接后，整個(gè)系統(tǒng)處于JTAG掃描工作模式，從而方便測(cè)試。第四，隔離電路的設(shè)置，使得當(dāng)待測(cè)板內(nèi)JTAG測(cè)試接口未和JTAG控制器相連時(shí)，需要隔離的待測(cè)BS器件處于隔離狀態(tài)，可以進(jìn)行隔離測(cè)試等操作；當(dāng)待測(cè)板內(nèi)JTAG測(cè)試接口和JTAG控制器連接后，待測(cè)BS器件處于JTAG鏈中，可以對(duì)其進(jìn)行掃描測(cè)試操作。

圖1為相關(guān)技術(shù)中JTAG電路不意圖；圖2為本實(shí)用新型實(shí)施例一的JTAG電路結(jié)構(gòu)示意圖；圖3為本實(shí)用新型實(shí)施例二的JTAG電路結(jié)構(gòu)示意圖；圖4為本實(shí)用新型實(shí)施例三的JTAG電路結(jié)構(gòu)示意圖；圖5為本實(shí)用新型實(shí)施例四的JTAG電路結(jié)構(gòu)示意圖；圖6為本實(shí)用新型實(shí)施例五的JTAG電路結(jié)構(gòu)示意圖；圖7為本實(shí)用新型實(shí)施例的測(cè)試系統(tǒng)示意圖。
具體實(shí)施方式
下面將結(jié)合附圖及實(shí)施例對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行更詳細(xì)的說(shuō)明。[0038]需要說(shuō)明的是，如果不沖突，本實(shí)用新型實(shí)施例以及實(shí)施例中的各個(gè)特征可以相互結(jié)合，均在本實(shí)用新型的保護(hù)范圍之內(nèi)。實(shí)施例一:一種優(yōu)化的JTAG測(cè)試電路，如圖2所示，該測(cè)試電路與圖1所示的電路的不同之處在于，該JTAG測(cè)試電路還包括:依次相連的多個(gè)邊界掃描電路，其中各邊界掃描電路包括測(cè)試數(shù)據(jù)輸入TDI端和測(cè)試數(shù)據(jù)輸出TDO端；第一個(gè)邊界掃描電路的TDI端連接所述隔離保護(hù)器件輸出緩沖器JTAG測(cè)試數(shù)據(jù)輸入BUF_JTAG_TDI信號(hào)的管腳；其它邊界掃描電路的TDI端與前一個(gè)邊界掃描電路的TDO端相連；最后一個(gè)邊界掃描電路的TDO端連接所述隔離保護(hù)器件的輸入管腳；其中，各邊界掃描電路包括:邊界掃描BS器件、第一電阻、第二電阻及第三電阻；
所述第一、第二、第三電阻各包括第一端和第二端；BS器件的TDI端與第一電阻的第一端相連，BS器件的TDO端與第二電阻的第一端相連，第一電阻的第二端連接第三電阻的第一端；第二電阻的第二端連接第三電阻的第二端;所述第三電阻 的第一端焊接在作為邊界掃描電路TDI端的焊點(diǎn)上，或第三電阻的第二端焊接在作為邊界掃描電路TDO端的焊點(diǎn)上。當(dāng)需要測(cè)試一個(gè)BS器件時(shí)，可將該BS器件所在的邊界掃描電路中第一 /第二電阻的第二端，分別焊接到作為該邊界掃描電路的TDI端/TDO端的焊點(diǎn)上；當(dāng)BS器件要跳過(guò)時(shí)，可將該BS器件所在的邊界掃描電路的第三電阻第一、第二端中未連接至焊點(diǎn)的一端焊接到焊點(diǎn)上，保證第三電阻的第一 /第二端分別焊接到作為該邊界掃描電路的TDI端/TDO端的焊點(diǎn)上。上述焊點(diǎn)，對(duì)于第一個(gè)邊界掃描電路，是從隔離保護(hù)器件輸出BUF_JTAG_TDI信號(hào)的管腳的引出線上的焊點(diǎn)，對(duì)于其它的邊界掃描電路，則是前一個(gè)邊界掃描電路的測(cè)試數(shù)據(jù)輸出端。另外，該測(cè)試電路還包括開(kāi)關(guān)電路，該開(kāi)關(guān)電路包括兩個(gè)電阻，其中一個(gè)電阻的一端連接所述JTAG測(cè)試接口的OE管腳，另外一端連接所述隔離保護(hù)器件的OE管腳；另外一個(gè)電阻的一端連接于該開(kāi)關(guān)電路的另外一個(gè)電阻與隔離保護(hù)器件之間，另外一端與VCC相連。如圖2中的Rl、R2........R9等一系列電阻，在調(diào)試過(guò)程中，通過(guò)不同電阻的選
焊，來(lái)完成對(duì)JTAG鏈上任意BS器件的調(diào)試工作，見(jiàn)表I ;表I調(diào)試電阻選焊統(tǒng)計(jì)表
權(quán)利要求1.一種聯(lián)合測(cè)試行動(dòng)小組JTAG調(diào)測(cè)電路，包括相連的JTAG測(cè)試接口和隔離保護(hù)器件，其特征在于，還包括: 依次相連的多個(gè)邊界掃描電路，其中各邊界掃描電路包括測(cè)試數(shù)據(jù)輸入TDI端和測(cè)試數(shù)據(jù)輸出TDO端；第一個(gè)邊界掃描電路的TDI端連接所述隔離保護(hù)器件輸出緩沖器JTAG測(cè)試數(shù)據(jù)輸入BUF_JTAG_TDI信號(hào)的管腳；其它邊界掃描電路的TDI端與前一個(gè)邊界掃描電路的TDO端相連；最后一個(gè)邊界掃描電路的TDO端連接所述隔離保護(hù)器件的輸入管腳； 其中，各邊界掃描電路包括: 邊界掃描BS器件，包括TDI端和TDO端； 第一電阻、第二電阻及第三電阻；所述第一、第二、第三電阻各包括第一端和第二端； BS器件的TDI端與第一電阻的第一端相連，BS器件的TDO端與第二電阻的第一端相連，第一電阻的第二端連接第三電阻的第一端；第二電阻的第二端連接第三電阻的第二端; 所述第三電阻的第一端焊接在作為邊界掃描電路TDI端的焊點(diǎn)上，或第三電阻的第二端焊接在作為邊界掃描電路TDO端的焊點(diǎn)上。
2.如權(quán)利要求1所述的JTAG調(diào)測(cè)電路，其特征在于，該JTAG調(diào)測(cè)電路還包括開(kāi)關(guān)電路，該開(kāi)關(guān)電路包括第四電阻和第五電阻，所述第四電阻和第五電阻各包括第一端和第二端，其中，第四電阻的第一端連接所述JTAG測(cè)試接口的OE管腳，第二端連接所述隔離保護(hù)器件的OE管腳和第五電阻的第一端；第五電阻的第二端連接VCC。
3.如權(quán)利要求2所述的JTAG調(diào)測(cè)電路，其特征在于，各邊界掃描電路還包括一上拉電阻，該上拉電阻的一端與VCC相連，另外一端與該BS器件的TDO端相連。
4.如權(quán)利要求1-3中任一項(xiàng)所述的JTAG調(diào)測(cè)電路，其特征在于，多個(gè)所述邊界掃描電路中的一個(gè)或多個(gè)，其第一 /第二電阻的第二端，分別焊接到作為該邊界掃描電路的TDI端/TDO端的焊點(diǎn)上。
5.如權(quán)利要求4所述的JTAG調(diào)測(cè)電路，其特征在于，多個(gè)所述邊界掃描電路中的一個(gè)或多個(gè)，其第三電阻的第一、第二端中未連接至焊點(diǎn)的一端焊接到焊點(diǎn)上。
6.如權(quán)利要求1-3中任一項(xiàng)所述的JTAG調(diào)測(cè)電路，其特征在于，邊界掃描電路中包括需要進(jìn)行隔離測(cè)試的BS器件，與該BS器件連接的第一電阻的第一端與所述隔離保護(hù)器件的輸入管腳相連，該BS器件的TDI端與所述隔離保護(hù)器件中與該輸入引腳相應(yīng)的輸出管腳相連，該BS器件的TDO端與第二電阻的第一端相連，第一電阻的第二端連接第三電阻的第一端；第二電阻的第二端連接第三電阻的第二端。
7.如權(quán)利要求1-3中任一項(xiàng)所述的JTAG調(diào)測(cè)電路，其特征在于，所述JTAG測(cè)試接口的JTAG測(cè)試時(shí)鐘JTAG_TCK信號(hào)、JTAG測(cè)試模式選擇JTAG_TMS信號(hào)、JTAG測(cè)試復(fù)位JTAG_TRST信號(hào)中的任意一路、任意兩路或全部信號(hào)采用如下并行信號(hào)分組電路: 信號(hào)管腳在所述隔離保護(hù)器件的輸入側(cè)分別與所述隔離保護(hù)器件的兩個(gè)輸入管腳相連，與該兩個(gè)輸入管腳相應(yīng)的兩個(gè)輸出管腳中的其中一個(gè)通過(guò)上拉電阻和VCC相連，同時(shí)和需要上拉的BS器件的TRST管腳相連；另外一個(gè)通過(guò)下拉電阻和GND相連，同時(shí)和需要下拉的BS器件的TRST管腳相連。
8.如權(quán)利要求6所述的JTAG調(diào)測(cè)電路，其特征在于，所述JTAG測(cè)試接口的JTAG_TCK信號(hào)管腳、JTAG_TMS信號(hào)管腳、JTAG_TRST信號(hào)管腳中的任意一個(gè)、任意兩個(gè)或全部采用如下連接方式: 信號(hào)管腳在所述隔離保護(hù)器件的輸入側(cè)分別與所述隔離保護(hù)器件的兩個(gè)輸入管腳相連，與該兩個(gè)輸入管腳相應(yīng)的兩個(gè)輸出管腳中的其中一個(gè)通過(guò)上拉電阻和VCC相連，同時(shí)和需要上拉的BS器件的TRST管腳相連；另外一個(gè)通過(guò)下拉電阻和GND相連，同時(shí)和需要下拉的BS器件的TRST管腳相連。
9.一種JTAG調(diào)測(cè)系統(tǒng)，其特征在于:所述調(diào)測(cè)系統(tǒng)包括如權(quán)利要求6所述的JTAG調(diào)測(cè)電路，所述調(diào)測(cè)電路位于待測(cè)板卡上，所述待測(cè)板卡通過(guò)位于其上的JTAG調(diào)測(cè)電路中的JTAG測(cè)試接口與JTAG控制器相連，所述JTAG控制器還與計(jì)算機(jī)相連，其中，該JTAG測(cè)試接口的OE管腳與所述JTAG控制器的GND管腳相連，該JTAG測(cè)試接口的其他管腳與所述JTAG控制器的相應(yīng)管腳相連。`
專(zhuān)利摘要一種聯(lián)合測(cè)試行動(dòng)小組JTAG調(diào)測(cè)電路和系統(tǒng)，該電路包括相連的JTAG測(cè)試接口和隔離保護(hù)器件，依次相連的多個(gè)邊界掃描電路，其中，各邊界掃描電路包括邊界掃描BS器件、第一電阻、第二電阻及第三電阻，BS器件包括TDI端和TDO端；BS器件的TDI端與第一電阻的第一端相連，BS器件的TDO端與第二電阻的第一端相連，第一電阻的第二端連接第三電阻的第一端；第二電阻的第二端連接第三電阻的第二端；所述第三電阻的第一端焊接在作為邊界掃描電路TDI端的焊點(diǎn)上，或其第二端焊接在作為邊界掃描電路TDO端的焊點(diǎn)上。上述技術(shù)方案使得在需要跳過(guò)某一BS器件進(jìn)行測(cè)試時(shí)，不需要通過(guò)飛線來(lái)完成，從而簡(jiǎn)化測(cè)試，并提高測(cè)試效率。
文檔編號(hào)G01R31/3181GK203054188SQ201220591408
公開(kāi)日2013年7月10日 申請(qǐng)日期2012年11月9日 優(yōu)先權(quán)日2012年11月9日
發(fā)明者王中山 申請(qǐng)人:瑞斯康達(dá)科技發(fā)展股份有限公司