專利名稱：高精度時鐘類芯片輸出脈沖時間間隔檢測裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及脈沖時間間隔檢測技術(shù)領(lǐng)域，尤其涉及一種高精度時鐘類芯片輸出脈沖時間間隔檢測裝置。
背景技術(shù)：
常用的時鐘類芯片是通過兩路通道輸出一定脈寬的脈沖來驅(qū)動機械式鐘表計時，時鐘類芯片的兩路輸出脈沖為異步時鐘脈沖，兩路通道脈沖時間間隔的精度即為鐘表秒針走動的精確度，因此，確保時鐘類芯片兩路通道脈沖時間間隔的精度對于鐘表計時至關(guān)重要。但是，時鐘類芯片在設(shè)計和生產(chǎn)過程易受到設(shè)計方式和生產(chǎn)工藝的影響，如不可避免的出現(xiàn)正偏差、負偏差等，為保證機械式鐘表計時的精確性，根據(jù)檢測設(shè)備的檢測數(shù)據(jù)，在后道工序中通過其它方式如晶振或機械結(jié)構(gòu)的設(shè)計來及時校正時鐘類芯片因設(shè)計方式和生產(chǎn)工藝造成精度的偏差。常用的時鐘類芯片檢測設(shè)備如通用示波器，示波器對于毫秒至秒級別時間間隔的測量精度一般在小數(shù)點后4位即IOUS級別，而市場上對時鐘類芯片的最低精度要求在小數(shù)點后5位即IUS級別，通用示波器的檢測精度已不能滿足現(xiàn)有檢測精度的要求。為進行高精度的檢測，現(xiàn)有技術(shù)中有設(shè)計出集成度高、檢測精度高的檢測設(shè)備，高精度檢測設(shè)備雖然能滿足現(xiàn)有IUS級別的檢測精度，但是其成本較高、功能設(shè)計復(fù)雜，不利于生產(chǎn)控制及提高檢測設(shè)備的利用率。
發(fā)明內(nèi)容本實用新型所要解決的技術(shù)問題是針對現(xiàn)有時鐘類芯片檢測設(shè)備存在檢測精度低或聞精度檢測設(shè)備成本聞、功能復(fù)雜的上述問題，提供了一種成本低、檢測精度聞的聞精度時鐘類芯片輸出脈沖時間間隔檢測裝置。為解決上述問題，本實用新型的技術(shù)方案是:一種高精度時鐘類芯片輸出脈沖時間間隔檢測裝置，包括用于電平轉(zhuǎn)換的信號預(yù)處理模塊、用于計算時鐘芯片脈沖時間間隔的計數(shù)模塊及用于顯示檢測數(shù)據(jù)的顯示模塊，信號預(yù)處理模塊、計數(shù)模塊和顯示模塊順次連接，所述信號預(yù)處理模塊具有一電平轉(zhuǎn)換單元，所述信號預(yù)處理模塊還包括將多路輸入信號整合為單路輸出信號的信號整合單元，信號整合單元至少具有兩路輸入信號和至少一路輸出信號，兩路輸入信號分別為待測時鐘芯片輸出的兩路異步時鐘脈沖，一路輸出信號為電平轉(zhuǎn)換單兀的輸入信號；所述計數(shù)模塊包括主控單元、時鐘單元和計數(shù)單元,主控單元分別與時鐘單元、計數(shù)單元和電平轉(zhuǎn)換單元相連，時鐘單元與計數(shù)單元相連，計數(shù)單元包括第一計數(shù)子單元和第二計數(shù)子單元，第一計數(shù)子單元與第二計數(shù)子單元均具有控制輸入端、觸發(fā)輸入端和溢出輸出端，第一計數(shù)子單元的控制輸入端與主控單元相連，第一計數(shù)子單元和第二計數(shù)子單元的觸發(fā)輸入端分別與電平轉(zhuǎn)換單元相連，第一計數(shù)子單元的溢出輸出端與第二計數(shù)子單元的控制輸入端相連。本實用新型中的信號整合單元為雙輸入單輸出的信號整合，信號整合單元將時鐘類芯片輸出的雙路異步信號整合成單路信號并輸入到電平轉(zhuǎn)換單元中，電平轉(zhuǎn)換單元使單路信號轉(zhuǎn)換成符合計數(shù)單元的電平信號，該電平信號發(fā)送到計數(shù)模塊中進行計數(shù)和處理，并在顯示模塊中顯示。采用單路信號進行計數(shù)并處理避免了待測時鐘芯片的雙路異步信號分別經(jīng)電平轉(zhuǎn)換單元處理后造成轉(zhuǎn)換延遲的差異性，而單路信號在一段時間內(nèi)能保持一定的延遲特性，可以顯著的降低了信號誤差的概率；同時，雙路異步信號的信號發(fā)生需要由兩個不同中斷源的控制，不同中斷源響應(yīng)延遲存在差別，也增加了誤差出現(xiàn)的概率，再者，不同中斷源的控制也相對繁瑣些，而單路信號采用單個中斷源，不但控制簡單而且誤差概率低。本實用新型的計數(shù)單元采用兩個計數(shù)子單元串聯(lián)實現(xiàn)計數(shù)，如計數(shù)單元為32位的計數(shù)單元，則采用兩個16位的計數(shù)子單元串聯(lián)實現(xiàn)32位計數(shù)，因此，在保證檢測精度的條件下，精度級別在100NS即小數(shù)點后7位，降低了檢測裝置的成本。兩個計數(shù)子單元串聯(lián)并由硬件操作完成，避免了軟件介入而產(chǎn)生較大誤差的可能，進一步保證了檢測設(shè)備的檢測精度。利用本實用新型在時鐘類芯片的設(shè)計生產(chǎn)階段中進行脈沖時間間隔的檢測，能精確的得出檢測數(shù)據(jù)，及時計算出脈沖時間間隔偏差范圍，同時可明確時鐘類芯片后道工序的修改方向。在實際使用過程中，通過小批量的抽樣檢測，即可檢測出精確的數(shù)據(jù)供設(shè)計人員參考，便于設(shè)計人員及時修正因生產(chǎn)工藝等造成的誤差，大幅度的降低了生產(chǎn)成本。相比較于現(xiàn)有技術(shù)，本實用新型的高精度時鐘類芯片輸出脈沖時間間隔檢測裝置一方面能迅速的檢測出時鐘類芯片的輸出脈沖時間間隔，為芯片設(shè)計人員在設(shè)計初期提供精確數(shù)據(jù)參考，以便校正由于生產(chǎn)工藝帶來的偏差，另一方面，本實用新型采用了兩個串聯(lián)的計數(shù)子單元，在不降低檢測精度的前提下節(jié)約了企業(yè)的設(shè)備采購及維護成本。優(yōu)選地，所述第一計數(shù)子單元和第二計數(shù)子單元均為16位計數(shù)單元或32位計數(shù)單元中的一種。由兩個16位的計數(shù)子單元串聯(lián)形成32位的計數(shù)單元或由兩個32位的計數(shù)子單元串聯(lián)形成64位的計數(shù)單元，方便靈活應(yīng)用。優(yōu)選地，所述第一計數(shù)子單元與第二計數(shù)子單元均包括觸發(fā)控制器、濾波器、中斷控制器、輸入邊沿檢測器和寄存器，中斷控制器和輸入邊沿檢測器的輸出端分別與濾波器的輸入端相連，濾波器的輸出端與觸發(fā)控制器的輸入端相連，輸入邊沿檢測器還與寄存器相連，觸發(fā)控制器的時鐘輸入端與時鐘單元相連；所述控制輸入端為中斷控制器的輸入端，觸發(fā)輸入端為輸入邊沿檢測器的輸入端，溢出輸出端為觸發(fā)控制器的輸出端。優(yōu)選地，所述信號整合單元包括脈沖過沖保護電路和多路異步脈沖整合電路，脈沖過沖保護電路包括多個二極管，多個二極管分別連接在待測時鐘芯片的兩路異步時鐘脈沖輸出端上，多路異步脈沖整合電路包括多個隔離二極管，多個隔離二極管與待測時鐘芯片的兩路異步時鐘脈沖輸出端相連，各隔離二極管的輸出端通過電阻相連形成信號整合單元的一路輸出信號。脈沖過沖保護電路對時鐘類芯片的輸出脈沖進行檢測，使符合電平要求的脈沖直接輸入到多路異步脈沖整合電路中，對于過高電平的輸出脈沖，脈沖過沖保護電路經(jīng)降壓處理成多路異步脈沖整合電路默認的最高電平后輸入多路異步脈沖整合電路中。優(yōu)選地，所述電平轉(zhuǎn)換單元包括順次相連的抗干擾電路和電平轉(zhuǎn)換電路，抗干擾電路為由濾波電容和電阻組成的RC濾波電路，電平轉(zhuǎn)換電路包括三態(tài)門，三態(tài)門的輸出端與計數(shù)模塊相連。優(yōu)選地，所述計數(shù)模塊還包括非易失性存儲器，非易失性存儲器分別與主控單元和計數(shù)單元相連。優(yōu)選地，所述主控單元內(nèi)還設(shè)有校正子單元，校正子單元的輸入端連接有標(biāo)準(zhǔn)信號源。

圖1是本實用新型高精度時鐘類芯片輸出脈沖時間間隔檢測裝置的原理框圖。圖2是本實用新型高精度時鐘類芯片輸出脈沖時間間隔檢測裝置中計數(shù)單元的原理框圖。圖3是本實用新型高精度時鐘類芯片輸出脈沖時間間隔檢測裝置中信號整合單元的部分電路原理圖。圖4是本實用新型高精度時鐘類芯片輸出脈沖時間間隔檢測裝置中電平轉(zhuǎn)換單元的部分電路原理圖。
具體實施方式
以下結(jié)合附圖和實施例進一步詳細說明本實用新型，但本實用新型的保護范圍并不限于此。參照圖1，本實用新型的高精度時鐘類芯片輸出脈沖時間間隔檢測裝置包括用于電平轉(zhuǎn)換的信號預(yù)處理模塊、用于計算時鐘芯片脈沖時間間隔的計數(shù)模塊及用于顯示檢測數(shù)據(jù)的顯示模塊，信號預(yù)處理模塊、計數(shù)模塊和顯示模塊順次連接。參照圖1和圖4，所述信號預(yù)處理模塊具有一電平轉(zhuǎn)換單元和一信號整合單元，信號整合單元將雙路輸入信號整合為單路輸出信號，信號整合單元具有兩路輸入信號和一路輸出信號，兩路輸入信號分別為待測時鐘芯片輸出的兩路異步時鐘脈沖，一路輸出信號為電平轉(zhuǎn)換單元的輸入信號。電平轉(zhuǎn)換單元包括順次相連的抗干擾電路和電平轉(zhuǎn)換電路，抗干擾電路為由濾波電容和電阻組成的RC濾波電路，RC濾波電路與一路輸出信號之間連接有二極管D5，抗干擾電路使可能出現(xiàn)的干擾信號頻率點遠離需測試信號的頻率。電平轉(zhuǎn)換電路包括三態(tài)門TTL，三態(tài)門TTL的輸入端與抗干擾電路的輸出端相連，三態(tài)門TTL的控制端與計數(shù)模塊相連，三態(tài)門TTL的輸出端與計數(shù)模塊的計數(shù)單元相連。電平轉(zhuǎn)換電路利用三態(tài)門TTL的快速翻轉(zhuǎn)及其工作電壓范圍寬的特性將待測時鐘芯片的低電平信號轉(zhuǎn)換為計數(shù)模塊可識別的電平信號。參照圖3，所述信號整合單元包括脈沖過沖保護電路和多路異步脈沖整合電路，脈沖過沖保護電路和多路異步脈沖整合電路順次連接。脈沖過沖保護電路包括二極管Dl和二極管D2，二極管Dl和二極管D2分別連接在待測時鐘芯片的兩路異步時鐘脈沖輸出端上，二極管Dl和二極管D2的另一端為電源端，二極管Dl和二極管D2均由脈沖輸出端向電源端導(dǎo)通，二極管Dl和二極管D2為低閾值的二極管。脈沖過沖保護電路對待測時鐘芯片的輸出脈沖進行檢測，使符合電平要求的脈沖直接輸入到多路異步脈沖整合電路中，對于過高電平的輸出脈沖，脈沖過沖保護電路經(jīng)降壓處理成多路異步脈沖整合電路默認的最高電平后輸入多路異步脈沖整合電路中。在工作時，當(dāng)時鐘脈沖電壓大于電源端供電電壓時，二極管Dl和二極管D2會將時鐘脈沖電壓壓低至允許的電壓。多路異步脈沖整合電路包括隔離二極管D3、隔離二極管D4及多個電阻，隔離二極管D3和隔離二極管D4分別與待測時鐘芯片的兩路異步時鐘脈沖輸出端相連，隔離二極管D3和隔離二極管D4的輸出端分別通過多個電阻與電源端相連，同時隔離二極管D3和隔離二極管D4的輸出端通過電阻相連，隔離二極管D3和隔離二極管D4的輸出端通過電阻相連形成信號整合單元的一路輸出信號。多路異步脈沖信號整合電路將不同通道的脈沖信號通過隔離二極管隔離使其不互相影響，通過隔離二極管后將信號合并輸入至電平轉(zhuǎn)換單元中。參照圖1至圖2，所述計數(shù)模塊包括主控單元、時鐘單元、計數(shù)單元和非易失性存儲器，主控單元分別與時鐘單元、計數(shù)單元、電平轉(zhuǎn)換單元和非易失性存儲器相連，計數(shù)單元分別與非易失性存儲器和時鐘單元相連。所述計數(shù)單元包括第一計數(shù)子單元和第二計數(shù)子單元，第一計數(shù)子單元和第二計數(shù)子單元串聯(lián)，第一計數(shù)子單元與第二計數(shù)子單元均包括觸發(fā)控制器、濾波器、中斷控制器、輸入邊沿檢測器和寄存器，中斷控制器和輸入邊沿檢測器的輸出端分別與濾波器的輸入端相連，濾波器的輸出端與觸發(fā)控制器的輸入端相連，輸入邊沿檢測器還與寄存器相連，觸發(fā)控制器的時鐘輸入端與時鐘單元相連。第一計數(shù)子單元與第二計數(shù)子單元均具有控制輸入端、觸發(fā)輸入端和溢出輸出端。第一計數(shù)子單元的控制輸入端與主控單元相連，第一計數(shù)子單元和第二計數(shù)子單元的觸發(fā)輸入端與電平轉(zhuǎn)換單元相連，第一計數(shù)子單元的溢出輸出端與第二計數(shù)子單元的控制輸入端相連。其中，控制輸入端為中斷控制器的輸入端，觸發(fā)輸入端為輸入邊沿檢測器的輸入端，溢出輸出端為觸發(fā)控制器的輸出端。其中，第一計數(shù)子單元和第二計數(shù)子單元均為16位的計數(shù)單元或32位的計數(shù)單元中的一種，可以根據(jù)檢測需要進行選配。主控單元包括主控芯片及外圍電路，其中計數(shù)單元為主控芯片自帶的計數(shù)單元，計數(shù)單元在使用時，設(shè)定成雙定時器級聯(lián)輸入捕捉模式。當(dāng)外部脈沖上升沿時，第一計數(shù)子單元的輸入邊沿檢測器檢測到脈沖邊沿及濾波器確認后第一計數(shù)子單元開始計數(shù)，此時，第二計數(shù)子單元處于待命狀態(tài)，當(dāng)?shù)谝挥嫈?shù)子單元溢出后第二計數(shù)子單元開始計數(shù)，至到下一脈沖上升沿時計數(shù)模塊停止工作并通知主控單元進行處理。本實用新型通過外部第一個脈沖上升沿觸發(fā)計數(shù)單元計數(shù)，計數(shù)單元的周期由時鐘單元和外部時鐘共同作用而產(chǎn)生,時鐘單元內(nèi)部設(shè)有倍頻電路和頻率偏差校正寄存器,外部時鐘為晶振，倍頻電路將外部時鐘的晶振頻率提高到本檢測裝置所需的計數(shù)頻率，同時，頻率偏差校正寄存器會對頻率進行校正，以保證精度。當(dāng)檢測裝置處于不同的環(huán)境中時，檢測裝置內(nèi)的信號傳遞、元器件性能等均存在一定的差異。為提高檢測的精確度、降低誤差，主控單元可以通過校正子單元預(yù)先檢測標(biāo)準(zhǔn)信號源，并根據(jù)檢測數(shù)據(jù)計算出相對誤差值，該誤差值用于修正本實用新型中的檢測結(jié)果，本實用新型通過硬件及軟件的相互配合可以顯著提高測量精度。本實用新型高精度時鐘類芯片輸出脈沖時間間隔檢測裝置在檢測過程中包括如下步驟:步驟一:主控單元內(nèi)的校正子單元預(yù)先對標(biāo)準(zhǔn)信號源進行檢測，并根據(jù)檢測數(shù)據(jù)計算出相對誤差值；步驟二:主控單元對第一計數(shù)子單元與第二計數(shù)子單元進行設(shè)置，使第一計數(shù)子單元與第二計數(shù)子單元處于觸發(fā)式計數(shù)狀態(tài)且計數(shù)模式全權(quán)由兩個串聯(lián)計數(shù)子單元的硬件完成；步驟三:將待測時鐘芯片輸出的兩路異步時鐘脈沖接入信號整合單元中，通過脈沖過沖保護電路將可能存在的過高電平降低至信號整合電路默認最高電平，多路異步脈沖整合電路將雙路異步輸出脈沖整合為單路脈沖信號；步驟四:整合后的單路脈沖信號輸入至電平轉(zhuǎn)換單元中，本實用新型中主控單元及計數(shù)單元工作電壓在3.3 5V，而待測時鐘芯片的工作電壓一般工作在1.1 1.8V，故而通過抗干擾電路和電平轉(zhuǎn)換電路將原主控單元及計數(shù)單元無法識別或識別困難的低電壓信號轉(zhuǎn)換為高電壓信號；步驟五:經(jīng)電平轉(zhuǎn)換后的信號送入已設(shè)置模式的兩個串聯(lián)計數(shù)子單元中，計數(shù)單元對脈沖時間間隔進行計數(shù)后將計數(shù)值送至寄存器；步驟六:主控單元從寄存器中讀取計數(shù)數(shù)值，通過轉(zhuǎn)換使計數(shù)值換算為雙精度數(shù)值，根據(jù)步驟一中的相對誤差值對換算后的雙精度數(shù)值進行修正，將修正后的雙精度數(shù)值存儲至非易失性存儲器中，同時通過主控單元將修正后的雙精度數(shù)值轉(zhuǎn)換為ASII碼，用于在顯示模塊中顯示。上述說明中，凡未加特別說明的，均采用現(xiàn)有技術(shù)中的常規(guī)實現(xiàn)方式。
權(quán)利要求1.一種高精度時鐘類芯片輸出脈沖時間間隔檢測裝置，包括用于電平轉(zhuǎn)換的信號預(yù)處理模塊、用于計算時鐘芯片脈沖時間間隔的計數(shù)模塊及用于顯示檢測數(shù)據(jù)的顯示模塊，信號預(yù)處理模塊、計數(shù)模塊和顯示模塊順次連接，所述信號預(yù)處理模塊具有一電平轉(zhuǎn)換單元，其特征在于， 所述信號預(yù)處理模塊還包括將多路輸入信號整合為單路輸出信號的信號整合單元，信號整合單元至少具有兩路輸入信號和至少一路輸出信號，兩路輸入信號分別為待測時鐘芯片輸出的兩路異步時鐘脈沖，一路輸出信號為電平轉(zhuǎn)換單兀的輸入信號； 所述計數(shù)模塊包括主控單元、時鐘單元和計數(shù)單元，主控單元分別與時鐘單元、計數(shù)單元和電平轉(zhuǎn)換單元相連，時鐘單元與計數(shù)單元相連,計數(shù)單元包括第一計數(shù)子單元和第二計數(shù)子單元，第一計數(shù)子單元與第二計數(shù)子單元均具有控制輸入端、觸發(fā)輸入端和溢出輸出端，第一計數(shù)子單元的控制輸入端與主控單元相連，第一計數(shù)子單元和第二計數(shù)子單元的觸發(fā)輸入端分別與電平轉(zhuǎn)換單元相連，第一計數(shù)子單元的溢出輸出端與第二計數(shù)子單元的控制輸入端相連。
2.根據(jù)權(quán)利要求1所述的高精度時鐘類芯片輸出脈沖時間間隔檢測裝置，其特征在于，所述第一計數(shù)子單元和第二計數(shù)子單元均為16位計數(shù)單元或32位計數(shù)單元中的一種。
3.根據(jù)權(quán)利要求1所述的高精度時鐘類芯片輸出脈沖時間間隔檢測裝置，其特征在于，所述第一計數(shù)子單元與第二計數(shù)子單元均包括觸發(fā)控制器、濾波器、中斷控制器、輸入邊沿檢測器和寄存器，中斷控制器和輸入邊沿檢測器的輸出端分別與濾波器的輸入端相連，濾波器的輸出端與觸發(fā)控制器的輸入端相連，輸入邊沿檢測器還與寄存器相連，觸發(fā)控制器的時鐘輸入端與時鐘單元相連；所述控制輸入端為中斷控制器的輸入端，觸發(fā)輸入端為輸入邊沿檢測器的輸入端，溢出輸出端為觸發(fā)控制器的輸出端。
4.根據(jù)權(quán)利要求1所述的高精度時鐘類芯片輸出脈沖時間間隔檢測裝置，其特征在于，所述信號整合單元包括脈沖過沖保護電路和多路異步脈沖整合電路，脈沖過沖保護電路包括多個二極管，多個二極管分別連接在待測時鐘芯片的兩路異步時鐘脈沖輸出端上，多路異步脈沖整合電路包括多個隔離二極管，多個隔離二極管與待測時鐘芯片的兩路異步時鐘脈沖輸出端相連，各隔離二極管的輸出端通過電阻相連形成信號整合單元的一路輸出信號。
5.根據(jù)權(quán)利要求1所述的高精度時鐘類芯片輸出脈沖時間間隔檢測裝置，其特征在于，所述電平轉(zhuǎn)換單元包括順次相連的抗干擾電路和電平轉(zhuǎn)換電路，抗干擾電路為由濾波電容和電阻組成的RC濾波電路，電平轉(zhuǎn)換電路包括三態(tài)門，三態(tài)門的輸出端與計數(shù)模塊相連。
6.根據(jù)權(quán)利要求1所述的高精度時鐘類芯片輸出脈沖時間間隔檢測裝置，其特征在于，所述計數(shù)模塊還包括非易失性存儲器，非易失性存儲器分別與主控單元和計數(shù)單元相連。
7.根據(jù)權(quán)利要求1所述的高精度時鐘類芯片輸出脈沖時間間隔檢測裝置，其特征在于，所述主控單元內(nèi)還設(shè)有校正子單元，校正子單元的輸入端連接有標(biāo)準(zhǔn)信號源。
專利摘要本實用新型涉及一種高精度時鐘類芯片輸出脈沖時間間隔檢測裝置，包括信號預(yù)處理模塊、計數(shù)模塊及顯示模塊，信號預(yù)處理模塊具有一電平轉(zhuǎn)換單元，信號預(yù)處理模塊還包括將多路輸入信號整合為單路輸出信號的信號整合單元；所述計數(shù)模塊包括主控單元、時鐘單元和計數(shù)單元，主控單元分別與時鐘單元、計數(shù)單元和電平轉(zhuǎn)換單元相連，時鐘單元與計數(shù)單元相連，計數(shù)單元包括串聯(lián)連接的第一計數(shù)子單元和第二計數(shù)子單元。本實用新型一方面能迅速的檢測出時鐘類芯片的輸出脈沖時間間隔，為芯片設(shè)計人員在設(shè)計初期提供精確數(shù)據(jù)參考，以便校正由于生產(chǎn)工藝帶來的偏差，另一方面，采用了兩個串聯(lián)的計數(shù)子單元，在不降低檢測精度的前提下節(jié)約了企業(yè)的設(shè)備采購成本。
文檔編號G01R31/28GK203069745SQ20122068872
公開日2013年7月17日 申請日期2012年12月11日 優(yōu)先權(quán)日2012年12月11日
發(fā)明者傅宇航, 魏建中, 瞿琛 申請人:杭州士蘭微電子股份有限公司