半導(dǎo)體測(cè)試結(jié)構(gòu)及測(cè)試方法
【專利摘要】一種半導(dǎo)體測(cè)試結(jié)構(gòu)及測(cè)試方法，所述半導(dǎo)體測(cè)試結(jié)構(gòu)包括：第一測(cè)試端、第二測(cè)試端和呈矩陣排列的若干MOS晶體管，所述MOS晶體管的源極、漏極、襯底接地，所述MOS晶體管包括第一MOS晶體管和第二MOS晶體管，位于所述矩陣中間位置的第一MOS晶體管的柵極與第一測(cè)試端相連接，位于所述矩陣邊緣位置的第二MOS晶體管的柵極與第二測(cè)試端相連接。通過分別在第一測(cè)試端和第二測(cè)試端上施加測(cè)試信號(hào)，分別對(duì)處于矩陣中間位置的第一MOS晶體管和處于矩陣邊緣位置的第二MOS晶體管進(jìn)行測(cè)試，有利于評(píng)估柵介質(zhì)層的質(zhì)量，有利于提高測(cè)試結(jié)果的精確性。
【專利說明】半導(dǎo)體測(cè)試結(jié)構(gòu)及測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體測(cè)試領(lǐng)域，特別涉及一種半導(dǎo)體測(cè)試結(jié)構(gòu)及測(cè)試方法。
【背景技術(shù)】
[0002]隨著超大規(guī)模集成電路的集成度的不斷提高，MOS晶體管的尺寸不斷變小，根據(jù)按比例縮小法則，MOS晶體管的柵極的柵介質(zhì)層的厚度也在不斷變薄。但由于MOS晶體管的柵極電壓不會(huì)持續(xù)降低，因此較強(qiáng)的電場(chǎng)強(qiáng)度對(duì)所述柵介質(zhì)層的影響變得越來(lái)越突出。柵介質(zhì)層的電學(xué)性能變差會(huì)導(dǎo)致MOS晶體管的電學(xué)參數(shù)變得不穩(wěn)定，例如:閾值電壓發(fā)生漂移、跨導(dǎo)降低、漏電流增加、甚至可能造導(dǎo)致柵介質(zhì)層發(fā)生擊穿。
[0003]目前，為了檢測(cè)柵介質(zhì)層的電學(xué)性能，通常需要對(duì)柵介質(zhì)層進(jìn)行與時(shí)間相關(guān)電介質(zhì)擊穿(Time Dependent Dielectric Breakdown, TDDB)和瞬時(shí)擊穿(Time ZeroDielectric Breakdown, TZDB)測(cè)試。將待檢測(cè)MOS晶體管的源極、漏極和襯底接地，并檢測(cè)信號(hào)施加在所述待檢測(cè)MOS晶體管的柵極上，對(duì)柵介質(zhì)層進(jìn)行TDDB測(cè)試和TZDB測(cè)試。
[0004]在現(xiàn)有技術(shù)中，MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試通常包括對(duì)單獨(dú)設(shè)置的一個(gè)MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試或?qū)仃嚸芗帕械娜舾蒑OS晶體管的柵介質(zhì)層進(jìn)行測(cè)試，但利用所述兩種測(cè)試的精確性都不高。MOS晶體管的柵介質(zhì)層的可靠性受其周邊版圖環(huán)境的影響越來(lái)越大。
[0005]更多關(guān)于柵介質(zhì)層的電學(xué)性能的檢測(cè)請(qǐng)參考專利號(hào)為US7851793B2的美國(guó)專利文獻(xiàn)。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種半導(dǎo)體測(cè)試結(jié)構(gòu)及測(cè)試方法，從而可以對(duì)MOS晶體管的柵介質(zhì)層的可靠性怎樣受其周邊版圖環(huán)境的影響做出精確分析。
[0007]為解決上述問題，本發(fā)明技術(shù)方案提供了一種半導(dǎo)體測(cè)試結(jié)構(gòu)，包括:第一測(cè)試端、第二測(cè)試端和呈矩陣排列的若干MOS晶體管，所述MOS晶體管的源極、漏極、襯底接地，所述MOS晶體管包括第一MOS晶體管和第二 MOS晶體管,位于所述矩陣中間位置的第一 MOS晶體管的柵極與第一測(cè)試端相連接，位于所述矩陣邊緣位置的第二 MOS晶體管的柵極與第二測(cè)試端相連接。
[0008]可選的，所述矩陣為NXM矩陣，所述第二 MOS晶體管的數(shù)量為2N+2M-4，所述第一MOS 晶體管的數(shù)量為(N-2) (M-2)，且 2N+2M-4= (N-2) (M-2)。
[0009]可選的，所述矩陣為5X12矩陣、6X8矩陣、8X6矩陣或12X5矩陣。
[0010]可選的，所述矩陣為NXM矩陣，所述第二 MOS晶體管的數(shù)量為2N+2M-4，所述第一MOS 晶體管的數(shù)量為(N-4) (M-4)，且 2N+2M-4= (N-4) (M-4)。
[0011]可選的，所述矩陣為7 X 22矩陣、8 X 14矩陣、14 X 8矩陣或22 X 7矩陣。
[0012]可選的，所述矩陣為NXM矩陣，所述第二 MOS晶體管的數(shù)量為2N+2M-4，所述第一MOS 晶體管的數(shù)量為(N-6) (M-6)，且 2N+2M-4= (N-6) (M-6)。[0013]本發(fā)明技術(shù)方案還提供了一種利用所述半導(dǎo)體測(cè)試結(jié)構(gòu)的測(cè)試方法，包括:在所述第一測(cè)試端施加測(cè)試信號(hào)，利用所述測(cè)試信號(hào)對(duì)第一 MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試；在所述第二測(cè)試端施加測(cè)試信號(hào)，利用所述測(cè)試信號(hào)對(duì)第二 MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0015]通過分別在第一測(cè)試端和第二測(cè)試端上施加測(cè)試信號(hào)，分別對(duì)處于矩陣中間位置的第一 MOS晶體管和處于矩陣邊緣位置的第二 MOS晶體管進(jìn)行測(cè)試，從而可以分別獲得處于矩陣中間位置的第一MOS晶體管和處于矩陣邊緣位置的第二MOS晶體管的失效時(shí)間和擊穿電壓，由于處于矩陣中間位置的第一 MOS晶體管的周邊版圖環(huán)境一致，而處于矩陣邊緣位置的第二 MOS晶體管的周邊版圖環(huán)境是隨著其所處的位置變化而不一樣的，通過對(duì)第一MOS晶體管和第二MOS晶體管可靠性的比較，可以對(duì)MOS晶體管的柵介質(zhì)層的可靠性怎樣受其周邊版圖環(huán)境的影響做出精確分析，從而更有利于評(píng)估柵介質(zhì)層的質(zhì)量，有利于提高測(cè)試結(jié)果的精確性。
【專利附圖】

【附圖說明】
[0016]圖1和圖2是本發(fā)明實(shí)施例的半導(dǎo)體檢測(cè)結(jié)構(gòu)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0017]發(fā)明人發(fā)現(xiàn)，即使單獨(dú)設(shè)置的MOS晶體管和呈矩陣密集排列的若干MOS晶體管這兩種MOS晶體管的類型、尺寸、形成工藝都相同，最終對(duì)柵介質(zhì)層進(jìn)行TDDB測(cè)試和TZDB測(cè)試的測(cè)試結(jié)果也會(huì)不相同。發(fā)明人經(jīng)過研究發(fā)現(xiàn)，單獨(dú)設(shè)置的MOS晶體管由于周圍沒有其他MOS晶體管，在制作工藝中更容易受到周圍半導(dǎo)體結(jié)構(gòu)所造成的影響，使得單獨(dú)設(shè)置的MOS晶體管的電學(xué)性能穩(wěn)定性不佳，很容易形成不符合失效壽命標(biāo)準(zhǔn)的MOS晶體管。而對(duì)于呈矩陣密集排列的若干MOS晶體管，位于中間位置的MOS晶體管的周圍都形成有MOS晶體管，而位于最邊緣位置的MOS晶體管只有一側(cè)具有MOS晶體管，不同位置對(duì)應(yīng)的MOS晶體管圖形密度不同。而由于半導(dǎo)體制作工藝中具有負(fù)載效應(yīng)，不同位置的MOS晶體管圖形密度使得對(duì)應(yīng)位置的反應(yīng)氣體濃度不相同，較大的圖形密度會(huì)耗盡更多的反應(yīng)氣體，使得對(duì)應(yīng)位置的反應(yīng)氣體變得稀薄，刻蝕速率較慢或沉積速率較慢。因此，即使形成位于同一矩陣的MOS晶體管的形成工藝相同，所述位于邊緣位置和位于中間位置的MOS晶體管實(shí)際形成的柵介質(zhì)層的電學(xué)性能也會(huì)不同，因此需要分別對(duì)位于矩陣中間位置的MOS晶體管和位于矩陣邊緣位置的第二 MOS晶體管分別進(jìn)行測(cè)試，從而分別獲得位于矩陣中間位置的MOS晶體管和位于矩陣邊緣位置的MOS晶體管對(duì)應(yīng)的柵介質(zhì)層的電學(xué)參數(shù)，有利于提高測(cè)試結(jié)果的精確度，更有利于評(píng)估柵介質(zhì)層的質(zhì)量。
[0018]為此，本發(fā)明實(shí)施例提供了一種半導(dǎo)體測(cè)試結(jié)構(gòu)及測(cè)試方法，所述半導(dǎo)體測(cè)試結(jié)構(gòu)包括:第一測(cè)試端、第二測(cè)試端和呈矩陣排列的若干MOS晶體管，所述MOS晶體管的源極、漏極、襯底接地，所述MOS晶體管包括第一 MOS晶體管和第二 MOS晶體管，位于所述矩陣中間位置的第一 MOS晶體管的柵極與第一測(cè)試端相連接，位于所述矩陣邊緣位置的第二 MOS晶體管的柵極與第二測(cè)試端相連接。通過分別在第一測(cè)試端和第二測(cè)試端上施加測(cè)試信號(hào)，分別對(duì)處于矩陣中間位置的第一 MOS晶體管和處于矩陣邊緣位置的第二 MOS晶體管進(jìn)行測(cè)試，從而可以分別獲得處于矩陣中間位置的第一 MOS晶體管和處于矩陣邊緣位置的第二 MOS晶體管的失效時(shí)間和擊穿電壓，由于處于矩陣中間位置的第一 MOS晶體管的周邊版圖環(huán)境一致，而處于矩陣邊緣位置的第二 MOS晶體管的周邊版圖環(huán)境是隨著其所處的位置變化而不一樣的，通過對(duì)第一MOS晶體管和第二MOS晶體管可靠性的比較,可以對(duì)MOS晶體管的柵介質(zhì)層的可靠性怎樣受其周邊版圖環(huán)境的影響做出精確分析，從而更有利于評(píng)估柵介質(zhì)層的質(zhì)量，有利于提高測(cè)試結(jié)果的精確性。
[0019]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。
[0020]第一實(shí)施例
[0021]本發(fā)明第一實(shí)施例首先提供了一種半導(dǎo)體測(cè)試結(jié)構(gòu)，請(qǐng)參考圖1，具體包括:第一測(cè)試端S1、第二測(cè)試端S2和呈矩陣排列的若干MOS晶體管，所述MOS晶體管的源極、漏極、襯底接地，所述MOS晶體管包括第一 MOS晶體管11和第二 MOS晶體管12，所述第二 MOS晶體管12位于所述矩陣的最邊緣位置，且所述第二 MOS晶體管12的柵極與第二測(cè)試端S2相連接，所述第一MOS晶體管11位于所述矩陣的中間位置，且所述MOS晶體管中除了第二MOS晶體管12外都為第一 MOS晶體管11，所述第一 MOS晶體管11的柵極與第一測(cè)試端SI相連接。
[0022]所述半導(dǎo)體測(cè)試結(jié)構(gòu)的所有MOS晶體管的尺寸、結(jié)構(gòu)、材料、類型都相同，即所有的MOS晶體管都統(tǒng)一為PMOS晶體管或NMOS晶體管，所述柵極、源區(qū)、漏區(qū)的尺寸、材料都相同，所述MOS晶體管都統(tǒng)一形成有應(yīng)力材料或沒有形成應(yīng)力材料，所述柵極結(jié)構(gòu)統(tǒng)一為多晶硅柵極或金屬柵極，所述柵介質(zhì)層統(tǒng)一為相同厚度的柵氧化層或高K柵介質(zhì)材料層。且所述MOS晶體管都在同一形成工藝中形成，使得第一 MOS晶體管與第二 MOS晶體管的區(qū)別僅在于第一 MOS晶體管的周圍都形成有MOS晶體管，而所述第二 MOS晶體管僅一側(cè)形成有MOS晶體管。
[0023]由于不同位置的MOS晶體管圖形密度使得對(duì)應(yīng)位置的反應(yīng)氣體濃度不相同，較大的圖形密度會(huì)耗盡更多的反應(yīng)氣體，使得對(duì)應(yīng)位置的反應(yīng)氣體變得稀薄，刻蝕速率較慢或沉積速率較慢。由于處于矩陣中間位置的第一 MOS晶體管的周邊版圖環(huán)境一致，而處于矩陣邊緣位置的第二 MOS晶體管的周邊版圖環(huán)境是隨著其所處的位置變化而不一樣的，因此，即使形成所述第一 MOS晶體管和第二 MOS晶體管的工藝相同，實(shí)際形成的所述第一 MOS晶體管與第二 MOS晶體管柵介質(zhì)層的電學(xué)性能也會(huì)不同，因此需要分別對(duì)位于矩陣中間區(qū)域的第一 MOS晶體管和位于矩陣邊緣區(qū)域的第二 MOS晶體管分別進(jìn)行測(cè)試，從而使得測(cè)得的失效時(shí)間和擊穿電壓與真實(shí)的結(jié)果更接近，可以對(duì)MOS晶體管的柵介質(zhì)層的可靠性怎樣受其周邊版圖環(huán)境的影響做出精確分析，從而更有利于評(píng)估柵介質(zhì)層的質(zhì)量，有利于提高測(cè)試結(jié)果的精確性。
[0024]所述第一 MOS晶體管11的數(shù)量與第二 MOS晶體管12的數(shù)量相同，且所述第一 MOS晶體管11、第二 MOS晶體管12的數(shù)量與所述半導(dǎo)體測(cè)試結(jié)構(gòu)的測(cè)試精度相對(duì)應(yīng)。在其中一個(gè)實(shí)施例中，所述柵介質(zhì)層的測(cè)試精度為10%，即不能有大于或等于10%的MOS晶體管的柵介質(zhì)層的質(zhì)量低于測(cè)試標(biāo)準(zhǔn)，因此，所述第一 MOS晶體管11、第二 MOS晶體管12的數(shù)量小于或等于10個(gè)，當(dāng)至少有一個(gè)MOS晶體管的柵介質(zhì)層的質(zhì)量低于測(cè)試標(biāo)準(zhǔn)時(shí)，即當(dāng)?shù)谝粋€(gè)MOS晶體管擊穿時(shí)，對(duì)應(yīng)的失效時(shí)間和擊穿電壓低于測(cè)試標(biāo)準(zhǔn)，即表明所述第一 MOS晶體管11或第二 MOS晶體管12的柵介質(zhì)層的要求不符合規(guī)定。
[0025]在本實(shí)施例中，所述矩陣為NXM矩陣，所述第一MOS晶體管的數(shù)量為(N_2) (M-2)，所述第二 MOS晶體管的數(shù)量為2N+2M-4，且由于所述第一 MOS晶體管11的數(shù)量與第二 MOS晶體管12的數(shù)量相同，使得2N+2M-4=(N-2) (M_2)，從而可以獲得所述矩陣的行數(shù)和對(duì)應(yīng)的列數(shù)。在本實(shí)施例中，所述矩陣可以為5X12矩陣、6X8矩陣、8X6矩陣或12X5矩陣。在其他實(shí)施例中，所述矩陣也可以為其他行數(shù)、列數(shù)的矩陣，且N、M越大，對(duì)應(yīng)的第一MOS晶體管的數(shù)量、第二 MOS晶體管的數(shù)量越大，對(duì)應(yīng)的測(cè)試精度也可以越高。
[0026]第二實(shí)施例
[0027]本發(fā)明第二實(shí)施例提供了一種半導(dǎo)體測(cè)試結(jié)構(gòu)，請(qǐng)參考圖2，具體包括:第一測(cè)試端S1、第二測(cè)試端S2和呈矩陣排列的若干MOS晶體管，所述MOS晶體管的源極、漏極、襯底接地，所述MOS晶體管包括第一 MOS晶體管21、第二 MOS晶體管22和第三MOS晶體管23，所述第二 MOS晶體管22位于所述矩陣的最邊緣位置，且所述第二 MOS晶體管22的柵極與第二測(cè)試端S2相連接；所述第一 MOS晶體管21位于所述矩陣的最中間位置，所述第一 MOS晶體管21的柵極與第一測(cè)試端SI相連接，所述第二 MOS晶體管22與第一 MOS晶體管21之間具有至少一圈第三MOS晶體管23，使得形成所述第一 MOS晶體管21時(shí)的反應(yīng)氣體的濃度完全不會(huì)受到矩陣邊緣的影響。
[0028]所述半導(dǎo)體測(cè)試結(jié)構(gòu)的所有MOS晶體管的尺寸、結(jié)構(gòu)、材料、類型都相同，即所有的MOS晶體管都統(tǒng)一為PMOS晶體管或NMOS晶體管，所述柵極、源區(qū)、漏區(qū)的尺寸、材料都相同，所述MOS晶體管都統(tǒng)一形成有應(yīng)力材料或沒有形成應(yīng)力材料，所述柵極結(jié)構(gòu)統(tǒng)一為多晶硅柵極或金屬柵極，所述柵介質(zhì)層統(tǒng)一為相同厚度的柵氧化層或高K柵介質(zhì)材料層。且所述MOS晶體管都在同一形成工藝中形成，使得第一 MOS晶體管與第二 MOS晶體管的區(qū)別僅在于第一 MOS晶體管的周圍都形成有MOS晶體管，而所述第二 MOS晶體管僅一側(cè)形成有MOS晶體管。
[0029]在本實(shí)施例中，所述第一 MOS晶體管21的數(shù)量與第二 MOS晶體管22的數(shù)量相同。所述矩陣為NXM矩陣，所述第一 MOS晶體管的數(shù)量為(N-4) (M-4)，所述第二 MOS晶體管的數(shù)量為2N+2M-4，且由于所述第一 MOS晶體管21的數(shù)量與第二 MOS晶體管22的數(shù)量相同，使得2N+2M-4= (N-4) (M-4)，從而可以獲得所述矩陣的行數(shù)和對(duì)應(yīng)的列數(shù)。在本實(shí)施例中，所述矩陣可以為7 X 22矩陣、8 X 14矩陣、14X 8矩陣或22 X 7矩陣。在其他實(shí)施例中，所述矩陣也可以為其他行數(shù)、列數(shù)的矩陣，且N、M越大，對(duì)應(yīng)的第一 MOS晶體管的數(shù)量、第二 MOS晶體管的數(shù)量越大，對(duì)應(yīng)的測(cè)試精度也可以越高。
[0030]在其他實(shí)施例中，所述第二 MOS晶體管與第一 MOS晶體管之間具有兩圈第三MOS晶體管，即所述矩陣為NXM矩陣，所述第一MOS晶體管的數(shù)量為(N-6) (M-6)，所述第二 MOS晶體管的數(shù)量為2N+2M-4，且使得2N+2M-4= (N-6) (M-6)，從而可以獲得所述矩陣的行數(shù)和對(duì)應(yīng)的列數(shù)。
[0031]本發(fā)明實(shí)施例還提供了一種利用所述半導(dǎo)體測(cè)試結(jié)構(gòu)的測(cè)試方法，包括:在所述第一測(cè)試端施加測(cè)試信號(hào)，利用所述測(cè)試信號(hào)對(duì)第一 MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試；在所述第二測(cè)試端施加測(cè)試信號(hào)，利用所述測(cè)試信號(hào)對(duì)第二 MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試。
[0032]所述測(cè)試包括利用測(cè)試信號(hào)對(duì)第一 MOS晶體管、第二 MOS晶體管的柵介質(zhì)層進(jìn)行與時(shí)間相關(guān)電介質(zhì)擊穿測(cè)試和瞬時(shí)擊穿測(cè)試，其中，所述對(duì)第一 MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試的測(cè)試信號(hào)與對(duì)第二MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試的測(cè)試信號(hào)相同。所述測(cè)試信號(hào)為恒定電流、恒定電壓、斜坡電流或斜坡電壓其中的一種
[0033]其中，對(duì)所述第一 MOS晶體管的柵介質(zhì)層進(jìn)行與時(shí)間相關(guān)電介質(zhì)擊穿測(cè)試的具體步驟包括:將所述測(cè)試信號(hào)施加在第一測(cè)試端，所述測(cè)試信號(hào)為恒定電流、恒定電壓、斜坡電流或斜坡電壓其中的一種，在本實(shí)施例中，所述測(cè)試信號(hào)為恒定電壓；直到其中一個(gè)第一MOS晶體管的柵介質(zhì)層發(fā)生擊穿，獲得對(duì)應(yīng)的失效時(shí)間，所述失效時(shí)間為第一 MOS晶體管從柵極施加電壓到最終有一個(gè)發(fā)生擊穿的時(shí)間。將所述失效時(shí)間與標(biāo)準(zhǔn)失效時(shí)間進(jìn)行比較，判斷所述第一 MOS晶體管的柵介質(zhì)層的質(zhì)量是否符合標(biāo)準(zhǔn)。
[0034]對(duì)所述第二 MOS晶體管的柵介質(zhì)層進(jìn)行瞬時(shí)擊穿測(cè)試的具體步驟包括:將所述測(cè)試信號(hào)施加在第二測(cè)試端，在本實(shí)施例中，所述測(cè)試信號(hào)為恒定電壓；直到其中一個(gè)第二MOS晶體管的柵介質(zhì)層發(fā)生擊穿，獲得對(duì)應(yīng)的失效時(shí)間，所述失效時(shí)間為第二 MOS晶體管從柵極施加電壓到最終有一個(gè)發(fā)生擊穿的時(shí)間。將所述失效時(shí)間與標(biāo)準(zhǔn)失效時(shí)間進(jìn)行比較，判斷所述第二 MOS晶體管的柵介質(zhì)層的質(zhì)量是否符合標(biāo)準(zhǔn)。
[0035]其中，對(duì)所述第一 MOS晶體管的柵介質(zhì)層進(jìn)行瞬時(shí)擊穿測(cè)試的具體步驟包括:將所述測(cè)試信號(hào)施加在第一測(cè)試端，所述測(cè)試信號(hào)為斜坡電流或斜坡電壓其中的一種，在本實(shí)施例中，所述測(cè)試信號(hào)為斜坡電壓；直到其中一個(gè)第一 MOS晶體管的柵介質(zhì)層發(fā)生擊穿，獲得對(duì)應(yīng)的擊穿電壓。將所述擊穿電壓與標(biāo)準(zhǔn)擊穿電壓進(jìn)行比較，判斷所述第一 MOS晶體管的柵介質(zhì)層的質(zhì)量是否符合標(biāo)準(zhǔn)。
[0036]對(duì)所述第二 MOS晶體管的柵介質(zhì)層進(jìn)行瞬時(shí)擊穿測(cè)試的具體步驟包括:將所述測(cè)試信號(hào)施加在第二測(cè)試端，在本實(shí)施例中，所述測(cè)試信號(hào)為斜坡電壓；直到其中一個(gè)第二MOS晶體管的柵介質(zhì)層發(fā)生擊穿,獲得對(duì)應(yīng)的擊穿電壓。將所述擊穿電壓與標(biāo)準(zhǔn)擊穿電壓進(jìn)行比較，判斷所述第二 MOS晶體管的柵介質(zhì)層的質(zhì)量是否符合標(biāo)準(zhǔn)。
[0037]所述測(cè)試方法通過分別在第一測(cè)試端和第二測(cè)試端上施加測(cè)試信號(hào)，分別對(duì)處于矩陣中間位置的第一 MOS晶體管和處于矩陣邊緣位置的第二 MOS晶體管進(jìn)行測(cè)試，從而可以分別獲得處于矩陣中間位置的第一 MOS晶體管和處于矩陣邊緣位置的第二MOS晶體管的失效時(shí)間和擊穿電壓，由于處于矩陣中間位置的第一 MOS晶體管的周邊版圖環(huán)境一致，而處于矩陣邊緣位置的第二 MOS晶體管的周邊版圖環(huán)境是隨著其所處的位置變化而不一樣的，通過對(duì)第一 MOS晶體管和第二 MOS晶體管可靠性的比較，可以對(duì)MOS晶體管的柵介質(zhì)層的可靠性怎樣受其周邊版圖環(huán)境的影響做出精確分析，從而更有利于評(píng)估柵介質(zhì)層的質(zhì)量，有利于提高測(cè)試結(jié)果的精確性。
[0038]本發(fā)明雖然已以較佳實(shí)施例公開如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1.一種半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，包括:第一測(cè)試端、第二測(cè)試端和呈矩陣排列的若干MOS晶體管，所述MOS晶體管的源極、漏極、襯底接地，所述MOS晶體管包括第一 MOS晶體管和第二 MOS晶體管，位于所述矩陣中間位置的第一 MOS晶體管的柵極與第一測(cè)試端相連接，位于所述矩陣邊緣位置的第二 MOS晶體管的柵極與第二測(cè)試端相連接。
2.如權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述第二MOS晶體管位于所述矩陣的最邊緣位置，且所述第一 MOS晶體管為除去所述第二 MOS晶體管后剩余的MOS晶體管。
3.如權(quán)利要求2所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述矩陣為NXM矩陣，所述第二 MOS晶體管的數(shù)量為2N+2M-4，所述第一 MOS晶體管的數(shù)量為(N_2) (M-2)，且2N+2M-4=(N-2)(M-2)。
4.如權(quán)利要求3所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述矩陣為5X12矩陣、6X8矩陣、8X6矩陣或12X5矩陣。
5.如權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述第二MOS晶體管位于所述矩陣的最邊緣位置，所述第一MOS晶體管位于所述矩陣的最中間位置，所述第二MOS晶體管與第一 MOS晶體管之間具有至少一圈第三MOS晶體管。
6.如權(quán)利要求5所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述矩陣為NXM矩陣，所述第二 MOS晶體管的數(shù)量為2N+2M-4，所述第一 MOS晶體管的數(shù)量為(N_4) (M-4)，且2N+2M-4=(N-4)(M-4)。
7.如權(quán)利要求6所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述矩陣為7X22矩陣、8X 14矩陣、14 X 8矩陣或22 X 7矩陣。
8.如權(quán)利要求5所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述矩陣為NXM矩陣，所述第二 MOS晶體管的數(shù)量為2N+2M-4，所述第一 MOS晶體管的數(shù)量為(N_6) (M-6)，且2N+2M-4=(N-6)(M-6)。
9.如權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述第一MOS晶體管的數(shù)量和第二 MOS晶體管的數(shù)量相同。
10.如權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述第一MOS晶體管、第二 MOS晶體管的數(shù)量與所述半導(dǎo)體測(cè)試結(jié)構(gòu)的測(cè)試精度相對(duì)應(yīng)。
11.如權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu)，其特征在于，所述MOS晶體管的尺寸、結(jié)構(gòu)、材料、類型、形成工藝相同。
12.一種利用如權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu)的測(cè)試方法，其特征在于，包括: 在所述第一測(cè)試端施加測(cè)試信號(hào)，利用所述測(cè)試信號(hào)對(duì)第一 MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試； 在所述第二測(cè)試端施加測(cè)試信號(hào)，利用所述測(cè)試信號(hào)對(duì)第二 MOS晶體管的柵介質(zhì)層進(jìn)行測(cè)試。
13.如權(quán)利要求12所述的測(cè)試方法，其特征在于，利用所述測(cè)試信號(hào)對(duì)第一MOS晶體管、第二 MOS晶體管的與時(shí)間相關(guān)電介質(zhì)擊穿測(cè)試和瞬時(shí)擊穿測(cè)試。
14.如權(quán)利要求12所述的測(cè)試方法，其特征在于，所述測(cè)試信號(hào)為恒定電流、恒定電壓、斜坡電流或斜坡電壓。
【文檔編號(hào)】G01R31/26GK103941171SQ201310024105
【公開日】2014年7月23日 申請(qǐng)日期:2013年1月22日 優(yōu)先權(quán)日:2013年1月22日
【發(fā)明者】甘正浩, 馮軍宏 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司