專利名稱：Sar雷達回波實時模擬方法
技術領域：
本發(fā)明涉及雷達技術領域，特別涉及一種SAR雷達回波實時模擬方法。
背景技術：
目前獲得回波信號普遍采用大規(guī)模FPGA陣列作為硬件平臺。第一種方式是采用多級流水節(jié)拍在延遲若干脈沖重復周期后得到回波信號。第二種方式是根據數據格式采用定點、相位計算精度和大點數卷積的方式得到回波信號，但是這種方式所得出的計算精度較差，并且以泰勒展開方式獲取開方值，因此占用的硬件資源極其龐大。另外，為滿足強實時性要求，即當前脈沖重復周期雷達發(fā)射信號的回波在當前脈沖重復周期內產生，只能采用并行度高延遲小的運算架構，而不能采用多節(jié)拍流水方式以減小對硬件資源的消耗量，同時為了滿足對回波相位計算精度的要求及大點數卷積中數據動態(tài)范圍及計算精度要求，數據及計算格式需要采用雙精度浮點進行運算，降低了硬件資源消耗，但增加了系統(tǒng)實現復雜度。

發(fā)明內容
本發(fā)明的目的旨在至少解決上述的技術缺陷之一。為達到上述目的，本發(fā)明的實施例提出一種SAR雷達回波實時模擬方法，包括以下步驟:S1:在脈沖重復周期時刻獲得雷達的坐標和障礙物散射點的坐標；S2:根據所述雷達坐標和所述散射點坐標計算所述雷達與所述散射點的距離；S3:根據所述距離計算延遲值、相位值和幅度值；S4:根據所述距離計算延遲值、相位值和幅度值得到每個散射點的沖激響應；以及S5:根據每個散射點的所述沖激響應獲得響應函數并通過對所述響應函數進行卷積獲得回波信號。`根據本發(fā)明實施例的方法，通過FPGA硬件平臺的高性能計算能力，按照雷達實際工作的脈沖重復周期和回波延時，為閉環(huán)仿真系統(tǒng)中的SAR雷達提供體目標或面目標的回波信號，同時采用高并行度運算架構實現了強實時和低延時，并且計算過程中每個運算單元內部采用可編程串行方式，從而提高了靈活性。在本發(fā)明的一個實施例中，所述雷達的坐標和障礙物散射點距離通過如下公式計
(na,nr)個散射點的三維坐標，(x0, y0, z0)表示所述雷達的坐標,Rna,表示第(na, nr)個散射點到所述雷達的距離。在本發(fā)明的一個實施例中，所述延遲值dbin通過如下公式計算，dbin=Rna,m/fsnin,其中，f Snin表不一個米樣點所代表的距離。在本發(fā)明的一個實施例中，所述相位值(P；通過如下公式計算，
權利要求
1.一種SAR雷達回波實時模擬方法，其特征在于，包括以下步驟: 51:在脈沖重復周期時刻獲得雷達的坐標和障礙物散射點的坐標；52:根據所述雷達坐標和所述散射點坐標計算所述雷達與所述散射點的距離； 53:根據所述距離計算延遲值、相位值和幅度值；54:根據所述距離計算延遲值、相位值和幅度值得到每個散射點的沖激響應；以及 55:根據每個散射點的所述沖激響應獲得響應函數并通過對所述響應函數進行卷積獲得回波信號。
2.如權利要求1所述的SAR雷達回波實時模擬方法，其特征在于，所述雷達的坐標和障礙物散射點距離通過如下公式計算，
3.如權利要求1所述的SAR雷達回波實時模擬方法，其特征在于，所述延遲值dbin通過如下公式計算，
4.如權利要求1所述的SAR雷達回波實時模擬方法，其特征在于，所述相位值W通過如下公式計算，
5.如權利要求1所述的SAR雷達回波實時模擬方法，其特征在于，所述復數值ona, 由FPGA實時從片外存儲器中取出，并采用隨機化以去相關。
6.如權利要求1所述的SAR雷達回波實時模擬方法，其特征在于，所述沖激響應，
7.如權利要求1所述的SAR雷達回波實時模擬方法，其特征在于，所述沖激響應通過如下公式計算，
8.如權利要求1所述的SAR雷達回波實時模擬方法，其特征在于，所述運算采用高端FPGA作為計算平臺。
全文摘要
本發(fā)明提出一種SAR雷達回波實時模擬方法。該方法包括以下步驟在脈沖重復周期時刻獲得雷達的坐標和障礙物散射點的坐標；根據雷達坐標和散射點坐標計算雷達與散射點的距離；根據距離計算延遲值、相位值和幅度值；根據距離計算延遲值、相位值和幅度值得到每個散射點的沖激響應；以及根據每個散射點的沖激響應獲得響應函數并通過對響應函數進行卷積獲得回波信號。根據本發(fā)明實施例的方法，通過FPGA硬件平臺的高性能計算能力，按照雷達實際工作的脈沖重復周期和回波延時，為閉環(huán)仿真系統(tǒng)中的SAR雷達提供體目標或面目標的回波信號，同時采用高并行度運算架構實現了強實時和低延時，并且計算過程中每個運算單元內部采用可編程串行方式，從而提高了靈活性。
文檔編號G01S7/41GK103176179SQ20131005744
公開日2013年6月26日 申請日期2013年2月22日 優(yōu)先權日2013年2月22日
發(fā)明者陶青長, 梁志恒, 袁昊 申請人:清華大學