專利名稱：用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)及其檢測(cè)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種開路故障檢測(cè)電路，尤其涉及一種用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)。
背景技術(shù)：
近年來，隨著微電子技術(shù)的日趨成熟，集成電路越來越復(fù)雜，電路規(guī)模越來越大，因此，對(duì)于超大規(guī)模集成電路(VLSI )、甚大規(guī)模集成電路(ULSI)的電路可靠性要求也越來越高。此外，隨著芯片集成度的提高，特征尺寸也成比例縮小，使得金屬導(dǎo)線的物理尺寸越來越小。對(duì)于大面積的導(dǎo)線網(wǎng)絡(luò)而言，如何快速檢測(cè)導(dǎo)線連接狀態(tài)，發(fā)現(xiàn)開路故障具有很重要的研究意義和商業(yè)價(jià)值。目前，與電阻網(wǎng)絡(luò)和金屬網(wǎng)絡(luò)相關(guān)的SoC系統(tǒng)在軍事、商業(yè)、工業(yè)等領(lǐng)域得到了廣泛應(yīng)用，而由集成電路構(gòu)成的系統(tǒng)受制于每個(gè)芯片的正常工作，因此，為了提高系統(tǒng)的可靠性，故障檢測(cè)應(yīng)當(dāng)在芯片設(shè)計(jì)初期就被考慮在內(nèi)，實(shí)時(shí)有效地進(jìn)行檢測(cè)和故障定位。例如，為了保護(hù)芯片電路的自主知識(shí)產(chǎn)權(quán)，在完成電路版圖設(shè)計(jì)后，利用高層金屬搭建金屬網(wǎng)絡(luò)形成防護(hù)網(wǎng)絡(luò)，當(dāng)芯片發(fā)生故障時(shí)，能夠利用開路檢測(cè)電路及時(shí)發(fā)現(xiàn)網(wǎng)絡(luò)異常，保護(hù)芯片的信息安全。對(duì)于SoC系統(tǒng)而言，利用內(nèi)部的開路檢測(cè)模塊作為可信輸入，基于這個(gè)輸入來檢測(cè)導(dǎo)線網(wǎng)絡(luò)的正常連接。此架構(gòu)通過對(duì)系統(tǒng)指令集做微小拓展，加入開路檢測(cè)結(jié)構(gòu)的指令，從而在芯片出現(xiàn)問題時(shí)系統(tǒng)能夠?qū)崿F(xiàn)自檢。經(jīng)過專利檢索，基于不同的開路檢測(cè)應(yīng)用環(huán)境有很多實(shí)現(xiàn)方法，但對(duì)于芯片這種微體積、微功耗的應(yīng)用需求，鮮有發(fā)表的專利和文獻(xiàn)。傳統(tǒng)的電阻通斷檢測(cè)結(jié)構(gòu)，如圖1所示，應(yīng)用于芯片時(shí)不僅電路本身存在很大的靜態(tài)功耗，而且大電阻Rl、R2會(huì)浪費(fèi)很大的芯片面積，并不符合芯片的超低功耗和低成本的設(shè)計(jì)要求。此外，開路檢測(cè)結(jié)構(gòu)需要采取數(shù)字化輸出，以方便CPU進(jìn)行下一步處理。

發(fā)明內(nèi)容
針對(duì)上述現(xiàn)有技術(shù)，本發(fā)明提供一種用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)。當(dāng)SoC系統(tǒng)內(nèi)包含電阻網(wǎng)絡(luò)或者金屬網(wǎng)絡(luò)時(shí)，本發(fā)明電路結(jié)構(gòu)能夠有效地實(shí)現(xiàn)電阻網(wǎng)絡(luò)的開路狀態(tài)檢測(cè)，并實(shí)現(xiàn)數(shù)字化輸出，而且相較于傳統(tǒng)的電阻通斷檢測(cè)電路，本發(fā)明結(jié)構(gòu)功耗極低。為了解決上述技術(shù)問題，本發(fā)明用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)予以實(shí)現(xiàn)的基本的技術(shù)方案是:該電路結(jié)構(gòu)包括兩個(gè)觸發(fā)沿相異的第一 D觸發(fā)器和第二 D觸發(fā)器以及異或門Y，其中所述第一 D觸發(fā)器是上升沿觸發(fā)，第二 D觸發(fā)器是下降沿觸發(fā)，異或門Y為兩輸入結(jié)構(gòu)；所述第一 D觸發(fā)器和第二 D觸發(fā)器均分別具有作為時(shí)鐘信號(hào)端的VCLK端口和作為輸入信號(hào)端VNET端口 ；所述第一 D觸發(fā)器和第二 D觸發(fā)器的負(fù)輸出端作為所述異或門Y的輸入；所述異或門Y的輸出端即為最終的VOUT輸出端；當(dāng)外部時(shí)鐘信號(hào)分別通過VCLK端口和VNET端口輸入時(shí)，所述第一 D觸發(fā)器和第二 D觸發(fā)器負(fù)輸出端的兩路電平分別作為所述異或門Y的輸入信號(hào)，最后異或門Y輸出的電平作為檢測(cè)電路的輸出信號(hào)。進(jìn)一步講，本發(fā)明用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)的一個(gè)優(yōu)選的技術(shù)方案是，在上述基本技術(shù)方案的基礎(chǔ)上，還包括第三D觸發(fā)器和第四D觸發(fā)器，所述第三D觸發(fā)器是上升沿觸發(fā)，所述第四D觸發(fā)器是下降沿觸發(fā)；所述第三D觸發(fā)器和所述第四D觸發(fā)器的負(fù)輸出端分別短接至各自的輸入端，所述第三D觸發(fā)器和所述第四D觸發(fā)器的時(shí)鐘信號(hào)分別由NET端和CLK端接入，當(dāng)外部時(shí)鐘經(jīng)過金屬網(wǎng)絡(luò)或電阻網(wǎng)路分別給NET端和CLK端提供時(shí)鐘信號(hào)時(shí)，第三D觸發(fā)器和第四D觸發(fā)器分別在時(shí)鐘信號(hào)的上升沿和下降沿進(jìn)行分頻；第三D觸發(fā)器的正輸出端分兩路后分別連接至第一 D觸發(fā)器和第二 D觸發(fā)器的VNET端口；第四D觸發(fā)器的正輸出端分兩路后分別連接至第一 D觸發(fā)器和第二 D觸發(fā)器的VCLK端口。本發(fā)明提供一種利用極低功耗數(shù)字化電路結(jié)構(gòu)進(jìn)行開路檢測(cè)的方法，利用上述優(yōu)選技術(shù)方案中提供的電路結(jié)構(gòu)，在芯片中設(shè)計(jì)金屬網(wǎng)絡(luò)，所述金屬網(wǎng)絡(luò)的兩端分別連接至第三D觸發(fā)器和第四D觸發(fā)器的NET端和CLK端，檢測(cè)方法如下:首先，由一外部時(shí)鐘產(chǎn)生器提供檢測(cè)電路結(jié)構(gòu)所需的時(shí)鐘信號(hào)；然后，將外部時(shí)鐘信號(hào)分別接入第三D觸發(fā)器的NET端和第四D觸發(fā)器的CLK端，經(jīng)過第三D觸發(fā)器和第四D觸發(fā)器分頻后獲得VCLK和VNET信號(hào)，然后分別將VCLK和VNET信號(hào)作為第一 D觸發(fā)器和第二 D觸發(fā)器的時(shí)鐘信號(hào)和輸入信號(hào)，第一 D觸發(fā)器和第二 D觸發(fā)器的負(fù)輸出端輸入異或門Y ;最終由異或門Y得到輸出信號(hào)OUT。當(dāng)金屬網(wǎng)絡(luò)或電阻網(wǎng)絡(luò)處于連接狀態(tài)時(shí)，檢測(cè)電路的輸出端OUT輸出高電平；一旦金屬網(wǎng)絡(luò)或電阻網(wǎng)絡(luò)遭到破壞出現(xiàn)中斷，則檢測(cè)電路的輸出端OUT輸出低電平，從而快速檢測(cè)到芯片的異常狀態(tài)。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:為保證包含金屬網(wǎng)絡(luò)或電阻網(wǎng)路的SoC系統(tǒng)可靠工作，開路檢測(cè)技術(shù)必須從芯片的設(shè)計(jì)入手，采用簡(jiǎn)單、超低功耗的數(shù)字電路實(shí)現(xiàn)檢測(cè)功能。傳統(tǒng)的電阻通斷檢測(cè)結(jié)構(gòu)缺點(diǎn)在于功耗大、效率低，同時(shí)由于采用傳統(tǒng)的電阻分壓需要大電阻限制電流，其芯片會(huì)浪費(fèi)很大面積導(dǎo)致成本增加。因此，在芯片中設(shè)計(jì)極低功耗D觸發(fā)器結(jié)構(gòu)，能夠有效地實(shí)現(xiàn)開路檢測(cè)功能，而且這種電路結(jié)構(gòu)安全級(jí)別高、通用性好、價(jià)格低廉，而其代價(jià)只是使芯片面積略微增加。


圖1是傳統(tǒng)電阻通斷檢測(cè)結(jié)構(gòu)示意圖；圖2是本發(fā)明用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)的基本形式；圖3是圖2所示開路檢測(cè)基本形式的時(shí)序?qū)φ請(qǐng)D；圖4是本發(fā)明用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)，其中，虛線框?yàn)榛窘Y(jié)構(gòu)；圖5是圖4所示本發(fā)明用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)的時(shí)序?qū)φ請(qǐng)D；圖6是圖4所示電路結(jié)構(gòu)的實(shí)施例。
具體實(shí)施方式
下面結(jié)合具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)地描述。如圖2所示，一種用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)的基本形式是，包括兩個(gè)觸發(fā)沿相異的第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2以及異或門Y，其中所述第一 D觸發(fā)器Dl是上升沿觸發(fā)，第二 D觸發(fā)器D2是下降沿觸發(fā)，異或門Y為兩輸入結(jié)構(gòu)；所述第一D觸發(fā)器Dl和第二 D觸發(fā)器D2均分別具有作為時(shí)鐘信號(hào)端的VCLK端口和作為輸入信號(hào)端VNET端口 ；所述第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2的負(fù)輸出端作為所述異或門Y的輸A ;所述異或門Y的輸出端即為最終的VOUT輸出端；當(dāng)外部時(shí)鐘信號(hào)分別通過VCLK端口和VNET端口輸入時(shí)，所述第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2負(fù)輸出端的兩路電平分別作為所述異或門Y的輸入信號(hào)，最后異或門Y輸出的電平作為檢測(cè)電路的輸出信號(hào)。為了保證芯片長(zhǎng)期穩(wěn)定工作和低成本使用，該電路結(jié)構(gòu)在實(shí)現(xiàn)開路檢測(cè)功能的基礎(chǔ)上必須盡可能降低功耗。傳統(tǒng)的電阻開路檢測(cè)結(jié)構(gòu)(如圖1)在金屬網(wǎng)絡(luò)或電阻網(wǎng)路連接時(shí)存在很大的靜態(tài)功耗，因此，如圖2所示，利用兩個(gè)觸發(fā)沿相異的D觸發(fā)器Dl和D2對(duì)金屬網(wǎng)絡(luò)或電阻網(wǎng)路進(jìn)行檢測(cè)，一旦金屬網(wǎng)絡(luò)或電阻網(wǎng)路發(fā)生中斷，該檢測(cè)電路的輸出電平出現(xiàn)跳變，從而實(shí)現(xiàn)芯片開路檢測(cè)。由于都是數(shù)字電路，該結(jié)構(gòu)沒有靜態(tài)功耗，而且通過降低輸入時(shí)鐘信號(hào)的頻率，可以減小其動(dòng)態(tài)功耗。如圖2所示的結(jié)構(gòu)電路的基本工作原理是，由外部晶振或CPU產(chǎn)生的時(shí)鐘信號(hào)一方面接VCLK端口，另一方面通過芯片中的金屬網(wǎng)絡(luò)或電阻網(wǎng)路連接至VNET端口。當(dāng)金屬網(wǎng)絡(luò)或電阻網(wǎng)路保持導(dǎo)通狀態(tài)時(shí)，VCLK端口和VNET端口的輸入信號(hào)為同頻率但具有相位差的方波信號(hào)，兩個(gè)D觸發(fā)器Dl和D2的負(fù)輸出端D1_QN和D2_QN正好輸出相反電平，因此，經(jīng)過異或門Y，輸出端VOUT為高電平；當(dāng)金屬網(wǎng)絡(luò)或電阻網(wǎng)路出現(xiàn)異常斷開時(shí)，VNET端此時(shí)為浮空管腳，則D1_QN和D2_QN輸出電平檢測(cè)出同高或者同低，輸出端VOUT為低電平，圖3示出了該開路檢測(cè)基本形式的時(shí)序?qū)φ請(qǐng)D?？紤]到VCLK時(shí)鐘信號(hào)和VNET輸入信號(hào)可能出現(xiàn)同頻率、同相位情況,如圖2所示的結(jié)構(gòu)可能發(fā)生誤判。因此，為保證開路檢測(cè)的有效性和可靠性，提出如圖4所示的優(yōu)化方案，是在如圖2所示的基本形式的基礎(chǔ)上，再增加第三D觸發(fā)器D3和第四D觸發(fā)器D4，所述第三D觸發(fā)器D3是上升沿觸發(fā)，所述第四D觸發(fā)器D4是下降沿觸發(fā)；所述第三D觸發(fā)器D3和所述第四D觸發(fā)器D4的負(fù)輸出端分別短接至各自的輸入端，所述第三D觸發(fā)器D3和所述第四D觸發(fā)器D4的時(shí)鐘信號(hào)分別由NET端和CLK端接入，當(dāng)外部時(shí)鐘經(jīng)過金屬網(wǎng)絡(luò)或電阻網(wǎng)路分別給NET端和CLK端提供時(shí)鐘信號(hào)時(shí)，第三D觸發(fā)器D3和第四D觸發(fā)器D4分別在時(shí)鐘信號(hào)的上升沿和下降沿進(jìn)行分頻；第三D觸發(fā)器D3的正輸出端分兩路后分別連接至第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2的VNET端口；第四D觸發(fā)器D4的正輸出端分兩路后分別連接至第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2的VCLK端口。上述優(yōu)選方案的工作原理是，首先利用第三D觸發(fā)器D3和第四D觸發(fā)器D4 (其中第三D觸發(fā)器D3為上升沿觸發(fā)，第四D觸發(fā)器D4為下降沿觸發(fā))對(duì)外部時(shí)鐘產(chǎn)生器輸A CLK、NET端口的時(shí)鐘信號(hào)分別進(jìn)行分頻得到D3_Q (VNET)信號(hào)和D4_Q (VCLK)信號(hào)，隨后輸入Dl和D2D觸發(fā)器，由負(fù)輸出端得到D1_QN和D2_QN信號(hào)，經(jīng)過異或門Y得到最終輸出OUT信號(hào)。當(dāng)金屬網(wǎng)絡(luò)或電阻網(wǎng)路連通時(shí)，OUT端輸出高電平，當(dāng)金屬網(wǎng)絡(luò)或電阻網(wǎng)路出現(xiàn)異常狀態(tài)斷開時(shí)，OUT端輸出低電平。該電路結(jié)構(gòu)實(shí)現(xiàn)的功能與圖2類似，具體時(shí)序圖如圖5所示。由圖5可知，優(yōu)化方案對(duì)時(shí)鐘信號(hào)進(jìn)行分頻，而且還給兩個(gè)同頻時(shí)鐘設(shè)計(jì)了半周期延時(shí)，避免了同頻同相的誤判發(fā)生。通過在芯片中設(shè)計(jì)如圖4所示的電路結(jié)構(gòu)，包含金屬網(wǎng)絡(luò)或電阻網(wǎng)路的SoC系統(tǒng)能夠快速有效地實(shí)現(xiàn)導(dǎo)線開路檢測(cè)。一旦金屬網(wǎng)絡(luò)或電阻網(wǎng)路發(fā)生開路故障，該結(jié)構(gòu)立即檢測(cè)到異常狀態(tài)，并輸出數(shù)字化的檢測(cè)結(jié)果，為系統(tǒng)的下一步操作提供數(shù)字化輸入，保證系統(tǒng)能夠及時(shí)發(fā)現(xiàn)故障并響應(yīng)。如圖6所示為一個(gè)實(shí)施例，在芯片中設(shè)計(jì)金屬網(wǎng)絡(luò)，在完成芯片金屬網(wǎng)絡(luò)設(shè)計(jì)之后，所述金屬網(wǎng)絡(luò)的兩端分別連接至第三D觸發(fā)器D3和第四D觸發(fā)器D4的時(shí)鐘輸入端即NET端和CLK端，第三D觸發(fā)器D3和第四D觸發(fā)器D4的正輸出端再接入第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2的時(shí)鐘端，即:第三D觸發(fā)器D3的正輸出端分兩路后分別連接至第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2的VNET端口；第四D觸發(fā)器D4的正輸出端分兩路后分別連接至第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2的VCLK端口 ；再由第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2的負(fù)輸出端接入兩輸入異或門Y得到最終的OUT輸出信號(hào)。將整體電路連接完成后(如圖6所示)進(jìn)行開路檢測(cè)操作。該操作首先需要外部時(shí)鐘產(chǎn)生器提供時(shí)鐘信號(hào)，然后，將金屬網(wǎng)絡(luò)的兩個(gè)端口分別接在第三D觸發(fā)器D3的NET端和第四D觸發(fā)器D4的CLK端，在CLK端接入外部時(shí)鐘信號(hào)，經(jīng)過第三D觸發(fā)器D3和第四D觸發(fā)器D4的分頻獲得VCLK和VNET信號(hào)，然后將VCLK和VNET信號(hào)分別作為第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2的時(shí)鐘信號(hào)和輸入信號(hào)，該第一 D觸發(fā)器Dl和第二 D觸發(fā)器D2的負(fù)輸出端輸入異或門Y，當(dāng)金屬網(wǎng)絡(luò)連接時(shí)，檢測(cè)電路的輸出端OUT輸出高電平；直到金屬網(wǎng)絡(luò)遭到破壞出現(xiàn)中斷，該檢測(cè)電路快速檢測(cè)到異常狀態(tài)并在輸出端OUT輸出低電平，實(shí)現(xiàn)芯片金屬網(wǎng)絡(luò)的開路故障檢測(cè)。盡管上面結(jié)合圖對(duì)本發(fā)明進(jìn)行了描述，但是本發(fā)明并不局限于上述的具體實(shí)施方式
，上述的具體實(shí)施方式
僅僅是示意性的，而不是限制性的，本領(lǐng)域的普通技術(shù)人員在本發(fā)明的啟示下，在不脫離本發(fā)明宗旨的情況下，還可以作出很多變形，這些均屬于本發(fā)明的保護(hù)之內(nèi)。
權(quán)利要求
1.一種用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)，其特征在于，包括兩個(gè)觸發(fā)沿相異的第一 D觸發(fā)器和第二 D觸發(fā)器以及異或門Y，其中所述第一 D觸發(fā)器是上升沿觸發(fā)，第二D觸發(fā)器是下降沿觸發(fā)，異或門Y為兩輸入結(jié)構(gòu)；所述第一 D觸發(fā)器和第二 D觸發(fā)器均分別具有作為時(shí)鐘信號(hào)端的VCLK端口和作為輸入信號(hào)端的VNET端口 ；所述第一 D觸發(fā)器和第二 D觸發(fā)器的負(fù)輸出端作為所述異或門Y的輸入；所述異或門Y的輸出端即為最終的VOUT輸出端；當(dāng)外部時(shí)鐘信號(hào)分別通過VCLK端口和VNET端口輸入時(shí)，所述第一 D觸發(fā)器和第二D觸發(fā)器負(fù)輸出端的兩路電平分別作為所述異或門Y的輸入信號(hào)，最后異或門Y輸出的電平作為檢測(cè)電路的輸出信號(hào)。
2.根據(jù)權(quán)利要求1所述用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu)，其特征在于，還包括第三D觸發(fā)器和第四D觸發(fā)器，所述第三D觸發(fā)器是上升沿觸發(fā)，所述第四D觸發(fā)器是下降沿觸發(fā)；所述第三D觸發(fā)器和所述第四D觸發(fā)器的負(fù)輸出端分別短接至各自的輸入端，所述第三D觸發(fā)器和所述第四D觸發(fā)器的時(shí)鐘信號(hào)分別由NET端和CLK端接入，當(dāng)外部時(shí)鐘經(jīng)過金屬網(wǎng)絡(luò)或電阻網(wǎng)路分別給NET端和CLK端提供時(shí)鐘信號(hào)時(shí)，第三D觸發(fā)器和第四D觸發(fā)器分別在時(shí)鐘信號(hào)的上升沿和下降沿進(jìn)行分頻；第三D觸發(fā)器的正輸出端分兩路后分別連接至第一 D觸發(fā)器和第二 D觸發(fā)器的VNET端口；第四D觸發(fā)器的正輸出端分兩路后分別連接至第一 D觸發(fā)器和第二 D觸發(fā)器的VCLK端口。
3.一種利用極低功耗數(shù)字化電路結(jié)構(gòu)進(jìn)行開路檢測(cè)的方法，其特征在于，在芯片中設(shè)計(jì)金屬網(wǎng)絡(luò)或電阻網(wǎng)絡(luò)，所述金屬網(wǎng)絡(luò)或電阻網(wǎng)絡(luò)的兩端分別連接至如權(quán)利要求2所述的極低功耗數(shù)字化電路第三D觸發(fā)器和第四D觸發(fā)器的NET端和CLK端，檢測(cè)方法如下: 首先，由一外部時(shí)鐘產(chǎn)生器提供檢測(cè)電路結(jié)構(gòu)所需的時(shí)鐘信號(hào)； 然后，將外部時(shí)鐘信號(hào)分別接入第三觸發(fā)器的NET端和第四D觸發(fā)器的CLK端，經(jīng)過第三D觸發(fā)器和第四D觸發(fā)器分頻后獲得VCLK和VNET信號(hào)，然后分別將VCLK和VNET信號(hào)作為第一 D觸發(fā)器和第二 D觸發(fā)器的時(shí)鐘信號(hào)和輸入信號(hào),第一 D觸發(fā)器和第二 D觸發(fā)器的負(fù)輸出端輸入異或門Y ;最終由異或門Y得到輸出信號(hào)OUT。
當(dāng)金屬網(wǎng)絡(luò)或電阻網(wǎng)絡(luò)處于連接狀態(tài)時(shí)，檢測(cè)電路的輸出端OUT輸出高電平；一旦金屬網(wǎng)絡(luò)或電阻網(wǎng)絡(luò)遭到破壞出現(xiàn)中斷，則檢測(cè)電路的輸出端OUT輸出低電平，從而快速檢測(cè)到芯片的異常狀態(tài)。
全文摘要
本發(fā)明公開了一種用于開路檢測(cè)的極低功耗數(shù)字化電路結(jié)構(gòu),該電路結(jié)構(gòu)包括兩個(gè)觸發(fā)沿相異的D觸發(fā)器和異或門Y，第一D觸發(fā)器和第二D觸發(fā)器均分別具有用于接收外部時(shí)鐘信號(hào)的VCLK端口和VNET端口，第一D觸發(fā)器和第二D觸發(fā)器的負(fù)輸出端作為異或門Y的輸入，異或門Y的輸出端即為最終的VOUT輸出端。利用兩個(gè)觸發(fā)沿相異的D觸發(fā)器D1和D2對(duì)金屬網(wǎng)絡(luò)或電阻網(wǎng)路進(jìn)行檢測(cè)，一旦金屬網(wǎng)絡(luò)或電阻網(wǎng)路發(fā)生中斷，該檢測(cè)電路的輸出電平出現(xiàn)跳變，從而實(shí)現(xiàn)芯片開路檢測(cè)。當(dāng)SoC系統(tǒng)內(nèi)包含電阻網(wǎng)絡(luò)或者金屬網(wǎng)絡(luò)時(shí)，本發(fā)明電路結(jié)構(gòu)與傳統(tǒng)的電阻通斷檢測(cè)電路相比其功耗極低，不但能夠有效地實(shí)現(xiàn)電阻網(wǎng)絡(luò)的開路狀態(tài)檢測(cè)，并實(shí)現(xiàn)數(shù)字化輸出。
文檔編號(hào)G01R31/02GK103197197SQ201310135998
公開日2013年7月10日 申請(qǐng)日期2013年4月18日 優(yōu)先權(quán)日2013年4月18日
發(fā)明者趙毅強(qiáng), 劉文娟, 李雪民 申請(qǐng)人:天津大學(xué)