芯片測(cè)試的制造方法
【專(zhuān)利摘要】本發(fā)明揭露一種芯片測(cè)試機(jī)，具有一測(cè)試模塊，其中測(cè)試模塊包括一測(cè)試盤(pán)及一測(cè)試基板，運(yùn)用測(cè)試盤(pán)上的導(dǎo)體，使芯片測(cè)試機(jī)的測(cè)試基板能一次對(duì)齊所有芯片，在同一時(shí)間做檢測(cè)，其減少工藝大量的工時(shí)，并增加測(cè)試者的收益，亦會(huì)對(duì)后續(xù)產(chǎn)品的進(jìn)度產(chǎn)生正向效益。
【專(zhuān)利說(shuō)明】芯片測(cè)試機(jī)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種芯片測(cè)試機(jī)，特別是有關(guān)于一種用于大量測(cè)試芯片的芯片測(cè)試機(jī)。

【背景技術(shù)】
[0002]近幾年來(lái)，隨著電子科技、網(wǎng)絡(luò)等相關(guān)技術(shù)的進(jìn)步，以及全球電子市場(chǎng)消費(fèi)水平的提升，個(gè)人計(jì)算機(jī)、多媒體、工作站、網(wǎng)絡(luò)、通信相關(guān)設(shè)備等電子產(chǎn)品的需求量激增，帶動(dòng)整個(gè)世界半導(dǎo)體產(chǎn)業(yè)的蓬勃發(fā)展。
[0003]而由一娃晶圓制造成為一集成電路芯片(integrate circuit chip ；IC chip),需耗費(fèi)多道的工藝，包括:產(chǎn)品設(shè)計(jì)(IC design)、晶圓制造(Wafer manufacture)、掩膜(Photo mask)制造、IC 封裝(Packaging)、測(cè)試(Testing)、包裝(Assembly),以及外圍的導(dǎo)線架制造(Lead-framemanufacture)、連接器制造(Connector manufacture)、電路板制造(Boardmanufacture)等,此一結(jié)合緊密的工藝體系,形成現(xiàn)今高科技的結(jié)晶。
[0004]在各電子產(chǎn)品中，集成電路芯片被視為其心臟樞紐，因此世界各電子廠對(duì)集成電路芯片采購(gòu)標(biāo)準(zhǔn)也最為嚴(yán)苛。在現(xiàn)下對(duì)集成電路芯片需求大增的情況下，供貨商除了確保最終測(cè)試(final testing)準(zhǔn)確無(wú)誤外,亦必須能夠迅速的大量出貨。
[0005]請(qǐng)參閱圖1,是為先前技術(shù)的測(cè)試機(jī)臺(tái)示意圖。如圖1所示,測(cè)試機(jī)臺(tái)9包括:一測(cè)試機(jī)臺(tái)90，一檢選機(jī)臺(tái)92，一進(jìn)料機(jī)構(gòu)94，一出料機(jī)構(gòu)96 ;在芯片檢測(cè)時(shí)，會(huì)將一載滿集成電路芯片的測(cè)試盤(pán)(tray)送入至進(jìn)料機(jī)構(gòu)94的機(jī)器手臂下方，機(jī)器手臂前端設(shè)有吸嘴，下降機(jī)器手臂，即可利用吸嘴吸取料盤(pán)中一芯片后，放入檢選機(jī)臺(tái)92上多個(gè)相鄰排列的檢測(cè)機(jī)構(gòu)，并通過(guò)測(cè)試機(jī)臺(tái)90測(cè)試芯片，來(lái)測(cè)試芯片電性功能是否正常；待測(cè)試完后，再通過(guò)出料機(jī)構(gòu)96的機(jī)器手臂將芯片吸取回去測(cè)試盤(pán)中。
[0006]然而，測(cè)試盤(pán)(tray)上有多個(gè)晶粒，以機(jī)器手臂吸取至檢測(cè)機(jī)構(gòu)一一檢測(cè)，其需耗費(fèi)大量的工時(shí)，在現(xiàn)今對(duì)集成電路芯片有大量需求的情況下，其會(huì)降低測(cè)試者的收益，亦會(huì)對(duì)后續(xù)產(chǎn)品的進(jìn)度有所影響。


【發(fā)明內(nèi)容】

[0007]本為了解決上述所提到問(wèn)題，本發(fā)明的一主要目的在于提供一種芯片測(cè)試機(jī)，特別是一種對(duì)測(cè)試盤(pán)上的芯片同一時(shí)間做檢測(cè)，其快速且準(zhǔn)確。
[0008]依據(jù)上述目的，本發(fā)明提供一種芯片測(cè)試機(jī)，包括:一測(cè)試臺(tái)；一測(cè)試模塊，包括一測(cè)試盤(pán)及一測(cè)試基板；測(cè)試盤(pán)，具有一上表面及相對(duì)于上表面的一下表面；工藝放置槽，是形成于測(cè)試盤(pán)的上表面；工藝導(dǎo)體，是貫穿放置槽內(nèi)，并于放置槽的上表面上形成一上墊接點(diǎn)，于放置槽的下表面上形成一下墊接點(diǎn)；測(cè)試基板，具有一上表面及相對(duì)于上表面的一下表面，是配置于測(cè)試盤(pán)下方；工藝檢測(cè)區(qū)，是形成于測(cè)試基板的上表面，每檢測(cè)區(qū)是具有工藝檢測(cè)點(diǎn)，每檢測(cè)接點(diǎn)是相對(duì)于每下墊接點(diǎn)；一連接端，是形成于測(cè)試基板的一側(cè)邊；一測(cè)試座，配置于測(cè)試臺(tái)上，具有一測(cè)試端，測(cè)試端是與連接端連接；及一檢測(cè)裝置，是與測(cè)試座電性連接。
[0009]本發(fā)明提供再一種芯片測(cè)試機(jī)，包括:一測(cè)試臺(tái)；工藝測(cè)試模塊,每該測(cè)試模塊包括一測(cè)試盤(pán)及一測(cè)試基板；該測(cè)試盤(pán)，具有一上表面及相對(duì)于上表面的一下表面；工藝放置槽，是形成于測(cè)試盤(pán)的上表面；工藝導(dǎo)體，是配置于放置槽內(nèi)，并于放置槽的上表面上形成一上墊接點(diǎn)，于放置槽的下表面上形成一下墊接點(diǎn)；該測(cè)試基板，具有一上表面及相對(duì)于上表面的一下表面，每測(cè)試基板是配置于每測(cè)試盤(pán)下方；工藝檢測(cè)區(qū)，是形成于測(cè)試基板的上表面，每檢測(cè)區(qū)是具有工藝檢測(cè)點(diǎn)，每檢測(cè)接點(diǎn)是相對(duì)于每下墊接點(diǎn)；一連接端，是形成于測(cè)試基板的一側(cè)邊；一測(cè)試座，配置于測(cè)試臺(tái)上，具有工藝縱向排列的測(cè)試端，每測(cè)試端是與每測(cè)試基板的連接端連接；及一檢測(cè)裝置，是與測(cè)試座電性連接。
[0010]本發(fā)明所提出的芯片測(cè)試機(jī)，不僅能對(duì)一個(gè)測(cè)試盤(pán)上多個(gè)芯片做同一時(shí)間檢測(cè)，亦可對(duì)工藝測(cè)試盤(pán)同一時(shí)間做檢測(cè)，以減少工藝大量的工時(shí)，并增加測(cè)試者的收益，亦會(huì)對(duì)后續(xù)產(chǎn)品的進(jìn)度產(chǎn)生正向效益。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0011]為便審查員能對(duì)本發(fā)明目的、技術(shù)特征及其功效，做更進(jìn)一步的認(rèn)識(shí)與了解，以下結(jié)合實(shí)施例及附圖，詳細(xì)說(shuō)明如下，其中:
[0012]圖1為先前技術(shù)的測(cè)試機(jī)臺(tái)示意圖。
[0013]圖2為本發(fā)明的測(cè)試臺(tái)上的測(cè)試模塊的俯視圖。
[0014]圖3為本發(fā)明的芯片測(cè)試機(jī)的剖視圖。
[0015]圖4為本發(fā)明的檢測(cè)芯片的剖視圖。
[0016]圖5為本發(fā)明另一實(shí)施例的芯片測(cè)試機(jī)的剖視圖。

【具體實(shí)施方式】
[0017]為使本發(fā)明的目的、技術(shù)特征及優(yōu)點(diǎn)，能更為相關(guān)【技術(shù)領(lǐng)域】人員所了解并得以實(shí)施本發(fā)明，在此配合附圖，于后續(xù)的說(shuō)明書(shū)闡明本發(fā)明的技術(shù)特征與實(shí)施方式，并列舉較佳實(shí)施例進(jìn)一步說(shuō)明，然以下實(shí)施例說(shuō)明并非用以限定本發(fā)明，且以下文中所對(duì)照的附圖，是表達(dá)與本發(fā)明特征有關(guān)的示意。
[0018]首先，請(qǐng)參閱圖2，是為本發(fā)明的測(cè)試臺(tái)上的測(cè)試模塊的俯視圖。如圖2所示，本發(fā)明的芯片測(cè)試機(jī)上的測(cè)試臺(tái)2包含有一測(cè)試模塊1，其中包括一測(cè)試盤(pán)lO(tray)及一測(cè)試基板20 ;測(cè)試盤(pán)10具有一上表面101及相對(duì)于上表面101的一下表面103 ;在上表面101上形成工藝放置槽12，每一放置槽12用以放置一個(gè)待測(cè)芯片50，并于每一放置槽12內(nèi)配置工藝導(dǎo)體14，每一導(dǎo)體14貫穿放置槽12并于上表面123上形成一上墊接點(diǎn)141 (請(qǐng)參閱圖3)，用以接觸待測(cè)芯片50的導(dǎo)電接腳501 ;同時(shí)，導(dǎo)體14于放置槽12的下表面125形成一下墊接點(diǎn)143 (請(qǐng)參閱圖3);其中，導(dǎo)體的材質(zhì)為金屬材質(zhì)(例如:金、銅或鎳等)?’另夕卜，在放置槽12邊角上配置有至少一個(gè)導(dǎo)正件121 (例如:定位柱或凸起物)，其作用是用以導(dǎo)正待測(cè)芯片50，使其不會(huì)放置歪斜，影響芯片的測(cè)試；需說(shuō)明的是，當(dāng)待測(cè)芯片50在檢測(cè)時(shí)，會(huì)以一壓置板70壓置待測(cè)芯片50 (請(qǐng)參閱圖4)，因此為避免導(dǎo)正件121影響壓置效果，所以導(dǎo)正件121的高度必須比待測(cè)芯片50的高度低；而測(cè)試盤(pán)10的材質(zhì)為高分子化合物。
[0019]本發(fā)明的測(cè)試基板20具有一上表面201及相對(duì)于上表面201的一下表面203 ;在上表面201上形成工藝檢測(cè)區(qū)22，并于檢測(cè)區(qū)22上具有工藝檢測(cè)接點(diǎn)221 ;其中，每一檢測(cè)接點(diǎn)221其位置相對(duì)于測(cè)試盤(pán)10上的每一下墊接點(diǎn)143。此外，測(cè)試基板20的一端形成一個(gè)連接端24，連接端上形成工藝電性連接的金手指241，每一金手指241通過(guò)多條線路(未顯示于圖中)與每一個(gè)放置槽12中的工藝導(dǎo)體14電性連接。在此要說(shuō)明的是，本實(shí)施例以金手指241來(lái)說(shuō)明，但連接端24的連接方式還可以是探針pogopin、夾具或彈片等；另外，本發(fā)明的測(cè)試基板20上的連接端24是以配置于一側(cè)來(lái)做說(shuō)明，但連接端24其亦可配置于復(fù)數(shù)邊(如:前后端或四邊都配置)，本發(fā)明不對(duì)連接端24的配置加以限定。
[0020]接著，請(qǐng)參閱圖3，是為本發(fā)明的芯片測(cè)試機(jī)的剖視圖。如圖3所示，在待測(cè)芯片50要檢測(cè)時(shí)，將每一待測(cè)芯片50放置于測(cè)試盤(pán)10上的每一放置槽12內(nèi)，使得待測(cè)芯片50上的工藝導(dǎo)電接腳501與放置槽12中的導(dǎo)體14電性連接，其中待測(cè)芯片50的工藝導(dǎo)電接腳501是接觸于導(dǎo)體14的上墊接點(diǎn)141。當(dāng)待測(cè)芯片50已放置于測(cè)試盤(pán)10上的放置槽12中之后，再將測(cè)試盤(pán)10放置于測(cè)試基板20上方，并使導(dǎo)體14的下墊接點(diǎn)143與測(cè)試基板20上的工藝檢測(cè)接點(diǎn)221接觸；之后，再將測(cè)試基板20的連接端24與一配置于測(cè)試臺(tái)2上的測(cè)試座30的測(cè)試端32連接；而測(cè)試座30與一檢測(cè)裝置40電性連接，其中，測(cè)試座30與檢測(cè)裝置40以導(dǎo)線60有線連接，或者以無(wú)線連接的方式連接；其中，檢測(cè)裝置40內(nèi)有測(cè)試程序，主要用以檢測(cè)放置于測(cè)試盤(pán)10上的待測(cè)芯片50，來(lái)測(cè)試芯片電性及芯片功能是否正常，以降低成品的不良率，減少制造成本的耗費(fèi)。此外，在一較佳實(shí)施例中，當(dāng)待測(cè)芯片50配置于放置槽12中時(shí)，待測(cè)芯片50可能會(huì)放歪斜，故為使其待測(cè)芯片50的放置位置的正確，以確保待測(cè)芯片50上的工藝導(dǎo)電接腳501與放置槽12中的導(dǎo)體14電性連接，可以通過(guò)放置槽12中配置有至少一個(gè)導(dǎo)正件121來(lái)使待測(cè)芯片50配置在正確位置。
[0021]再接著，請(qǐng)參閱圖4，是為本發(fā)明的檢測(cè)芯片的剖視圖。如圖4所示，在檢測(cè)時(shí)，測(cè)試盤(pán)10上方會(huì)配置有一壓置板70，將待測(cè)芯片50往下壓，并使每一待測(cè)芯片50的工藝導(dǎo)電接腳501皆全部電性連接于測(cè)試盤(pán)10上的每一放置槽12內(nèi)的工藝上墊接點(diǎn)141 ;而測(cè)試盤(pán)10上的每一下墊接點(diǎn)143則接觸于測(cè)試基板20上的每一檢測(cè)接點(diǎn)221，由此電性連接以檢測(cè)測(cè)試盤(pán)10上的每一待測(cè)芯片50 ;而其測(cè)量結(jié)果會(huì)經(jīng)由測(cè)試基板20的連接端24傳至測(cè)試座30，最后傳至檢測(cè)裝置40，在其上顯示檢測(cè)結(jié)果。另外，在測(cè)試基板20上進(jìn)一步配置一控制元件80，用以控制接收到每一待測(cè)芯片50的檢測(cè)信號(hào)。通過(guò)連接一整片測(cè)試基板20，可在同一時(shí)間檢測(cè)大批芯片，增加檢測(cè)芯片的數(shù)量，減少工藝大量的工時(shí)，并增加測(cè)試者的收益，亦會(huì)對(duì)后續(xù)產(chǎn)品的進(jìn)度產(chǎn)生正向效益；此外，在檢測(cè)時(shí)，測(cè)試盤(pán)10與測(cè)試基板20之間可配置一導(dǎo)電膠層(未顯示于圖中)，用以緩沖測(cè)試盤(pán)10與測(cè)試基板20之間的接觸，而此導(dǎo)電膠層內(nèi)部包含工藝金屬傳導(dǎo)線，能傳導(dǎo)導(dǎo)體14及檢測(cè)接點(diǎn)221之間的電性測(cè)試。
[0022]再接著，請(qǐng)參閱圖5，是為本發(fā)明另一實(shí)施例的芯片測(cè)試機(jī)的剖視圖。如圖5所示，在本實(shí)施例中，其配置于測(cè)試臺(tái)2上的測(cè)試座30具有工藝測(cè)試端32、32’、32”…，每一測(cè)試端32是以縱向排列的方式配置于測(cè)試座30，而每一縱向排列的測(cè)試端32用以連接工藝測(cè)試基板20、20’、20”…上的金手指241 ;而每一測(cè)試基板20的檢測(cè)方式如上圖3所述，在此不再加以贅述。通過(guò)連接復(fù)數(shù)片測(cè)試基板20，可在同一時(shí)間檢測(cè)大批芯片，增加檢測(cè)芯片的數(shù)量，以減少工藝大量的工時(shí)，并增加測(cè)試者的收益，亦會(huì)對(duì)后續(xù)產(chǎn)品的進(jìn)度產(chǎn)生正向效.、/■
Mo
[0023]本發(fā)明檢測(cè)的待測(cè)芯片50的導(dǎo)電接腳501可為接腳、焊墊或錫球，在測(cè)試基板20上的檢測(cè)接點(diǎn)221，其可配合接腳或焊墊的量測(cè)，配置相對(duì)應(yīng)的量測(cè)點(diǎn)，本發(fā)明不加以限定；另外，本發(fā)明的待測(cè)芯片50可為集成電路芯片(IC)或者其他例如:固態(tài)硬盤(pán)(SSD)、存儲(chǔ)卡(SD、micro SD)等存儲(chǔ)器芯片，但本發(fā)明不對(duì)待測(cè)芯片50的類(lèi)型加以限定。
[0024]雖然本發(fā)明以前述的較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)本領(lǐng)域技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的專(zhuān)利保護(hù)范圍須視本說(shuō)明書(shū)所附的權(quán)利要求范圍所界定的為準(zhǔn)。
【權(quán)利要求】
1.一種芯片測(cè)試機(jī)，包括: 一測(cè)試臺(tái)； 一測(cè)試模塊，包括一測(cè)試盤(pán)及一測(cè)試基板； 該測(cè)試盤(pán)，具有一上表面及相對(duì)于該上表面的一下表面； 工藝放置槽，形成于該測(cè)試盤(pán)的上表面； 工藝導(dǎo)體，貫穿該放置槽內(nèi)，并于該放置槽的上表面上形成一上墊接點(diǎn)，于該放置槽的下表面上形成一下墊接點(diǎn)； 該測(cè)試基板，具有一上表面及相對(duì)于該上表面的一下表面，配置于該測(cè)試盤(pán)下方；工藝檢測(cè)區(qū)，形成于該測(cè)試基板的上表面，每該檢測(cè)區(qū)具有工藝檢測(cè)點(diǎn)，每該檢測(cè)接點(diǎn)相對(duì)于每該下墊接點(diǎn)； 一連接端，形成于該測(cè)試基板的一側(cè)邊； 一測(cè)試座，配置于該測(cè)試臺(tái)上，具有一測(cè)試端，該測(cè)試端與該連接端連接；及 一檢測(cè)裝置，與該測(cè)試座電性連接。
2.一種芯片測(cè)試機(jī),包括: 一測(cè)試臺(tái)； 工藝測(cè)試模塊，每該測(cè)試模塊包括一測(cè)試盤(pán)及一測(cè)試基板； 該測(cè)試盤(pán)，具有一上表面及相對(duì)于該上表面的一下表面； 工藝放置槽，形成于該測(cè)試盤(pán)的上表面； 工藝導(dǎo)體，配置于該放置槽內(nèi)，并于該放置槽的上表面上形成一上墊接點(diǎn)，于該放置槽的下表面上形成一下墊接點(diǎn)； 該測(cè)試基板，具有一上表面及相對(duì)于該上表面的一下表面，每該測(cè)試基板配置于每該測(cè)試盤(pán)下方； 工藝檢測(cè)區(qū)，形成于該測(cè)試基板的上表面，每該檢測(cè)區(qū)具有工藝檢測(cè)點(diǎn)，每該檢測(cè)接點(diǎn)相對(duì)于每該下墊接點(diǎn)； 一連接端，形成于該測(cè)試基板的一側(cè)邊； 一測(cè)試座，配置于該測(cè)試臺(tái)上，具有工藝縱向排列的測(cè)試端，每該測(cè)試端與每該測(cè)試基板的該連接端連接；及 一檢測(cè)裝置，與該測(cè)試座電性連接。
3.根據(jù)權(quán)利要求1或2所述的芯片測(cè)試機(jī)，其中該導(dǎo)體的材質(zhì)為金屬材質(zhì)。
4.根據(jù)權(quán)利要求3所述的芯片測(cè)試機(jī)，其中該金屬材質(zhì)為金、銅或鎳。
5.根據(jù)權(quán)利要求1或2所述的芯片測(cè)試機(jī)，其中該測(cè)試盤(pán)與該測(cè)試基板之間進(jìn)一步配置一導(dǎo)電膠層，且該導(dǎo)電膠層內(nèi)部具有工藝金屬傳導(dǎo)線。
6.根據(jù)權(quán)利要求1或2所述的芯片測(cè)試機(jī)，其中該放置槽內(nèi)進(jìn)一步包含至少一導(dǎo)正件。
7.根據(jù)權(quán)利要求1或2所述的芯片測(cè)試機(jī)，其中該測(cè)試基板進(jìn)一步包含一控制元件。
8.根據(jù)權(quán)利要求1或2所述的芯片測(cè)試機(jī)，其中該檢測(cè)裝置以有線連接的方式連接于該測(cè)試座。
9.根據(jù)權(quán)利要求1或2所述的芯片測(cè)試機(jī)，其中該檢測(cè)裝置以無(wú)線連接的方式連接于該測(cè)試座。
10.根據(jù)權(quán)利要求1或2所述的芯片測(cè)試機(jī)，其中該連接端為金手指。
【文檔編號(hào)】G01R31/28GK104181453SQ201310198205
【公開(kāi)日】2014年12月3日 申請(qǐng)日期:2013年5月24日 優(yōu)先權(quán)日:2013年5月24日
【發(fā)明者】陳石磯 申請(qǐng)人:標(biāo)準(zhǔn)科技股份有限公司