判斷第一接腳與第二接腳連接狀態(tài)的檢測(cè)電路與檢測(cè)方法
【專利摘要】一種判斷第一接腳與第二接腳連接狀態(tài)的檢測(cè)電路與檢測(cè)方法，該檢測(cè)電路包含有一信號(hào)產(chǎn)生單元、一邏輯單元以及一確定單元。該信號(hào)產(chǎn)生單元耦接于該第一接腳，用來(lái)產(chǎn)生一第一信號(hào)至該第一接腳。該邏輯單元耦接于該信號(hào)產(chǎn)生單元與該第二接腳，用來(lái)根據(jù)輸出至該第一接腳的該第一信號(hào)以及自該第二接腳所接收的一第二信號(hào)來(lái)產(chǎn)生一確定信號(hào)。該確定單元耦接于該邏輯單元，用來(lái)根據(jù)該確定信號(hào)來(lái)確定該第一接腳與該第二接腳的連接狀態(tài)。
【專利說(shuō)明】判斷第一接腳與第二接腳連接狀態(tài)的檢測(cè)電路與檢測(cè)方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明所披露的實(shí)施例涉及判斷芯片上接腳的連接狀態(tài)，尤指一種利用相位差來(lái)判斷一第一接腳與一第二接腳的連接狀態(tài)的檢測(cè)電路與檢測(cè)方法。

【背景技術(shù)】
[0002]一般而言，芯片在出貨給系統(tǒng)廠商之前，會(huì)先針對(duì)芯片的每根接腳做開(kāi)路與短路測(cè)試(open/short test)。在正常操作情形下，當(dāng)客戶將芯片焊上印刷電路板上后,接腳與接腳之間通常只會(huì)連接有負(fù)載電阻，然而，因?yàn)榻幽_焊錫空接、沾錫不良等原因，會(huì)導(dǎo)致芯片的接腳可能會(huì)有開(kāi)路/短路等問(wèn)題，使得芯片無(wú)法正常運(yùn)作，如此一來(lái)，系統(tǒng)廠商便必須另外想辦法(例如，設(shè)計(jì)夾治具等)來(lái)驗(yàn)證印刷電路板的完成品，進(jìn)而將可能有問(wèn)題的印刷電路板篩選出來(lái)。
[0003]因此，有需要提供一種使用較低的成本的方法來(lái)檢驗(yàn)印刷電路板的完成品，以降低印刷電路板的生產(chǎn)成本并且提升印刷電路板的良率，進(jìn)而減少印刷電路板在出貨之后遭受到退貨的可能性。


【發(fā)明內(nèi)容】

[0004]因此，本發(fā)明的目的之一在于提出一種利用相位差來(lái)判斷一第一接腳與一第二接腳的連接狀態(tài)的檢測(cè)電路與檢測(cè)方法，以解決上述的問(wèn)題。
[0005]依據(jù)本發(fā)明的一實(shí)施例，其披露一種判斷一第一接腳與一第二接腳的連接狀態(tài)的檢測(cè)電路。該檢測(cè)電路包含有一信號(hào)產(chǎn)生單元、一邏輯單元以及一確定單元。該信號(hào)產(chǎn)生單元耦接于該第一接腳，用來(lái)產(chǎn)生一第一信號(hào)至該第一接腳。該邏輯單元耦接于該信號(hào)產(chǎn)生單元與該第二接腳，用來(lái)根據(jù)輸出至該第一接腳的該第一信號(hào)以及自該第二接腳所接收的一第二信號(hào)來(lái)產(chǎn)生一確定信號(hào)。該確定單元耦接于該邏輯單元，用來(lái)根據(jù)該確定信號(hào)來(lái)確定該第一接腳與該第二接腳的連接狀態(tài)。
[0006]依據(jù)本發(fā)明的另一實(shí)施例，其披露一種判斷一第一接腳與一第二接腳的連接狀態(tài)的檢測(cè)方法。該檢測(cè)方法包含有:產(chǎn)生一第一信號(hào)至該第一接腳；根據(jù)輸出至該第一接腳的該第一信號(hào)以及自該第二接腳所接收的一第二信號(hào)來(lái)產(chǎn)生一確定信號(hào)；以及根據(jù)該確定信號(hào)來(lái)確定該第一接腳與該第二接腳的連接狀態(tài)。
[0007]由上可知，本發(fā)明提供一種檢測(cè)電路與檢測(cè)方法可以在印刷電路板完成后，用來(lái)檢驗(yàn)芯片中的接腳彼此之間的連接狀態(tài)，以降低印刷電路板的生產(chǎn)成本并且提升印刷電路板的良率，進(jìn)而減少印刷電路板在出貨之后遭受到退貨的可能性。

【專利附圖】

【附圖說(shuō)明】
[0008]圖1為本發(fā)明檢測(cè)電路的一實(shí)施例的示意圖。
[0009]圖2A為本發(fā)明檢測(cè)電路檢測(cè)接腳X與接腳Y之間為短路的一范例的示意圖。
[0010]圖2B為本發(fā)明檢測(cè)電路檢測(cè)接腳X與接腳Y之間為開(kāi)路的一范例的示意圖。
[0011]圖2C為本發(fā)明檢測(cè)電路檢測(cè)接腳X與接腳Y之間具有一負(fù)載的一范例的示意圖。
[0012]圖2D為本發(fā)明檢測(cè)電路檢測(cè)接腳X與接腳Y之間具有一非理想短路電阻的一范例的示意圖。
[0013]圖3為本發(fā)明檢測(cè)電路的另一實(shí)施例的示意圖。
[0014]圖4為本發(fā)明檢測(cè)電路的另一實(shí)施例的示意圖。
[0015]圖5為本發(fā)明檢測(cè)方法的一實(shí)施例的流程圖。
[0016]【符號(hào)說(shuō)明】
[0017]10印刷電路板
[0018]100、300、400 檢測(cè)電路
[0019]110信號(hào)產(chǎn)生單元
[0020]120邏輯單元
[0021]130、330、430 確定單元
[0022]140、150施密特觸發(fā)器
[0023]21 負(fù)載
[0024]23非理想短路電阻
[0025]332突波消除電路
[0026]432波寬檢測(cè)電路

【具體實(shí)施方式】
[0027]在說(shuō)明書及后續(xù)的申請(qǐng)專利范圍當(dāng)中使用了某些詞匯來(lái)指稱特定的元件。所屬領(lǐng)域中的普通技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來(lái)稱呼同樣的元件。本說(shuō)明書及后續(xù)的申請(qǐng)專利范圍并不以名稱的差異來(lái)作為區(qū)分元件的方式，而是以元件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。在通篇說(shuō)明書及權(quán)利要求項(xiàng)當(dāng)中所提及的“包含”為一開(kāi)放式的用語(yǔ)，故應(yīng)解釋成“包含但不限定于”。另外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或通過(guò)其他裝置或連接手段間接地電氣連接至該第二裝置。
[0028]請(qǐng)參考圖1，圖1為本發(fā)明檢測(cè)電路的一實(shí)施例的示意圖。在圖1中，印刷電路板(printed circuit board, PCB) 10上具有一芯片的接腳X與接腳Y,其中接腳X與接腳Y之間有可能通過(guò)負(fù)載彼此連接、形成開(kāi)路或是形成短路。在本實(shí)施例中，檢測(cè)電路100分別連接到接腳X與接腳Y，以檢測(cè)接腳X與接腳Y之間的連接狀態(tài)。檢測(cè)電路100包含有(但不局限于)一信號(hào)產(chǎn)生單元110、一邏輯單元120、一確定單元130以及多個(gè)施密特觸發(fā)器(Schmitt trigger) 140與150。信號(hào)產(chǎn)生單元110耦接于接腳X，并且用來(lái)產(chǎn)生一第一信號(hào)(例如檢測(cè)信號(hào)S_TS)至接腳X，此時(shí)在接腳Y將會(huì)產(chǎn)生一個(gè)相對(duì)應(yīng)的第二信號(hào)(例如比較信號(hào)S_TS’)。舉例來(lái)說(shuō)，若是接腳X與接腳Y之間有可能通過(guò)一負(fù)載21彼此連接，則比較信號(hào)S_TS’將會(huì)是檢測(cè)信號(hào)S_TS經(jīng)過(guò)延遲1/RC時(shí)間后的一延遲信號(hào)，其中R為負(fù)載21的大小，C則為接腳X與接腳Y之間寄生電容的大小。邏輯單元120耦接于信號(hào)產(chǎn)生單元110以及接腳Y，并且用來(lái)根據(jù)檢測(cè)信號(hào)S_TS以及比較信號(hào)S_TS’之間的相位差來(lái)產(chǎn)生一確定信號(hào)S_DT,舉例來(lái)說(shuō),邏輯單元120可通過(guò)異或(exclusive-or, X0R)門或是異或非(exclusive-nor, XNOR)門等邏輯電路來(lái)實(shí)作。確定單元130稱接邏輯單元120,并且用來(lái)根據(jù)確定信號(hào)S_DT來(lái)確定接腳X與接腳Y的連接狀態(tài)。請(qǐng)注意，測(cè)試信號(hào)S_TS可以是一個(gè)周期性的方波、三角波、弦波或者階梯狀信號(hào)(st印signal)等，然而此僅作為范例說(shuō)明之用，并非作為本發(fā)明的一限制條件。此外，在另一實(shí)施例中，為了將檢測(cè)信號(hào)S_TS以及比較信號(hào)S_TS’的波形轉(zhuǎn)換成較干凈的數(shù)字信號(hào)，可以分別在檢測(cè)信號(hào)S_TS以及比較信號(hào)S_TS’的信號(hào)路徑加上施密特觸發(fā)器140與150來(lái)消除噪聲干擾(也即，接腳X通過(guò)施密特觸發(fā)器140耦接于邏輯單元120，并且接腳Y通過(guò)施密特觸發(fā)器150耦接于邏輯單元120)，以產(chǎn)生干凈的數(shù)字信號(hào)，然后再將數(shù)字信號(hào)交由后端的邏輯單元120來(lái)進(jìn)行處理。然而，施密特觸發(fā)器140與150為非必要的元件，也即，于一設(shè)計(jì)變化中，也可省略施密特觸發(fā)器140與 150。
[0029]請(qǐng)參考圖2A，圖2A為本發(fā)明檢測(cè)電路100檢測(cè)接腳X與接腳Y之間為短路的一范例的示意圖。在本實(shí)施例中，檢測(cè)信號(hào)S_TS為一周期性的方波，并且邏輯單元120為一異或門。在圖2A中，由于接腳X與接腳Y之間為短路，因此檢測(cè)信號(hào)S_TS與比較信號(hào)S_TS’之間沒(méi)有相位差，也就是說(shuō)，邏輯單元120所產(chǎn)生的確定信號(hào)S_DT為一邏輯電平為O的輸出信號(hào)。請(qǐng)注意，若是邏輯單元120改用XNOR門來(lái)實(shí)作，此時(shí)邏輯單元120所產(chǎn)生的確定信號(hào)S_DT將為一邏輯電平為I的輸出信號(hào)。換句話說(shuō)，確定單元130可以通過(guò)判斷確定信號(hào)S_DT是否僅具有單一電平(O或I)來(lái)判斷接腳X與接腳Y之間是否為短路。
[0030]請(qǐng)參考圖2B，圖2B為本發(fā)明檢測(cè)電路100檢測(cè)接腳X與接腳Y之間為開(kāi)路的一范例的示意圖。在本實(shí)施例中，檢測(cè)信號(hào)S_TS為一周期性的方波，并且邏輯單元120為一異或門。在圖2B中，由于接腳X與接腳Y之間為開(kāi)路，因此檢測(cè)信號(hào)S_TS并不會(huì)傳送至接腳Y，換句話說(shuō)，此時(shí)接腳Y的電壓是處于浮動(dòng)(floating)的狀態(tài)。于一實(shí)施例中,可以在接腳Y加上一個(gè)弱下拉(weakly pull down)電路或是弱上拉(weakly pull high)電路來(lái)定義接腳Y的電壓電平，舉例來(lái)說(shuō)，若是接腳Y連接于弱下拉電路的話，在接腳X與接腳Y之間為開(kāi)路的情況下，接腳Y就會(huì)輸出邏輯電平為O的比較信號(hào)S_ST’，此時(shí)邏輯單元120所產(chǎn)生的確定信號(hào)3_01~將會(huì)與檢測(cè)信號(hào)5_15完全相同。換句話說(shuō)，確定單元130可以通過(guò)判斷確定信號(hào)S_DT的特性(例如，頻率)是否與檢測(cè)信號(hào)S_TS的特性(例如，頻率)相同來(lái)判斷接腳X與接腳Y之間是否為開(kāi)路。
[0031]請(qǐng)參考圖2C，圖2C為本發(fā)明檢測(cè)電路100檢測(cè)接腳X與接腳Y之間具有負(fù)載21的一范例的示意圖。在本實(shí)施例中，檢測(cè)信號(hào)S_TS為一周期性的方波，并且邏輯單元120為一異或門。在圖2C中，由于接腳X通過(guò)負(fù)載21連接于接腳Y，因此檢測(cè)信號(hào)S_TS與比較信號(hào)S_TS’之間會(huì)具有一相位差，也就是說(shuō)，在經(jīng)過(guò)邏輯單元120對(duì)檢測(cè)信號(hào)S_TS與比較信號(hào)S_TS’進(jìn)行異或的邏輯運(yùn)算后，所產(chǎn)生的脈沖信號(hào)(也即，確定信號(hào)S_DT)的頻率將會(huì)是原本檢測(cè)信號(hào)S_TS (或是比較信號(hào)S_TS’)的頻率的兩倍。換句話說(shuō)，確定單元130可以通過(guò)判斷確定信號(hào)S_DT的頻率是否為檢測(cè)信號(hào)S_TS (或是比較信號(hào)S_TS’)的頻率的兩倍來(lái)判斷接腳X與接腳Y之間是否具有負(fù)載。
[0032]請(qǐng)注意，接腳X與接腳Y之間除了芯片本身所規(guī)范的負(fù)載21之外，也可能會(huì)存在有因不良的工藝或是焊接的瑕疵所造成的非理想短路電阻(也即，阻值為非接近O歐姆的電阻)，因此也會(huì)造成檢測(cè)信號(hào)S_TS與比較信號(hào)S_TS’之間產(chǎn)生相位差。請(qǐng)參考圖2D，圖2D為本發(fā)明檢測(cè)電路100檢測(cè)接腳X與接腳Y之間具有一非理想短路電阻23的一范例的示意圖。由于非理想短路電阻23通常遠(yuǎn)小于負(fù)載21，因此非理想短路電阻23所造成的檢測(cè)信號(hào)S_TS與比較信號(hào)S_TS’之間的相位差也會(huì)很小。由圖2D可知，由于在經(jīng)過(guò)邏輯單元120對(duì)檢測(cè)信號(hào)S_TS與比較信號(hào)S_TS’進(jìn)行異或的邏輯運(yùn)算后，所產(chǎn)生的脈沖信號(hào)的波寬(pulse width)很小，因此可以視為確定信號(hào)S_DT上所產(chǎn)生的突波(glitch)信號(hào)。
[0033]請(qǐng)參考圖3，圖3為本發(fā)明檢測(cè)電路的另一實(shí)施例的示意圖。檢測(cè)電路300與檢測(cè)電路100的操作大致上相似，其主要的不同之處在于確定單元330包含有一突波消除電路332，用來(lái)消除非理想短路電阻23所產(chǎn)生的突波，使得檢測(cè)電路300可依據(jù)消除突波后的確定信號(hào)S_DT’來(lái)確定接腳X與接腳Y之間的連接情形。舉例來(lái)說(shuō)，突波消除電路332可以通過(guò)延遲電路和與門(AND gate)來(lái)實(shí)作。然而,此僅作為范例說(shuō)明之用，并非作為本發(fā)明的一限制條件，突波消除電路332也可采用其他的電路組態(tài)來(lái)加以實(shí)作。
[0034]請(qǐng)參考圖4,圖4為本發(fā)明檢測(cè)電路的另一實(shí)施例的不意圖。檢測(cè)電路400與檢測(cè)電路100的操作大致上相似，其主要的不同之處在于確定單元430包含有一波寬檢測(cè)電路432，用來(lái)檢測(cè)確定信號(hào)S_DT的波寬。如前所述，由于接腳X與接腳Y之間的電阻值會(huì)影響確定信號(hào)S_DT的波寬，因此通過(guò)檢測(cè)確定信號(hào)S_DT波寬的大小，就可以估計(jì)接腳X與接腳Y之間的電阻值的大小，使得檢測(cè)電路400可推估出的阻值大小，來(lái)確定接腳X與接腳Y之間的連接情形。舉例來(lái)說(shuō)，波寬檢測(cè)電路432可以通過(guò)多組延遲電路來(lái)實(shí)作。然而，此僅作為范例說(shuō)明之用，并非作為本發(fā)明的一限制條件，波寬檢測(cè)電路432也可采用其他的電路組態(tài)來(lái)進(jìn)行實(shí)作。
[0035]請(qǐng)參考圖5，圖5為本發(fā)明檢測(cè)方法的一實(shí)施例的流程圖。請(qǐng)注意，假若可獲得實(shí)質(zhì)上相同的結(jié)果，則這些步驟并不一定要遵照?qǐng)D5所示的執(zhí)行次序來(lái)執(zhí)行。該方法可應(yīng)用于檢測(cè)電路100/300/400，并可簡(jiǎn)短地總結(jié)如下。
[0036]步驟500:開(kāi)始。
[0037]步驟501:產(chǎn)生檢測(cè)信號(hào)S_TS至接腳X。
[0038]步驟502:根據(jù)檢測(cè)信號(hào)S_TS以及自接腳Y所接收的比較信號(hào)S_TS’來(lái)產(chǎn)生一確定信號(hào)S_DT。
[0039]步驟503:根據(jù)確定信號(hào)S_DT來(lái)確定接腳X與接腳Y的連接狀態(tài)。
[0040]步驟504:結(jié)束。
[0041]上述的檢測(cè)方法用來(lái)說(shuō)明檢測(cè)電路100/300/400的各項(xiàng)操作，而圖5中每一步驟的詳細(xì)內(nèi)容皆可于參考關(guān)于檢測(cè)電路100/300/400的說(shuō)明內(nèi)容之后便能輕易地了解，詳細(xì)說(shuō)明及變化可參考前述，為簡(jiǎn)潔起見(jiàn)，故于此不再贅述。
[0042]總結(jié)來(lái)說(shuō)，本發(fā)明利用信號(hào)之間的相位差來(lái)確定芯片上的接腳之間的電阻值，以判斷接腳之間的連接狀態(tài)，因此，本發(fā)明所提出的檢測(cè)電路與檢測(cè)方法可以在印刷電路板完成后，用來(lái)檢驗(yàn)芯片中的接腳彼此之間的連接狀態(tài)，以降低印刷電路板的生產(chǎn)成本并且提升印刷電路板的良率，進(jìn)而減少印刷電路板在出貨之后遭受到退貨的可能性。
【權(quán)利要求】
1.一種判斷第一接腳與第二接腳連接狀態(tài)的檢測(cè)電路，包含有: 一信號(hào)產(chǎn)生單元，耦接于所述第一接腳，用來(lái)產(chǎn)生一第一信號(hào)至所述第一接腳； 一邏輯單元，耦接于所述信號(hào)產(chǎn)生單元與所述第二接腳，用來(lái)根據(jù)輸出至所述第一接腳的所述第一信號(hào)以及自所述第二接腳所接收的一第二信號(hào)來(lái)產(chǎn)生一確定信號(hào)；以及 一確定單元，耦接于所述邏輯單元，用來(lái)根據(jù)所述確定信號(hào)來(lái)確定所述第一接腳與所述第二接腳的連接狀態(tài)。
2.根據(jù)權(quán)利要求1所述的檢測(cè)電路，其中，所述信號(hào)產(chǎn)生單元所產(chǎn)生的所述第一信號(hào)是一個(gè)周期性的方波、三角波、弦波或者階梯狀信號(hào)。
3.根據(jù)權(quán)利要求1所述的檢測(cè)電路，其中，所述邏輯單元檢測(cè)所述第一信號(hào)與所述第二信號(hào)之間的相位差，來(lái)設(shè)定所述確定信號(hào)。
4.根據(jù)權(quán)利要求3所述的檢測(cè)電路，其中，所述邏輯單元包含有: 一異或門/異或非門，用來(lái)對(duì)所述第一信號(hào)與所述第二信號(hào)進(jìn)行異或/異或非的邏輯運(yùn)算，以產(chǎn)生所述確定信號(hào)。
5.根據(jù)權(quán)利要求1所述的檢測(cè)電路，其中，當(dāng)所述確定信號(hào)僅具有單一邏輯電平時(shí)，所述確定單元確定所述第一接腳與所述第二接腳的連接狀態(tài)為短路。
6.根據(jù)權(quán)利要求1所述的檢測(cè)電路，其中，所述信號(hào)產(chǎn)生單元所產(chǎn)生的所述第一信號(hào)為一周期性的檢測(cè)信號(hào)，當(dāng)所述確定信號(hào)的頻率為所述第一信號(hào)的頻率的兩倍時(shí)，所述確定單元確定所述第一接腳通過(guò)一負(fù)載連接于所述第二接腳。
7.根據(jù)權(quán)利要求1所述的檢測(cè)電路，其中，所述信號(hào)產(chǎn)生單元所產(chǎn)生的所述第一信號(hào)為一周期性的檢測(cè)信號(hào)，當(dāng)所述確定信號(hào)的頻率與所述檢測(cè)信號(hào)的頻率相同時(shí)，所述確定單元確定所述第一接腳與所述第二接腳的連接狀態(tài)為開(kāi)路。
8.一種判斷第一接腳與第二接腳連接狀態(tài)的檢測(cè)方法，包含有: 產(chǎn)生一第一信號(hào)至所述第一接腳； 根據(jù)輸出至所述第一接腳的所述第一信號(hào)以及自所述第二接腳所接收的一第二信號(hào)來(lái)產(chǎn)生一確定信號(hào)；以及 根據(jù)所述確定信號(hào)來(lái)確定所述第一接腳與所述第二接腳的連接狀態(tài)。
9.根據(jù)權(quán)利要求8所述的檢測(cè)方法，其中，所述第一信號(hào)是一個(gè)周期性的方波、三角波、弦波或者階梯狀信號(hào)。
10.根據(jù)權(quán)利要求8所述的檢測(cè)方法，其中，產(chǎn)生所述確定信號(hào)的步驟包含有: 檢測(cè)所述第一信號(hào)與所述第二信號(hào)之間的相位差，來(lái)設(shè)定所述確定信號(hào)。
11.根據(jù)權(quán)利要求10所述的檢測(cè)方法，其中，檢測(cè)所述第一信號(hào)與所述第二信號(hào)之間的相位差，來(lái)設(shè)定所述確定信號(hào)的步驟包含有: 對(duì)所述第一信號(hào)與所述第二信號(hào)進(jìn)行異或/異或非的邏輯運(yùn)算，以產(chǎn)生所述確定信號(hào)。
12.根據(jù)權(quán)利要求8所述的檢測(cè)方法，其中，當(dāng)所述確定信號(hào)僅具有單一邏輯電平時(shí)，確定所述第一接腳與所述第二接腳的連接狀態(tài)為短路。
13.根據(jù)權(quán)利要求8所述的檢測(cè)方法，其中，所述信號(hào)產(chǎn)生單元所產(chǎn)生的所述第一信號(hào)為一周期性的檢測(cè)信號(hào)，當(dāng)所述確定信號(hào)的頻率為所述第一信號(hào)的頻率的兩倍時(shí)，確定所述第一接腳通過(guò)一負(fù)載連接于所述第二接腳。
14.根據(jù)權(quán)利要求8所述的檢測(cè)方法，其中，所述信號(hào)產(chǎn)生單元所產(chǎn)生的所述第一信號(hào)為一周期性的檢測(cè)信號(hào)，當(dāng)所述確定信號(hào)的頻率與所述檢測(cè)信號(hào)的頻率相同時(shí)，確定所述第一接腳與所述第二接腳的連接狀態(tài)為開(kāi)路。
【文檔編號(hào)】G01R31/02GK104297609SQ201310306625
【公開(kāi)日】2015年1月21日 申請(qǐng)日期:2013年7月19日 優(yōu)先權(quán)日:2013年7月19日
【發(fā)明者】許恒嘉 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司