一種基于fpga的反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量方法
【專利摘要】本發(fā)明涉及本發(fā)明屬于核電【技術(shù)領(lǐng)域】，具體公開了一種基于FPGA的反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量方法。將冷卻劑泵的轉(zhuǎn)速傳感器信號(hào)瞬態(tài)電壓抑制和靜電保護(hù)，然后整形為單極性方波信號(hào)，進(jìn)行低通濾波之后光電隔離；以FPGA內(nèi)部高速時(shí)鐘脈沖頻率作為基準(zhǔn)，確定高速時(shí)鐘脈沖信號(hào)的脈沖計(jì)數(shù)值，再得到反應(yīng)堆冷卻劑泵轉(zhuǎn)速值，限值處理之后轉(zhuǎn)換成數(shù)字信號(hào)，經(jīng)高速數(shù)字隔離芯片后輸出至電流型DAC器件；通過FPGA內(nèi)部的高速時(shí)鐘脈沖進(jìn)行冷卻機(jī)泵轉(zhuǎn)速的初步計(jì)算，使得測量精度較現(xiàn)有方法得到很大提高；同時(shí)利用FPGA的純硬件特性，相比傳統(tǒng)軟件處理，其可靠性更高。
【專利說明】-種基于FPGA的反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于核電【技術(shù)領(lǐng)域】，具體涉及一種冷卻劑泵轉(zhuǎn)速測量方法。

【背景技術(shù)】
[0002] 在現(xiàn)有的轉(zhuǎn)速測量方法中，目前，國內(nèi)二代核電廠反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量均采 用法國Ansaldo公司產(chǎn)品，以8051系列微控制器為核心，輔以PLD擴(kuò)展電路，定值比較采用 撥盤設(shè)定。多年的運(yùn)行表明Ansalodo公司產(chǎn)品存在以下問題：采用8051型微控制器作為 核心，存在軟件跑飛的潛在可能；定值設(shè)定為機(jī)械撥盤設(shè)定，可靠性較差且易被人誤改動(dòng)； 轉(zhuǎn)速輸出采用模擬量隔離，精度低、時(shí)漂大；本發(fā)明正是為提高反應(yīng)堆冷卻泵轉(zhuǎn)速測量可靠 性和測量精度而設(shè)計(jì)的一種轉(zhuǎn)速測量方法。


【發(fā)明內(nèi)容】

[0003] 本發(fā)明的目的在于提供一種能夠提高反應(yīng)堆冷卻泵轉(zhuǎn)速測量可靠性和測量精度 的基于FPGA的反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量方法。
[0004] 實(shí)現(xiàn)本發(fā)明的技術(shù)方案如下：
[0005] -種基于FPGA的反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量方法，其特征在于，該方法包括如下步 驟：
[0006] 1)將冷卻劑泵的轉(zhuǎn)速傳感器信號(hào)瞬態(tài)電壓抑制和靜電保護(hù)；
[0007] 2)將經(jīng)過步驟1處理后的不規(guī)則的傳感器信號(hào)整形為單極性方波信號(hào)；
[0008] 3 )將單極性方波信號(hào)進(jìn)行低通濾波；
[0009] 4)濾波后的信號(hào)經(jīng)光電隔離；
[0010] 5)以FPGA內(nèi)部高速時(shí)鐘脈沖頻率f作為基準(zhǔn)，確定高速時(shí)鐘脈沖信號(hào)的脈沖計(jì)數(shù) 值n;
[0011] 6)FPGA根據(jù)上述脈沖計(jì)數(shù)值n與高速時(shí)鐘脈沖頻率f計(jì)算得到反應(yīng)堆冷卻劑泵 轉(zhuǎn)速值s，利用下式

【權(quán)利要求】
1. 一種基于FPGA的反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量方法，其特征在于，該方法包括如下步 驟： 1) 將冷卻劑泵的轉(zhuǎn)速傳感器信號(hào)瞬態(tài)電壓抑制和靜電保護(hù)； 2) 將經(jīng)過步驟1處理后的不規(guī)則的傳感器信號(hào)整形為單極性方波信號(hào)； 3) 將單極性方波信號(hào)進(jìn)行低通濾波； 4) 濾波后的信號(hào)經(jīng)光電隔離； 5) 以FPGA內(nèi)部高速時(shí)鐘脈沖頻率f作為基準(zhǔn)，確定高速時(shí)鐘脈沖信號(hào)的脈沖計(jì)數(shù)值 n ； 6. FPGA根據(jù)上述脈沖計(jì)數(shù)值n與高速時(shí)鐘脈沖頻率f?計(jì)算得到反應(yīng)堆冷卻劑泵轉(zhuǎn)速 值s，利用下式
7) 對(duì)轉(zhuǎn)速值s進(jìn)行限值處理； 8) 將經(jīng)過限值處理的轉(zhuǎn)速值s轉(zhuǎn)換成與模擬輸出DAC器件對(duì)應(yīng)的二進(jìn)制碼，通過FPGA 的SPI 口輸出形成數(shù)字信號(hào)； 9) 上述SPI 口輸出的數(shù)字信號(hào)經(jīng)高速數(shù)字隔離芯片后輸出，輸出后的數(shù)字信號(hào)與FPGA 實(shí)現(xiàn)隔離； 10) 實(shí)現(xiàn)隔離之后的數(shù)字信號(hào)輸送至電流型DAC器件直接輸出4mA?20mADC信號(hào)。
2. 如權(quán)利要求1所述的一種基于FPGA的反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量方法，其特征在于： 所述的步驟5) FPGA內(nèi)部高速時(shí)鐘脈沖頻率f為IMHz或者2MHz，以FPGA內(nèi)部高速時(shí)鐘脈 沖頻率f?作為基準(zhǔn)，對(duì)預(yù)處理后的方波信號(hào)的相鄰上升沿之間的間隔時(shí)間進(jìn)行上述的高速 時(shí)鐘脈沖計(jì)數(shù)，從而得到高速時(shí)鐘脈沖信號(hào)的脈沖計(jì)數(shù)值n。
3. 如權(quán)利要求1所述的一種基于FPGA的反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量方法，其特征在于， 所述步驟7)限值處理的方法為： 當(dāng)n大于Ii1時(shí)，強(qiáng)制限定s為0 ; 當(dāng)Ii1 > n > nQ，強(qiáng)制限定s為IOOrpm ; 當(dāng) f 為 lMHz，n。= 5X105，ni = 2X106 ; 當(dāng) f 為 2MHz，n。= IXKAn1 = 4X106。
4. 如權(quán)利要求1所述的一種基于FPGA的反應(yīng)堆冷卻劑泵轉(zhuǎn)速測量方法，其特征在于： 所述步驟9)中高速數(shù)字隔離芯片為AD公司生產(chǎn)的ADuml401。
【文檔編號(hào)】G01P3/481GK104330582SQ201310307117
【公開日】2015年2月4日 申請(qǐng)日期:2013年7月22日 優(yōu)先權(quán)日:2013年7月22日
【發(fā)明者】呂鑫, 朱毖微, 趙陽, 鄭嵩華, 李小芬, 李紅霞, 陳靜, 朱加良, 茍拓, 劉艷陽, 李文平 申請(qǐng)人:中國核動(dòng)力研究設(shè)計(jì)院