一種礦井電網(wǎng)暫態(tài)選漏裝置及方法
【專利摘要】本發(fā)明公開了一種礦井電網(wǎng)暫態(tài)選漏裝置及方法，其裝置包括微控制器模塊和與微控制器模塊相接的數(shù)據(jù)存儲器模塊，微控制器模塊的輸入端接有A/D轉(zhuǎn)換電路模塊、時鐘電路模塊和按鍵操作電路模塊，A/D轉(zhuǎn)換電路模塊的輸入端接有消噪及濾波電路模塊，消噪及濾波電路模塊的輸入端接有電網(wǎng)電壓及零序電壓傳變電路模塊和多個支路零序電流傳變電路模塊，微控制器模塊的輸出端接有液晶顯示電路模塊。其方法包括步驟：一、漏電信號的獲取，二、漏電信號的采集、存儲及分析處理，三、判斷電網(wǎng)是否漏電，四、選擇漏電支路，五、選漏結(jié)果存儲及顯示。本發(fā)明選漏簡單、快捷，自適應(yīng)性好，能夠同時實現(xiàn)橫向與縱向選擇性瞬動，工作可靠性高，便于推廣使用。
【專利說明】一種礦井電網(wǎng)暫態(tài)選漏裝置及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及礦井供電安全【技術(shù)領(lǐng)域】，尤其是涉及一種礦井電網(wǎng)暫態(tài)選漏裝置及方法。
【背景技術(shù)】
[0002]漏電是礦井電網(wǎng)主要的故障形式(約占80%)。礦井電網(wǎng)處于具有爆炸性氣體的特殊生產(chǎn)環(huán)境中，對其漏電故障需可靠檢測、快速動作于跳閘，以保證安全。漏電保護是礦井電網(wǎng)三大保護之一。
[0003]目前，漏電保護基本上都采用以下模式:支線上裝設(shè)零序功率方向保護，以便實現(xiàn)橫向選擇性；干線上裝設(shè)的附加直流源式保護，作為干線的保護和支線后備保護，實現(xiàn)縱向選擇性。縱向選擇性的實現(xiàn)依靠延時實現(xiàn)，實際上這種附加直流源式總檢漏繼電器的滯后動作時間至少250ms以上，這就使得支線漏電保護拒動或干線漏電時，故障的持續(xù)時間較長，電火花引爆瓦斯的可能性增大。礦井電網(wǎng)的電源進線處普遍裝有直流檢測型的總檢漏繼電器，其含有零序電抗器，由于零序電抗器的補償作用，礦井電網(wǎng)可能處于補償狀態(tài)，這使得唯一具有選漏功能的功率方向保護失效。
[0004]具有借鑒價值的中壓電網(wǎng)的單相接地故障選線中，許多學(xué)者提出了暫態(tài)信號檢測的方法選線，如基于小波包分析的選線。暫態(tài)行波小波分析選線，利用暫態(tài)信號處理故障是很有意義的探索，但中壓電網(wǎng)的暫態(tài)處理方法不能直接照搬于礦井選漏，因為中壓電網(wǎng)的選線方法一般都算法復(fù)雜，處理時間長。并且中壓電網(wǎng)選線方式雖多，但裝置現(xiàn)場應(yīng)用效果不夠理想。對單相接地故障，地面中壓電網(wǎng)只要求動作于信號，且故障后可持續(xù)運行一段時間(一般為2小時)，這為選線提供了足夠的時間；而礦井電網(wǎng)具有有“極限安全電流”和30mA *s的要求，漏電需立即動作于跳閘。所以，礦井電網(wǎng)的選漏保護方法必須簡單，數(shù)據(jù)窗短，動作可靠。
[0005]傳統(tǒng)的漏電保護的研究與設(shè)計均以漏電穩(wěn)態(tài)特征為依據(jù)。隨著現(xiàn)代微電子技術(shù)的發(fā)展，特別是高速處理器件的出現(xiàn)，為暫態(tài)過程的檢測提供了可能，如果用暫態(tài)過程特征識別漏電，就有可能提高漏電保護的速度。而現(xiàn)有技術(shù)中還沒有用暫態(tài)過程特征識別漏電的裝置和方法。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題在于針對上述現(xiàn)有技術(shù)中的不足，提供一種結(jié)構(gòu)簡單、設(shè)計合理、接線方便、抗干擾性好、能夠?qū)崿F(xiàn)對微弱的零序電流信號的準確獲取并實現(xiàn)準確快速選漏的礦井電網(wǎng)暫態(tài)選漏裝置。
[0007]為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是:一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:包括微控制器模塊和與微控制器模塊相接的數(shù)據(jù)存儲器模塊，所述微控制器模塊的輸入端接有A/D轉(zhuǎn)換電路模塊、時鐘電路模塊和按鍵操作電路模塊，所述A/D轉(zhuǎn)換電路模塊的輸入端接有消噪及濾波電路模塊，所述消噪及濾波電路模塊的輸入端接有電網(wǎng)電壓及零序電壓傳變電路模塊和多個支路零序電流傳變電路模塊，所述微控制器模塊的輸出端接有液晶顯不電路|旲塊。
[0008]上述的一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:所述電網(wǎng)電壓及零序電壓傳變電路模塊包括三相五柱式電壓互感器PTl、電壓互感器TV9和TV10，瞬態(tài)抑制二極管TVS9和TVS10，多孔磁珠CR9和CR10，電阻R9和R10，以及非極性電容C9和ClO ;所述三相五柱式電壓互感器PTl的輔助二次繞組的一端與所述電壓互感器TV9的一次繞組的一端相接，所述三相五柱式電壓互感器PTl的輔助二次繞組的另一端與所述電壓互感器TV9的一次繞組的另一端相接，所述電壓互感器TV9的二次繞組的一端與瞬態(tài)抑制二極管TVS9的引腳I和多孔磁珠CR9的引腳I相接，所述電壓互感器TV9的二次繞組的另一端與瞬態(tài)抑制二極管TVS9的引腳2和多孔磁珠CR9的引腳4相接，所述多孔磁珠CR9的引腳2與電阻R9的一端相接，所述電阻R9的另一端與非極性電容C9的一端相接且為所述電網(wǎng)電壓及零序電壓傳變電路模塊的零序電壓輸出端AIN10，所述多孔磁珠CR9的引腳3和非極性電容C9的另一端均接地；所述三相五柱式電壓互感器PTl的主二次繞組的一端與所述電壓互感器TVlO的一次繞組的一端相接，所述三相五柱式電壓互感器PTl的主二次繞組的另一端與所述電壓互感器TVlO的一次繞組的另一端相接，所述電壓互感器TVlO的二次繞組的一端與瞬態(tài)抑制二極管TVSlO的引腳I和多孔磁珠CRlO的引腳I相接，所述電壓互感器TVlO的二次繞組的另一端與瞬態(tài)抑制二極管TVSlO的引腳2和多孔磁珠CRlO的引腳4相接，所述多孔磁珠CRlO的引腳2與電阻RlO的一端相接，所述電阻RlO的另一端與非極性電容ClO的一端相接且為所述電網(wǎng)電壓及零序電壓傳變電路模塊的電網(wǎng)電壓輸出端AIN09，所述多孔磁珠CRlO的引腳3和非極性電容ClO的另一端均接地。
[0009]上述的一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:所述支路零序電流傳變電路的數(shù)量為8個且分別為第一支路零序電流傳變電路、第二支路零序電流傳變電路、第三支路零序電流傳變電路、第四支路零序電流傳變電路、第五支路零序電流傳變電路、第TK支路零序電流傳變電路、第七支路零序電流傳變電路和第八支路零序電流傳變電路，所述第一支路零序電流傳變電路包括第一零序電流互感器CT1，電壓互感器TV1，瞬態(tài)抑制二極管TVSl，多孔磁珠CRl，電阻Rl和R13以及非極性電容Cl ;所述第一零序電流互感器CTl的一個輸出端與電阻R13的一端和電壓互感器TVl的一次繞組的一端相接,所述第一零序電流互感器CTl的另一個輸出端與電阻R13的另一端和電壓互感器TVl的一次繞組的另一端相接，所述電壓互感器TVl的二次繞組的一端與瞬態(tài)抑制二極管TVSl的引腳I和多孔磁珠CRl的引腳I相接，所述電壓互感器TVl的二次繞組的另一端與瞬態(tài)抑制二極管TVSl的引腳2和多孔磁珠CRl的引腳4相接，所述多孔磁珠CRl的引腳2與電阻Rl的一端相接，所述電阻Rl的另一端與非極性電容Cl的一端相接且為所述第一支路零序電流傳變電路的零序電流輸出端AIN01，所述多孔磁珠CRl的引腳3和非極性電容Cl的另一端均接地；所述第二支路零序電流傳變電路包括第二零序電流互感器CT2，電壓互感器TV2，瞬態(tài)抑制二極管TVS2，多孔磁珠CR2，電阻R2和R14以及非極性電容C2 ;所述第二零序電流互感器CT2的一個輸出端與電阻R14的一端和電壓互感器TV2的一次繞組的一端相接，所述第二零序電流互感器CT2的另一個輸出端與電阻R14的另一端和電壓互感器TV2的一次繞組的另一端相接，所述電壓互感器TV2的二次繞組的一端與瞬態(tài)抑制二極管TVS2的引腳I和多孔磁珠CR2的引腳I相接，所述電壓互感器TV2的二次繞組的另一端與瞬態(tài)抑制二極管TVS2的引腳2和多孔磁珠CR2的引腳4相接，所述多孔磁珠CR2的引腳2與電阻R2的一端相接，所述電阻R2的另一端與非極性電容C2的一端相接且為所述第二支路零序電流傳變電路的零序電流輸出端AIN02，所述多孔磁珠CR2的引腳3和非極性電容C2的另一端均接地；所述第三支路零序電流傳變電路包括第三零序電流互感器CT3，電壓互感器TV3，瞬態(tài)抑制二極管TVS3，多孔磁珠CR3，電阻R3和R15以及非極性電容C3 ;所述第三零序電流互感器CT3的一個輸出端與電阻R15的一端和電壓互感器TV3的一次繞組的一端相接,所述第三零序電流互感器CT3的另一個輸出端與電阻R15的另一端和電壓互感器TV3的一次繞組的另一端相接，所述電壓互感器TV3的二次繞組的一端與瞬態(tài)抑制二極管TVS3的引腳I和多孔磁珠CR3的引腳I相接，所述電壓互感器TV3的二次繞組的另一端與瞬態(tài)抑制二極管TVS3的引腳2和多孔磁珠CR3的引腳4相接，所述多孔磁珠CR3的引腳2與電阻R3的一端相接，所述電阻R3的另一端與非極性電容C3的一端相接且為所述第三支路零序電流傳變電路的零序電流輸出端AIN03，所述多孔磁珠CR3的引腳3和非極性電容C3的另一端均接地；所述第四支路零序電流傳變電路包括第四零序電流互感器CT4，電壓互感器TV4，瞬態(tài)抑制二極管TVS4，多孔磁珠CR4，電阻R4和R16以及非極性電容C4 ;所述第四零序電流互感器CT4的一個輸出端與電阻R16的一端和電壓互感器TV4的一次繞組的一端相接，所述第四零序電流互感器CT4的另一個輸出端與電阻R16的另一端和電壓互感器TV4的一次繞組的另一端相接，所述電壓互感器TV4的二次繞組的一端與瞬態(tài)抑制二極管TVS4的引腳I和多孔磁珠CR4的引腳I相接，所述電壓互感器TV4的二次繞組的另一端與瞬態(tài)抑制二極管TVS4的引腳2和多孔磁珠CR4的引腳4相接，所述多孔磁珠CR4的引腳2與電阻R4的一端相接，所述電阻R4的另一端與非極性電容C4的一端相接且為所述第四支路零序電流傳變電路的零序電流輸出端AIN04，所述多孔磁珠CR4的引腳3和非極性電容C4的另一端均接地；所述第五支路零序電流傳變電路包括第五零序電流互感器CT5，電壓互感器TV5，瞬態(tài)抑制二極管TVS5，多孔磁珠CR5，電阻R5和R17以及非極性電容C5 ;所述第五零序電流互感器CT5的一個輸出端與電阻R17的一端和電壓互感器TV5的一次繞組的一端相接,所述第五零序電流互感器CT5的另一個輸出端與電阻R17的另一端和電壓互感器TV5的一次繞組的另一端相接，所述電壓互感器TV5的二次繞組的一端與瞬態(tài)抑制二極管TVS5的引腳I和多孔磁珠CR5的引腳I相接，所述電壓互感器TV5的二次繞組的另一端與瞬態(tài)抑制二極管TVS5的引腳2和多孔磁珠CR5的引腳4相接，所述多孔磁珠CR5的引腳2與電阻R5的一端相接，所述電阻R5的另一端與非極性電容C5的一端相接且為所述第五支路零序電流傳變電路的零序電流輸出端AIN05，所述多孔磁珠CR5的引腳3和非極性電容C5的另一端均接地；所述第六支路零序電流傳變電路包括第六零序電流互感器CT6，電壓互感器TV6，瞬態(tài)抑制二極管TVS6，多孔磁珠CR6，電阻R6和R18以及非極性電容C6 ;所述第六零序電流互感器CT6的一個輸出端與電阻R18的一端和電壓互感器TV6的一次繞組的一端相接,所述第六零序電流互感器CT6的另一個輸出端與電阻R18的另一端和電壓互感器TV6的一次繞組的另一端相接，所述電壓互感器TV6的二次繞組的一端與瞬態(tài)抑制二極管TVS6的引腳I和多孔磁珠CR6的引腳I相接，所述電壓互感器TV6的二次繞組的另一端與瞬態(tài)抑制二極管TVS6的引腳2和多孔磁珠CR7的引腳4相接，所述多孔磁珠CR6的引腳2與電阻R6的一端相接，所述電阻R6的另一端與非極性電容C6的一端相接且為所述第六支路零序電流傳變電路的零序電流輸出端AIN06，所述多孔磁珠CR6的引腳3和非極性電容C6的另一端均接地；所述第七支路零序電流傳變電路包括第七零序電流互感器CT7，電壓互感器TV7，瞬態(tài)抑制二極管TVS7，多孔磁珠CR7，電阻R7和R19以及非極性電容C7 ;所述第七零序電流互感器CT7的一個輸出端與電阻R19的一端和電壓互感器TV7的一次繞組的一端相接，所述第七零序電流互感器CT7的另一個輸出端與電阻R19的另一端和電壓互感器TV7的一次繞組的另一端相接，所述電壓互感器TV7的二次繞組的一端與瞬態(tài)抑制二極管TVS7的引腳I和多孔磁珠CR7的引腳I相接，所述電壓互感器TV7的二次繞組的另一端與瞬態(tài)抑制二極管TVS7的引腳2和多孔磁珠CR7的引腳4相接，所述多孔磁珠CR7的引腳2與電阻R7的一端相接，所述電阻R7的另一端與非極性電容C7的一端相接且為所述第七支路零序電流傳變電路的零序電流輸出端AIN07，所述多孔磁珠CR7的引腳3和非極性電容C7的另一端均接地；所述第八支路零序電流傳變電路包括第八零序電流互感器CT8，電壓互感器TV8，瞬態(tài)抑制二極管TVS8，多孔磁珠CR8，電阻R8和R20以及非極性電容C8 ;所述第八零序電流互感器CT8的一個輸出端與電阻R20的一端和電壓互感器TV8的一次繞組的一端相接，所述第八零序電流互感器CT8的另一個輸出端與電阻R20的另一端和電壓互感器TV8的一次繞組的另一端相接，所述電壓互感器TV8的二次繞組的一端與瞬態(tài)抑制二極管TVS8的引腳I和多孔磁珠CR8的引腳I相接，所述電壓互感器TV8的二次繞組的另一端與瞬態(tài)抑制二極管TVS8的引腳2和多孔磁珠CR8的引腳4相接，所述多孔磁珠CR8的引腳2與電阻R8的一端相接，所述電阻R8的另一端與非極性電容CS的一端相接且為所述第八支路零序電流傳變電路的零序電流輸出端AIN08，所述多孔磁珠CR8的引腳8和非極性電容C8的另一端均接地。
[0010]上述的一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:所述消噪及濾波電路模塊包括分別用于對第一支路零序電流傳變電路、第二支路零序電流傳變電路、第三支路零序電流傳變電路、第四支路零序電流傳變電路、第五支路零序電流傳變電路、第六支路零序電流傳變電路、第七支路零序電流傳變電路和第八支路零序電流傳變電路輸出的零序電流信號進行消噪濾波處理的第一消噪及濾波電路、第二消噪及濾波電路、第三消噪及濾波電路、第四消噪及濾波電路、第五消噪及濾波電路、第六消噪及濾波電路、第七消噪及濾波電路和第八消噪及濾波電路，以及分別用于對電網(wǎng)電壓及零序電壓傳變電路模塊輸出的電網(wǎng)電壓信號和零序電壓信號進行濾波調(diào)理的第九消噪及濾波電路和第十消噪及濾波電路；所述第一消噪及濾波電路由電阻R16和R17，以及磁珠CR25和非極性電容C27組成；所述磁珠CR25的一端與所述第一支路零序電流傳變電路的零序電流輸出端AINOl相接，所述磁珠CR25的另一端與電阻R16的一端和電阻R17的一端相接，所述電阻R17的另一端與非極性電容C27的一端相接且為所述第一消噪及濾波電路的輸出端AIN01AD，所述電阻R16的另一端和非極性電容C27的另一端均接地；所述第二消噪及濾波電路由電阻R14和R15，以及磁珠CR24和非極性電容C26組成；所述磁珠CR24的一端與所述第二支路零序電流傳變電路的零序電流輸出端AIN02相接，所述磁珠CR24的另一端與電阻R14的一端和電阻R15的一端相接，所述電阻R15的另一端與非極性電容C26的一端相接且為所述第二消噪及濾波電路的輸出端AIN02AD，所述電阻R14的另一端和非極性電容C26的另一端均接地；所述第三消噪及濾波電路由電阻R12和R13，以及磁珠CR23和非極性電容C25組成；所述磁珠CR23的一端與所述第三支路零序電流傳變電路的零序電流輸出端AIN03相接，所述磁珠CR23的另一端與電阻R12的一端和電阻R13的一端相接，所述電阻R13的另一端與非極性電容C25的一端相接且為所述第三消噪及濾波電路的輸出端AIN03AD，所述電阻R12的另一端和非極性電容C25的另一端均接地；所述第四消噪及濾波電路由電阻RlO和R11，以及磁珠CR22和非極性電容C24組成；所述磁珠CR22的一端與所述第四支路零序電流傳變電路的零序電流輸出端AIN04相接，所述磁珠CR22的另一端與電阻RlO的一端和電阻Rll的一端相接，所述電阻Rll的另一端與非極性電容C24的一端相接且為所述第四消噪及濾波電路的輸出端AIN04AD，所述電阻RlO的另一端和非極性電容C24的另一端均接地；所述第五消噪及濾波電路由電阻R8和R9，以及磁珠CR21和非極性電容C23組成；所述磁珠CR21的一端與所述第五支路零序電流傳變電路的零序電流輸出端AIN05相接，所述磁珠CR21的另一端與電阻R8的一端和電阻R9的一端相接，所述電阻R9的另一端與非極性電容C23的一端相接且為所述第五消噪及濾波電路的輸出端AIN05AD，所述電阻R8的另一端和非極性電容C23的另一端均接地；所述第六消噪及濾波電路由電阻R6和R7，以及磁珠CR20和非極性電容C22組成；所述磁珠CR20的一端與所述第六支路零序電流傳變電路的零序電流輸出端AIN06相接，所述磁珠CR20的另一端與電阻R6的一端和電阻R7的一端相接，所述電阻R7的另一端與非極性電容C22的一端相接且為所述第六消噪及濾波電路的輸出端AIN06AD，所述電阻R6的另一端和非極性電容C22的另一端均接地；所述第七消噪及濾波電路由電阻R4和R5，以及磁珠CR19和非極性電容C21組成；所述磁珠CR19的一端與所述第七支路零序電流傳變電路的零序電流輸出端AIN07相接，所述磁珠CR19的另一端與電阻R4的一端和電阻R5的一端相接，所述電阻R5的另一端與非極性電容C21的一端相接且為所述第七消噪及濾波電路的輸出端AIN07AD，所述電阻R4的另一端和非極性電容C21的另一端均接地；所述第八消噪及濾波電路由電阻R2和R3，以及磁珠CR18和非極性電容C20組成；所述磁珠CR18的一端與所述第八支路零序電流傳變電路的零序電流輸出端AIN08相接，所述磁珠CR18的另一端與電阻R2的一端和電阻R3的一端相接，所述電阻R3的另一端與非極性電容C20的一端相接且為所述第八消噪及濾波電路的輸出端AIN08AD，所述電阻R2的另一端和非極性電容C20的另一端均接地；所述第九消噪及濾波電路由電阻R49和R50，以及磁珠CR37和非極性電容C58組成；所述磁珠CR37的一端與所述電網(wǎng)電壓及零序電壓傳變電路模塊的電網(wǎng)電壓輸出端AIN09相接，所述磁珠CR37的另一端與電阻R49的一端和電阻R50的一端相接，所述電阻R50的另一端與非極性電容C58的一端相接且為所述第九消噪及濾波電路的輸出端AIN09AD，所述電阻R49的另一端和非極性電容C58的另一端均接地；所述第十消噪及濾波電路由電阻R47和R48，以及磁珠CR36和非極性電容C57組成；所述磁珠CR36的一端與所述電網(wǎng)電壓及零序電壓傳變電路模塊的零序電壓輸出端AINlO相接，所述磁珠CR36的另一端與電阻R47的一端和電阻R48的一端相接,所述電阻R48的另一端與非極性電容C57的一端相接且為所述第十消噪及濾波電路的輸出端AIN10AD，所述電阻R47的另一端和非極性電容C57的另一端均接地。
[0011]上述的一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:所述微控制器模塊主要由DSP芯片TMS320F2182構(gòu)成，所述A/D轉(zhuǎn)換電路模塊包括A/D轉(zhuǎn)換器TLC3578，A/D轉(zhuǎn)換器TLC3574，芯片 REF198，第一芯片 74LV245,電阻 R196、R197、R198、R199、R190、R200、R201 和R202，非極性電容C73、C75、C78、C79和C85，以及極性電容C12、C13、C74、C76和C86 ;所述A/D轉(zhuǎn)換器TLC3578的引腳I和A/D轉(zhuǎn)換器TLC3574的引腳I均與所述DSP芯片TMS320F2182的引腳34相接且通過電阻R196與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳2、引腳7和引腳24以及A/D轉(zhuǎn)換器TLC3574的引腳2、引腳7和引腳24均與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳3和A/D轉(zhuǎn)換器TLC3574的引腳3均與所述DSP芯片TMS320F2182的引腳40相接且通過電阻R197與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳4與所述DSP芯片TMS320F2182的引腳79相接且通過電阻R200與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3574的引腳4與所述DSP芯片TMS320F2182的引腳83相接且通過電阻R199與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳5和A/D轉(zhuǎn)換器TLC3574的引腳5均與所述DSP芯片TMS320F2182的引腳79相接且通過電阻R198與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳6和A/D轉(zhuǎn)換器TLC3574的引腳6均接地，所述A/D轉(zhuǎn)換器TLC3578的引腳8與所述第一芯片74LV245的引腳9相接且通過電阻R201與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3574的引腳8與所述第一芯片74LV245的引腳8相接且通過電阻R202與+3.3V電源的輸出端VDD33相接，所述第一芯片74LV245的引腳1、引腳10和引腳19均接地，所述第一芯片74LV245的引腳20與+3.3V電源的輸出端VDD33相接，所述第一芯片74LV245的引腳18?15依次對應(yīng)與所述DSP芯片TMS320F2182的引腳92?95相接，所述第一芯片74LV245的引腳14與所述DSP芯片TMS320F2182的引腳98相接，所述第一芯片74LV245的引腳13與所述DSP芯片TMS320F2182的引腳101相接，所述第一芯片74LV245的引腳12與所述DSP芯片TMS320F2182的引腳102相接，所述第一芯片74LV245的引腳11與所述DSP芯片TMS320F2182的引腳104相接;所述A/D轉(zhuǎn)換器TLC3578的引腳9?16依次對應(yīng)與所述第一消噪及濾波電路的輸出端AIN01AD、第二消噪及濾波電路的輸出端AIN02AD、第三消噪及濾波電路的輸出端AIN03AD、第四消噪及濾波電路的輸出端AIN04AD、第五消噪及濾波電路的輸出端AIN05AD、第六消噪及濾波電路的輸出端AIN06AD、第七消噪及濾波電路的輸出端AIN07AD和第八消噪及濾波電路的輸出端AIN08AD相接，所述A/D轉(zhuǎn)換器TLC3574的引腳9和引腳10依次對應(yīng)與所述第九消噪及濾波電路的輸出端AIN09AD和第十消噪及濾波電路的輸出端AIN10AD相接，所述A/D轉(zhuǎn)換器TLC3578的引腳17和引腳23以及A/D轉(zhuǎn)換器TLC3574的引腳13和引腳19均與+5V電源的輸出端AVCC相接，所述A/D轉(zhuǎn)換器TLC3578的引腳18、引腳20和引腳22以及A/D轉(zhuǎn)換器TLC3574的引腳14、引腳16和引腳18均接地，所述A/D轉(zhuǎn)換器TLC3578的引腳19和A/D轉(zhuǎn)換器TLC3574的引腳15均與極性電容C74的正極、極性電容C76的正極、非極性電容C78的一端、非極性電容C79的一端、非極性電容C85的一端、極性電容C86的正極、極性電容C12的正極和芯片REF198的引腳6相接，所述極性電容C74的負極、極性電容C76的負極、非極性電容C78的另一端、非極性電容C79的另一端、非極性電容C85的另一端、極性電容C86的負極、極性電容C12的負極和芯片REF198的引腳4均接地，所述芯片REF198的的引腳2和極性電容C13的正極均與+15V電源的輸出端+15V相接，所述極性電容C13的負極接地，所述A/D轉(zhuǎn)換器TLC3578的引腳21通過非極性電容C75接地，所述A/D轉(zhuǎn)換器TLC3574的引腳17通過非極性電容C73接地。
[0012]本發(fā)明還提供了一種方法簡單、快捷、靈敏度高、自適應(yīng)性強、能夠同時實現(xiàn)橫向與縱向選擇性瞬動、工作可靠性高的礦井電網(wǎng)暫態(tài)選漏方法，其特征在于該方法包括以下步驟:
[0013]步驟一、漏電信號的獲取:電網(wǎng)電壓及零序電壓傳變電路模塊對電網(wǎng)電壓和零序電壓進行實時檢測并將檢測到的信號輸出給消噪及濾波電路模塊，多個支路零序電流傳變電路模塊分別對多條支路的零序電流進行實時檢測并將檢測到的信號輸出給消噪及濾波電路模塊，消噪及濾波電路模塊對電網(wǎng)電壓信號、零序電壓信號和多條支路的零序電流信號進行消噪及濾波處理；
[0014]步驟二、漏電信號的采集、存儲及分析處理:A/D轉(zhuǎn)換電路模塊在微控制器模塊的控制下，對經(jīng)過消噪及濾波處理的電網(wǎng)電壓信號、零序電壓信號和多條支路的零序電流信號進行周期采樣，并對每一采樣周期內(nèi)所采集的信號進行A/D轉(zhuǎn)換后輸出給微控制器模塊，微控制器模塊將其接收到的電網(wǎng)電壓信號和零序電壓信號以及多條支路零序電流信號存儲到數(shù)據(jù)存儲器模塊中，并對信號進行分析處理，得到電網(wǎng)電壓、電網(wǎng)零序電壓和各條支路零序電流超前于電網(wǎng)零序電壓的角度αρ α2、…、Cim并存儲到數(shù)據(jù)存儲器模塊中；其中，m為支路總數(shù)且為自然數(shù)；
[0015]步驟三、判斷電網(wǎng)是否漏電:微控制器模塊調(diào)用電網(wǎng)漏電判斷模塊對其在步驟二中分析處理得到的數(shù)據(jù)進行進一步分析處理，判斷電網(wǎng)是否漏電，當電網(wǎng)不漏電時，返回步驟二 ；當電網(wǎng)漏電時，執(zhí)行步驟四；
[0016]步驟四、選擇漏電支路，其具體過程如下:
[0017]步驟401、微控制器模塊對其分析處理得到的人工漏電或電網(wǎng)漏電發(fā)生后半個周
波內(nèi)的m條支路的零序電流采樣值進行進一步分析處理，根據(jù)公式
【權(quán)利要求】
1.一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:包括微控制器模塊(I)和與微控制器模塊(I)相接的數(shù)據(jù)存儲器模塊(2 )，所述微控制器模塊(I)的輸入端接有A/D轉(zhuǎn)換電路模塊(3)、時鐘電路模塊(4)和按鍵操作電路模塊(5)，所述A/D轉(zhuǎn)換電路模塊(3)的輸入端接有消噪及濾波電路模塊(6)，所述消噪及濾波電路模塊(6)的輸入端接有電網(wǎng)電壓及零序電壓傳變電路模塊(7)和多個支路零序電流傳變電路模塊(8)，所述微控制器模塊(I)的輸出端接有液晶顯不電路1旲塊(9)。
2.按照權(quán)利要求1所述的一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:所述電網(wǎng)電壓及零序電壓傳變電路模塊(7)包括三相五柱式電壓互感器PTl、電壓互感器TV9和TV10，瞬態(tài)抑制二極管TVS9和TVS10，多孔磁珠CR9和CR10，電阻R9和R10，以及非極性電容C9和ClO ;所述三相五柱式電壓互感器PTl的輔助二次繞組的一端與所述電壓互感器TV9的一次繞組的一端相接，所述三相五柱式電壓互感器PTl的輔助二次繞組的另一端與所述電壓互感器TV9的一次繞組的另一端相接，所述電壓互感器TV9的二次繞組的一端與瞬態(tài)抑制二極管TVS9的引腳I和多孔磁珠CR9的引腳I相接，所述電壓互感器TV9的二次繞組的另一端與瞬態(tài)抑制二極管TVS9的引腳2和多孔磁珠CR9的引腳4相接，所述多孔磁珠CR9的引腳2與電阻R9的一端相接，所述電阻R9的另一端與非極性電容C9的一端相接且為所述電網(wǎng)電壓及零序電壓傳變電路模塊(7)的零序電壓輸出端AIN10，所述多孔磁珠CR9的引腳3和非極性電容C9的另一端均接地；所述三相五柱式電壓互感器PTl的主二次繞組的一端與所述電壓互感器TVlO的一次繞組的一端相接，所述三相五柱式電壓互感器PTl的主二次繞組的另一端與所述電壓互感器TVlO的一次繞組的另一端相接，所述電壓互感器TVlO的二次繞組的一端與瞬態(tài)抑制二極管TVSlO的引腳I和多孔磁珠CRlO的引腳I相接，所述電壓互感器TVlO的二次繞組的另一端與瞬態(tài)抑制二極管TVSlO的引腳2和多孔磁珠CRlO的引腳4相接，所述多孔磁珠CRlO的引腳2與電阻RlO的一端相接，所述電阻RlO的另一端與非極性電容ClO的一端相接且為所述電網(wǎng)電壓及零序電壓傳變電路模塊(7)的電網(wǎng)電壓輸出端AIN09，所述多孔磁珠CRlO的引腳3和非極性電容ClO的另一端均接地。
3.按照權(quán)利要求2所述的`一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:所述支路零序電流傳變電路(8 )的數(shù)量為8個且分別為第一支路零序電流傳變電路(8-1)、第二支路零序電流傳變電路(8-2 )、第三支路零序電流傳變電路(8-3 )、第四支路零序電流傳變電路(8-4 )、第五支路零序電流傳變電路(8-5)、第六支路零序電流傳變電路(8-6)、第七支路零序電流傳變電路(8-7 )和第八支路零序電流傳變電路(8-8 )，所述第一支路零序電流傳變電路(8-1)包括第一零序電流互感器CTl，電壓互感器TVl，瞬態(tài)抑制二極管TVSl，多孔磁珠CRl，電阻Rl和R13以及非極性電容Cl ;所述第一零序電流互感器CTl的一個輸出端與電阻R13的一端和電壓互感器TVl的一次繞組的一端相接，所述第一零序電流互感器CTl的另一個輸出端與電阻R13的另一端和電壓互感器TVl的一次繞組的另一端相接，所述電壓互感器TVl的二次繞組的一端與瞬態(tài)抑制二極管TVSl的引腳I和多孔磁珠CRl的引腳I相接，所述電壓互感器TVl的二次繞組的另一端與瞬態(tài)抑制二極管TVSl的引腳2和多孔磁珠CRl的引腳4相接，所述多孔磁珠CRl的引腳2與電阻Rl的一端相接，所述電阻Rl的另一端與非極性電容Cl的一端相接且為所述第一支路零序電流傳變電路(8-1)的零序電流輸出端AIN01，所述多孔磁珠CRl的引腳3和非極性電容Cl的另一端均接地；所述第二支路零序電流傳變電路(8-2)包括第二零序電流互感器CT2，電壓互感器TV2，瞬態(tài)抑制二極管TVS2，多孔磁珠CR2，電阻R2和R14以及非極性電容C2 ;所述第二零序電流互感器CT2的一個輸出端與電阻R14的一端和電壓互感器TV2的一次繞組的一端相接，所述第二零序電流互感器CT2的另一個輸出端與電阻R14的另一端和電壓互感器TV2的一次繞組的另一端相接,所述電壓互感器TV2的二次繞組的一端與瞬態(tài)抑制二極管TVS2的引腳I和多孔磁珠CR2的引腳I相接，所述電壓互感器TV2的二次繞組的另一端與瞬態(tài)抑制二極管TVS2的引腳2和多孔磁珠CR2的引腳4相接，所述多孔磁珠CR2的引腳2與電阻R2的一端相接，所述電阻R2的另一端與非極性電容C2的一端相接且為所述第二支路零序電流傳變電路(8-2)的零序電流輸出端AIN02，所述多孔磁珠CR2的引腳3和非極性電容C2的另一端均接地；所述第三支路零序電流傳變電路(8-3)包括第三零序電流互感器CT3，電壓互感器TV3，瞬態(tài)抑制二極管TVS3，多孔磁珠CR3，電阻R3和R15以及非極性電容C3 ;所述第三零序電流互感器CT3的一個輸出端與電阻R15的一端和電壓互感器TV3的一次繞組的一端相接,所述第三零序電流互感器CT3的另一個輸出端與電阻R15的另一端和電壓互感器TV3的一次繞組的另一端相接，所述電壓互感器TV3的二次繞組的一端與瞬態(tài)抑制二極管TVS3的引腳I和多孔磁珠CR3的引腳I相接，所述電壓互感器TV3的二次繞組的另一端與瞬態(tài)抑制二極管TVS3的引腳2和多孔磁珠CR3的引腳4相接，所述多孔磁珠CR3的引腳2與電阻R3的一端相接，所述電阻R3的另一端與非極性電容C3的一端相接且為所述第三支路零序電流傳變電路(8-3)的零序電流輸出端AIN03，所述多孔磁珠CR3的引腳3和非極性電容C3的另一端均接地；所述第四支路零序電流傳變電路(8-4)包括第四零序電流互感器CT4，電壓互感器TV4，瞬態(tài)抑制二極管TVS4，多孔磁珠CR4，電阻R4和R16以及非極性電容C4 ;所述第四零序電流互感器CT4的一個輸出端與電阻R16的一端和電壓互感器TV4的一次繞組的一端相接，所述第四零序電流互感器CT4的另一個輸出端與電阻R16的另一端和電壓互感器TV4的一次繞組的另一端相接，所述電壓互感器TV4的二次繞組的一端與瞬態(tài)抑制二極管TVS4的引腳I和多孔磁珠CR4的引腳I相接，所述電壓互感器TV4的二次繞組的另一端與瞬態(tài)抑制二極管TVS4的引腳2和多孔磁珠CR4的引腳4相接，所述多孔磁珠CR4的引腳2與電阻R4的一端相接，所述電阻R4的另一端與非極 性電容C4的一端相接且為所述第四支路零序電流傳變電路(8-4 )的零序電流輸出端AIN04，所述多孔磁珠CR4的引腳3和非極性電容C4的另一端均接地；所述第五支路零序電流傳變電路(8-5)包括第五零序電流互感器CT5，電壓互感器TV5，瞬態(tài)抑制二極管TVS5，多孔磁珠CR5，電阻R5和R17以及非極性電容C5 ；所述第五零序電流互感器CT5的一個輸出端與電阻R17的一端和電壓互感器TV5的一次繞組的一端相接，所述第五零序電流互感器CT5的另一個輸出端與電阻R17的另一端和電壓互感器TV5的一次繞組的另一端相接，所述電壓互感器TV5的二次繞組的一端與瞬態(tài)抑制二極管TVS5的引腳I和多孔磁珠CR5的引腳I相接，所述電壓互感器TV5的二次繞組的另一端與瞬態(tài)抑制二極管TVS5的引腳2和多孔磁珠CR5的引腳4相接，所述多孔磁珠CR5的引腳2與電阻R5的一端相接，所述電阻R5的另一端與非極性電容C5的一端相接且為所述第五支路零序電流傳變電路(8-5)的零序電流輸出端AIN05，所述多孔磁珠CR5的引腳3和非極性電容C5的另一端均接地；所述第六支路零序電流傳變電路(8-6)包括第六零序電流互感器CT6，電壓互感器TV6，瞬態(tài)抑制二極管TVS6，多孔磁珠CR6，電阻R6和R18以及非極性電容C6 ;所述第六零序電流互感器CT6的一個輸出端與電阻R18的一端和電壓互感器TV6的一次繞組的一端相接，所述第六零序電流互感器CT6的另一個輸出端與電阻R18的另一端和電壓互感器TV6的一次繞組的另一端相接，所述電壓互感器TV6的二次繞組的一端與瞬態(tài)抑制二極管TVS6的引腳I和多孔磁珠CR6的引腳I相接，所述電壓互感器TV6的二次繞組的另一端與瞬態(tài)抑制二極管TVS6的引腳2和多孔磁珠CR7的引腳4相接，所述多孔磁珠CR6的引腳2與電阻R6的一端相接,所述電阻R6的另一端與非極性電容C6的一端相接且為所述第六支路零序電流傳變電路(8-6)的零序電流輸出端AIN06，所述多孔磁珠CR6的引腳3和非極性電容C6的另一端均接地；所述第七支路零序電流傳變電路(8-7)包括第七零序電流互感器CT7，電壓互感器TV7，瞬態(tài)抑制二極管TVS7，多孔磁珠CR7，電阻R7和R19以及非極性電容C7 ;所述第七零序電流互感器CT7的一個輸出端與電阻R19的一端和電壓互感器TV7的一次繞組的一端相接，所述第七零序電流互感器CT7的另一個輸出端與電阻R19的另一端和電壓互感器TV7的一次繞組的另一端相接，所述電壓互感器TV7的二次繞組的一端與瞬態(tài)抑制二極管TVS7的引腳I和多孔磁珠CR7的引腳I相接，所述電壓互感器TV7的二次繞組的另一端與瞬態(tài)抑制二極管TVS7的引腳2和多孔磁珠CR7的引腳4相接，所述多孔磁珠CR7的引腳2與電阻R7的一端相接，所述電阻R7的另一端與非極性電容C7的一端相接且為所述第七支路零序電流傳變電路(8-7)的零序電流輸出端AIN07，所述多孔磁珠CR7的引腳3和非極性電容C7的另一端均接地；所述第八支路零序電流傳變電路(8-8)包括第八零序電流互感器CT8，電壓互感器TV8，瞬態(tài)抑制二極管TVS8，多孔磁珠CR8，電阻R8和R20以及非極性電容C8 ;所述第八零序電流互感器CT8的一個輸出端與電阻R20的一端和電壓互感器TV8的一次繞組的一端相接，所述第八零序電流互感器CT8的另一個輸出端與電阻R20的另一端和電壓互感器TV8的一次繞組的另一端相接，所述電壓互感器TV8的二次繞組的一端與瞬態(tài)抑制二極管TVS8的引腳I和多孔磁珠CR8的引腳I相接，所述電壓互感器TV8的二次繞組的另一端與瞬態(tài)抑制二極管TVS8的引腳2和多孔磁珠CR8的引腳4相接，所述多孔磁珠CR8的引腳2與電阻R8的一端相接，所述電阻R8的另一端與非極性電容CS的一端相接且為所述第八支路零序電流傳變電路(8-8)的零序電流輸出端AIN08，所述多孔磁珠CR8的引腳8和非極性電容C8的另一端均接地。
4.按照權(quán)利要求3所述的一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:所述消噪及濾波電路模塊(6)包括分別用于對第一支路零序電流傳變電路(8-1)、第二支路零序電流傳變電路(8-2)、第三支路零序 電流傳變電路(8-3)、第四支路零序電流傳變電路(8-4)、第五支路零序電流傳變電路(8-5 )、第六支路零序電流傳變電路(8-6 )、第七支路零序電流傳變電路(8-7)和第八支路零序電流傳變電路(8-8)輸出的零序電流信號進行消噪濾波處理的第一消噪及濾波電路(6-1)、第二消噪及濾波電路(6-2)、第三消噪及濾波電路(6-3)、第四消噪及濾波電路(6-4 )、第五消噪及濾波電路(6-5 )、第六消噪及濾波電路(6-6 )、第七消噪及濾波電路(6-7)和第八消噪及濾波電路(6-8)，以及分別用于對電網(wǎng)電壓及零序電壓傳變電路模塊(7)輸出的電網(wǎng)電壓信號和零序電壓信號進行濾波調(diào)理的第九消噪及濾波電路(6-9)和第十消噪及濾波電路(6-10);所述第一消噪及濾波電路(6-1)由電阻R16和R17，以及磁珠CR25和非極性電容C27組成；所述磁珠CR25的一端與所述第一支路零序電流傳變電路(8-1)的零序電流輸出端AINOl相接，所述磁珠CR25的另一端與電阻R16的一端和電阻R17的一端相接，所述電阻R17的另一端與非極性電容C27的一端相接且為所述第一消噪及濾波電路(6-1)的輸出端AINOIAD，所述電阻R16的另一端和非極性電容C27的另一端均接地；所述第二消噪及濾波電路(6-2)由電阻R14和R15，以及磁珠CR24和非極性電容C26組成；所述磁珠CR24的一端與所述第二支路零序電流傳變電路(8-2)的零序電流輸出端AIN02相接，所述磁珠CR24的另一端與電阻R14的一端和電阻R15的一端相接，所述電阻R15的另一端與非極性電容C26的一端相接且為所述第二消噪及濾波電路(6-2)的輸出端AIN02AD，所述電阻R14的另一端和非極性電容C26的另一端均接地；所述第三消噪及濾波電路(6-3)由電阻R12和R13，以及磁珠CR23和非極性電容C25組成；所述磁珠CR23的一端與所述第三支路零序電流傳變電路(8-3)的零序電流輸出端AIN03相接，所述磁珠CR23的另一端與電阻R12的一端和電阻R13的一端相接，所述電阻R13的另一端與非極性電容C25的一端相接且為所述第三消噪及濾波電路(6-3)的輸出端AIN03AD，所述電阻R12的另一端和非極性電容C25的另一端均接地；所述第四消噪及濾波電路(6-4)由電阻RlO和R11，以及磁珠CR22和非極性電容C24組成；所述磁珠CR22的一端與所述第四支路零序電流傳變電路(8-4)的零序電流輸出端AIN04相接，所述磁珠CR22的另一端與電阻RlO的一端和電阻Rll的一端相接，所述電阻Rll的另一端與非極性電容C24的一端相接且為所述第四消噪及濾波電路(6-4)的輸出端AIN04AD，所述電阻RlO的另一端和非極性電容C24的另一端均接地；所述第五消噪及濾波電路(6-5)由電阻R8和R9，以及磁珠CR21和非極性電容C23組成；所述磁珠CR21的一端與所述第五支路零序電流傳變電路(8-5)的零序電流輸出端AIN05相接，所述磁珠CR21的另一端與電阻R8的一端和電阻R9的一端相接，所述電阻R9的另一端與非極性電容C23的一端相接且為所述第五消噪及濾波電路(6-5)的輸出端AIN05AD，所述電阻R8的另一端和非極性電容C23的另一端均接地；所述第六消噪及濾波電路(6-6)由電阻R6和R7，以及磁珠CR20和非極性電容C22組成；所述磁珠CR20的一端與所述第六支路零序電流傳變電路(8-6)的零序電流輸出端AIN06相接，所述磁珠CR20的另一端與電阻R6的一端和電阻R7的一端相接，所述電阻R7的另一端與非極性電容C22的一端相接且為所述第六消噪及濾波電路(6-6)的輸出端AIN06AD，所述電阻R6的另一端和非極性電容C22的另一端均接地；所述第七消噪及濾波電路(6-7)由電阻R4和R5，以及磁珠CR19和非極性電容C21組成；所述磁珠CR19的一端與所述第七支路零序電流傳變電路(8-7)的零序電流輸出端AIN07相接，所述磁珠CR19的另一端與電阻R4的一端和電阻R5的一端相接，所述電阻R5的另一端與非極性電容C21的一端相接且為所述第七消噪及濾波電路(6-7)的輸出端AIN07AD，所述電阻R4的另一端和非極性電容C21的另一端均接地；所述第八消噪及濾波電路(6-8)由`電阻R2和R3，以及磁珠CR18和非極性電容C20組成；所述磁珠CR18的一端與所述第八支路零序電流傳變電路(8-8)的零序電流輸出端AIN08相接，所述磁珠CR18的另一端與電阻R2的一端和電阻R3的一端相接，所述電阻R3的另一端與非極性電容C20的一端相接且為所述第八消噪及濾波電路(6-8)的輸出端AIN08AD，所述電阻R2的另一端和非極性電容C20的另一端均接地；所述第九消噪及濾波電路(6-9)由電阻R49和R50，以及磁珠CR37和非極性電容C58組成；所述磁珠CR37的一端與所述電網(wǎng)電壓及零序電壓傳變電路模塊(7 )的電網(wǎng)電壓輸出端AIN09相接，所述磁珠CR37的另一端與電阻R49的一端和電阻R50的一端相接，所述電阻R50的另一端與非極性電容C58的一端相接且為所述第九消噪及濾波電路(6-9)的輸出端AIN09AD，所述電阻R49的另一端和非極性電容C58的另一端均接地；所述第十消噪及濾波電路(6-10)由電阻R47和R48，以及磁珠CR36和非極性電容C57組成；所述磁珠CR36的一端與所述電網(wǎng)電壓及零序電壓傳變電路模塊(7)的零序電壓輸出端AINlO相接，所述磁珠CR36的另一端與電阻R47的一端和電阻R48的一端相接，所述電阻R48的另一端與非極性電容C57的一端相接且為所述第十消噪及濾波電路(6-10)的輸出端AIN10AD，所述電阻R47的另一端和非極性電容C57的另一端均接地。
5.按照權(quán)利要求4所述的一種礦井電網(wǎng)暫態(tài)選漏裝置，其特征在于:所述微控制器模塊(I)為DSP芯片TMS320F2182，所述A/D轉(zhuǎn)換電路模塊(3)包括A/D轉(zhuǎn)換器TLC3578，A/D 轉(zhuǎn)換器 TLC3574,芯片 REF198，第一芯片 74LV245,電阻 R196、R197、R198、R199、R190、R200、R201 和 R202，非極性電容 C73、C75、C78、C79 和 C85,以及極性電容 C12、C13、C74、C76和C86 ;所述A/D轉(zhuǎn)換器TLC3578的引腳I和A/D轉(zhuǎn)換器TLC3574的引腳I均與所述DSP芯片TMS320F2182的引腳34相接且通過電阻R196與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳2、引腳7和引腳24以及A/D轉(zhuǎn)換器TLC3574的引腳2、引腳7和引腳24均與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的弓I腳3和A/D轉(zhuǎn)換器TLC3574的引腳3均與所述DSP芯片TMS320F2182的引腳40相接且通過電阻R197與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳4與所述DSP芯片TMS320F2182的引腳79相接且通過電阻R200與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3574的引腳4與所述DSP芯片TMS320F2182的引腳83相接且通過電阻R199與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳5和A/D轉(zhuǎn)換器TLC3574的引腳5均與所述DSP芯片TMS320F2182的引腳79相接且通過電阻R198與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳6和A/D轉(zhuǎn)換器TLC3574的引腳6均接地，所述A/D轉(zhuǎn)換器TLC3578的引腳8與所述第一芯片74LV245的引腳9相接且通過電阻R201與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3574的引腳8與所述第一芯片74LV245的引腳8相接且通過電阻R202與+3.3V電源的輸出端VDD33相接，所述第一芯片74LV245的引腳1、引腳10和引腳19均接地，所述第一芯片74LV245的引腳20與+3.3V電源的輸出端VDD33相接，所述第一芯片74LV245的引腳18-15依次對應(yīng)與所述DSP芯片TMS320F2182的引腳92-95相接，所述第一芯片74LV245的引腳14與所述DSP芯片TMS320F2182的引腳98相接，所述第一芯片74LV245的引腳13與所述DSP芯片TMS320F2182的引腳101相接，所述第一芯片74LV245的引腳12與所述DSP芯片TMS320F2182的引腳102相接，所述第一芯片74LV245的引腳11與所述DSP芯片TMS320F2182的引腳104相接;所述A/D轉(zhuǎn)換器TLC3578的引腳9-16依次對應(yīng)與所述第一消噪及濾波電路(6-1)的輸出端AIN01AD、第二消噪及濾波電路(6-2)的輸出端AIN02AD、第三消噪及濾波電路(6-3)的輸出端AIN03AD、第四消噪及濾波電路(6_4)的輸出端AIN04AD、第五消噪及濾波電路(6-5)的輸出端AIN05AD、第六消噪及濾波電路(6-6)的輸出端AIN06AD、第七消噪及濾波電路(6-7)的輸出端AIN07AD和第八消噪及濾波電路(6_8)的輸出端AIN08AD相接，所述A/D轉(zhuǎn)換器TLC3574的引腳9和引腳10依次對應(yīng)與所述第九消噪及濾波電路(6-9)的輸出端AIN09AD和第十消噪及濾波電路(6_10)的輸出端AIN10AD相接，所述A/D轉(zhuǎn)換器TLC3578的引腳17和引腳23以及A/D轉(zhuǎn)換器TLC3574的引腳13和引腳19均與+5V電源的輸出端AVCC相接，所述A/D轉(zhuǎn)換器TLC3578的引腳18、引腳20和引腳22以及A/D轉(zhuǎn)換器TLC3574的引腳14、引腳16和引腳18均接地，所述A/D轉(zhuǎn)換器TLC3578的引腳19和A/D轉(zhuǎn)換器TLC3574的引腳15均與極性電容C74的正極、極性電容C76的正極、非極性電容C78的一端、非極性電容C79的一端、非極性電容C85的一端、極性電容C86的正極、極性電容C12的正極和芯片REF198的引腳6相接，所述極性電容C74的負極、極性電容C76的負極、非極性電容C78的另一端、非極性電容C79的另一端、非極性電容C85的另一端、極性電容C86的負極、極性電容C12的負極和芯片REF198的引腳4均接地，所述芯片REF198的的引腳2和極性電容C13的正極均與+15V電源的輸出端+15V相接，所述極性電容C13的負極接地，所述A/D轉(zhuǎn)換器TLC3578的引腳21通過非極性電容C75接地，所述A/D轉(zhuǎn)換器TLC3574的引腳17通過非極性電容C73接地。
6.一種利用如權(quán)利要求1所述裝置的礦井電網(wǎng)暫態(tài)選漏方法，其特征在于該方法包括以下步驟: 步驟一、漏電信號的獲取:電網(wǎng)電壓及零序電壓傳變電路模塊(7)對電網(wǎng)電壓和零序電壓進行實時檢測并將檢測到的信號輸出給消噪及濾波電路模塊(6)，多個支路零序電流傳變電路模塊(8)分別對多條支路的零序電流進行實時檢測并將檢測到的信號輸出給消噪及濾波電路模塊(6)，消噪及濾波電路模塊(6)對電網(wǎng)電壓信號、零序電壓信號和多條支路的零序電流信號進行消噪及濾波處理； 步驟二、漏電信號的采集、存儲及分析處理:A/D轉(zhuǎn)換電路模塊(3 )在微控制器模塊(I)的控制下，對經(jīng)過消噪及濾波處理的電網(wǎng)電壓信號、零序電壓信號和多條支路的零序電流信號進行周期采樣，并對每一采樣周期內(nèi)所采集的信號進行A/D轉(zhuǎn)換后輸出給微控制器模塊(1)，微控制器模塊(I)將其接收到的電網(wǎng)電壓信號和零序電壓信號以及多條支路零序電流信號存儲到數(shù)據(jù)存儲器模塊(2)中，并對信號進行分析處理，得到電網(wǎng)電壓、電網(wǎng)零序電壓和各條支路零序電流超前于電網(wǎng)零序電壓的角度αρ α2、…、Cim并存儲到數(shù)據(jù)存儲器模塊(2)中；其中，m為支路總數(shù)且為自然數(shù)； 步驟三、判斷電網(wǎng)是否漏電:微控制器模塊(I)調(diào)用電網(wǎng)漏電判斷模塊對其在步驟二中分析處理得到的數(shù)據(jù)進行進一步分析處理，判斷電網(wǎng)是否漏電，當電網(wǎng)不漏電時，返回步驟二 ；當電網(wǎng)漏電時，執(zhí)行步驟四； 步驟四、選擇漏電支路，其具體過程如下: 步驟401、微控制器模塊(I)對其分析處理得到的人工漏電或電網(wǎng)漏電發(fā)生后半個周波內(nèi)的m條支路的零序電流采樣值進行進一步分析處理，根據(jù)公式
7.按照權(quán)利要求6所述的方法，其特征在于:步驟三中微控制器模塊(I)調(diào)用電網(wǎng)漏電判斷模塊對其在步驟二中分析處理得到的數(shù)據(jù)進行進一步分析處理，判斷電網(wǎng)是否漏電的具體過程為:微控制器模塊(I)將其分析處理得到的半個周波內(nèi)的多個電網(wǎng)零序電壓與設(shè)定的電網(wǎng)零序電壓門檻值Utjp相比較，當多個電網(wǎng)零序電壓均大于電網(wǎng)零序電壓門檻值Uop時，判斷為電網(wǎng)漏電；否則，當多個電網(wǎng)零序電壓中有小于電網(wǎng)零序電壓門檻值Utjp的時，判斷為電網(wǎng)不漏電。
8.按照權(quán)利要求7所述的方法，其特征在于:步驟三中所述電網(wǎng)零序電壓門檻值Utjp的取值為電網(wǎng)電壓的0.15倍，步驟404中所述明顯小區(qū)域像差門檻值Pset的取值為0.5。
9.按照權(quán)利要求6所述的方法，其特征在于:步驟三中微控制器模塊(I)調(diào)用電網(wǎng)漏電判斷模塊對其在步驟二中分析處理得到的數(shù)據(jù)進行進一步分析處理，判斷電網(wǎng)是否漏電的具體過程如下: 步驟301、計算漏電電阻Rg:微控制器模塊(I)根據(jù)公式
10.按照權(quán)利要求9所述的方法，其特征在于:步驟302中設(shè)定的漏電動作電阻值Rtjp的取值依據(jù)MT189-88《礦用隔爆型檢漏繼電器》的規(guī)定，當電網(wǎng)為1140V時，漏電動作電阻值1取201- ;當電網(wǎng)為660V時，漏電動作電阻值1取llkQ。
【文檔編號】G01R31/02GK103439628SQ201310419968
【公開日】2013年12月11日 申請日期:2013年9月14日 優(yōu)先權(quán)日:2013年9月14日
【發(fā)明者】趙建文 申請人:西安科技大學(xué)