數(shù)字熒光示波器隨機(jī)采樣擾相電路設(shè)計(jì)方法
【專利摘要】本發(fā)明屬電子測(cè)量?jī)x器領(lǐng)域，本發(fā)明的數(shù)字熒光示波器隨機(jī)采樣擾相電路設(shè)計(jì)方法，包括如下步驟：（1）采用待測(cè)信號(hào)作為觸發(fā)源，當(dāng)信號(hào)電平上升超過(guò)上升沿觸發(fā)電平或信號(hào)電平下降低于下降沿觸發(fā)電平時(shí)，觸發(fā)電路產(chǎn)生一個(gè)觸發(fā)脈沖，該脈沖激活數(shù)據(jù)采集電路，并在采樣時(shí)鐘作用下進(jìn)行一次采樣，從而獲得信號(hào)某一時(shí)刻的值；（2）由于采樣時(shí)鐘與信號(hào)是相互獨(dú)立的，此相位差將是一個(gè)隨機(jī)值，將采樣值和此相位差值同時(shí)存儲(chǔ)，按照相差大小順序排列，在疊加次數(shù)足夠大時(shí)，可以遍布所有可能的波形采樣過(guò)程，從而重構(gòu)目標(biāo)信號(hào)的完整采樣波形。實(shí)現(xiàn)時(shí)鐘周期內(nèi)任意位置的精確相位控制，非常適合時(shí)序微調(diào)應(yīng)用，對(duì)設(shè)置和保持時(shí)序?qū)?zhǔn)非常關(guān)鍵。
【專利說(shuō)明】數(shù)字熒光示波器隨機(jī)采樣擾相電路設(shè)計(jì)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬電子測(cè)量?jī)x器領(lǐng)域，尤其涉及一種數(shù)字熒光示波器隨機(jī)采樣擾相電路的實(shí)現(xiàn)方法。
【背景技術(shù)】
[0002]在高速數(shù)據(jù)采集系統(tǒng)中，實(shí)時(shí)采樣對(duì)信號(hào)的捕獲能力受到了 A/D最高采樣速率的限制。根據(jù)Nyquist采樣定理，若輸入信號(hào)最高頻率為fs，則系統(tǒng)采樣率fc必須滿足波形重建的條件，即fc > 2fs，為滿足實(shí)際采集系統(tǒng)的需要，一般應(yīng)滿足fc > 5fs?？梢?jiàn)，隨著輸入信號(hào)頻率的提高，對(duì)A/D轉(zhuǎn)換器的要求也更加苛刻。
[0003]隨機(jī)采樣系統(tǒng)通過(guò)對(duì)周期信號(hào)的多次采樣，把在信號(hào)不同周期中采樣得到的數(shù)據(jù)進(jìn)行重新排序，實(shí)現(xiàn)重建的信號(hào)波形。工作于隨機(jī)采樣模式的高速數(shù)據(jù)采集系統(tǒng)，信號(hào)頻率可以很高，而采樣頻率可以較低。
[0004]隨機(jī)采樣技術(shù)實(shí)現(xiàn)的關(guān)鍵在于:每次采樣時(shí)刻相對(duì)于觸發(fā)點(diǎn)的延遲時(shí)間是隨機(jī)的，即此延遲值在一個(gè)采樣周期內(nèi)均勻分布。但在實(shí)際的應(yīng)用中可以發(fā)現(xiàn)，隨著輸入信號(hào)頻率的提高，觸發(fā)點(diǎn)與采樣時(shí)刻之間的隨機(jī)性減弱，直接導(dǎo)致完成一次等效采樣時(shí)間增加，降低了數(shù)據(jù)采集系統(tǒng)的波形更新率。為此，通過(guò)對(duì)采樣時(shí)鐘人為加入擾動(dòng)，使采樣時(shí)刻相對(duì)于觸發(fā)點(diǎn)的延遲趨于隨機(jī)分布，可以提高波形更新率。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的技術(shù)效果能夠克服上述缺陷，提供一種數(shù)字熒光示波器隨機(jī)采樣擾相電路設(shè)計(jì)方法，其實(shí)現(xiàn)時(shí)鐘周期內(nèi)任意位置的精確相位控制。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:其包括如下步驟:
[0007](I)采用待測(cè)信號(hào)作為觸發(fā)源，當(dāng)信號(hào)電平上升超過(guò)上升沿觸發(fā)電平或信號(hào)電平下降低于下降沿觸發(fā)電平時(shí)，觸發(fā)電路產(chǎn)生一個(gè)觸發(fā)脈沖，該脈沖激活數(shù)據(jù)采集電路，并在采樣時(shí)鐘作用下進(jìn)行一次采樣，從而獲得信號(hào)某一時(shí)刻的值，通過(guò)測(cè)量每次ADC采樣序列起點(diǎn)與信號(hào)觸發(fā)時(shí)刻的相位差，就能確定本次采樣序列在信號(hào)波形中的位置；
[0008](2)由于采樣時(shí)鐘與信號(hào)是相互獨(dú)立的，此相位差將是一個(gè)隨機(jī)值，將采樣值和此相位差值同時(shí)存儲(chǔ)，按照相差大小順序排列，在疊加次數(shù)足夠大時(shí)，可以遍布所有可能的波形采樣過(guò)程，從而重構(gòu)目標(biāo)信號(hào)的完整采樣波形。
[0009]由于采樣時(shí)鐘與信號(hào)是相互獨(dú)立的，此相位差將是一個(gè)隨機(jī)值，將采樣值和此相位差值同時(shí)存儲(chǔ)，按照相差大小順序排列，在疊加次數(shù)η足夠大時(shí)，可以遍布所有可能的波形采樣過(guò)程，從而重構(gòu)目標(biāo)信號(hào)的完整采樣波形，即等同于一個(gè)完整的波形采樣。見(jiàn)附圖2是不同采樣時(shí)刻的波形根據(jù)相位差的大小順序排放，組成完整波形過(guò)程。
[0010]ADC采樣序列與觸發(fā)起始位置的相位差為一隨機(jī)值，最小為0，最大為一個(gè)采樣周期Τ。根據(jù)所需的等效采樣率的不同，需對(duì)一個(gè)采樣周期作不同精度的劃分，只有落在不同劃分區(qū)間內(nèi)的采樣數(shù)據(jù)序列方參與最終的排列，這樣就可以保證最終組出的波形遍布到了一個(gè)周期的各部分。若所需等效采樣率遠(yuǎn)高于采樣頻率時(shí)，例如ADC實(shí)時(shí)采樣率為125MHz時(shí)，為了實(shí)現(xiàn)25GHz的等效采樣率，必須將ADC —個(gè)采樣周期(8ns)等分為200個(gè)區(qū)間，當(dāng)所有區(qū)間均被遍布到時(shí)，方可組出一幀完整波形。
[0011]在理想情況下，采樣時(shí)鐘可能位于信號(hào)的任一位置，即采樣點(diǎn)與觸發(fā)點(diǎn)之間的時(shí)間間隔(觸發(fā)相位差)是一個(gè)隨機(jī)值，這樣波形疊加重組過(guò)程可以很快完成。但隨著輸入信號(hào)頻率的提高，此相位差的隨機(jī)性減弱，可能有相當(dāng)一部分相位差值在很長(zhǎng)時(shí)間內(nèi)無(wú)法遍歷到，其直接結(jié)果就是影響信號(hào)重組的更新率，導(dǎo)致整個(gè)數(shù)據(jù)采集系統(tǒng)反應(yīng)遲緩，影響整體性能。為此，我們利用FPGA為ADC的采樣時(shí)鐘加入擾相模塊。當(dāng)觸發(fā)電路產(chǎn)生觸發(fā)脈沖，激活一輪采樣過(guò)程后，采集的數(shù)據(jù)會(huì)根據(jù)各自相位差的不同，送入FPGA進(jìn)行波形重組。在此處理過(guò)程中，若對(duì)采樣時(shí)鐘進(jìn)行有規(guī)則的相移，將使得下一輪觸發(fā)采集開始時(shí)，ADC采樣序列起點(diǎn)與信號(hào)觸發(fā)時(shí)刻的相位差有較大改變，從而增加采樣點(diǎn)與觸發(fā)點(diǎn)間相位差的隨機(jī)性。
[0012]對(duì)ADC采樣時(shí)鐘進(jìn)行擾相有多種實(shí)現(xiàn)方法，如采用分立元件實(shí)現(xiàn)，但這種方法存在電路復(fù)雜、可靠性差等缺點(diǎn)。本發(fā)明利用FPGA器件的高度并行性特點(diǎn)，在對(duì)采集下的數(shù)據(jù)進(jìn)行后續(xù)處理的過(guò)程中，實(shí)現(xiàn)了 ADC采樣時(shí)鐘的精細(xì)延時(shí)，具有電路簡(jiǎn)單、功能強(qiáng)、修改方便和可靠性高等優(yōu)點(diǎn)。Virtex4系列FPGA是Xilinx公司的主流可編程邏輯器件，每片器件中有4?12個(gè)數(shù)字時(shí)鐘管理器DCM (DigitalClockManager)，每個(gè)DCM均提供了時(shí)鐘去歪斜、頻率合成及移相，甚至動(dòng)態(tài)重配置等應(yīng)用范圍廣、功能強(qiáng)大的時(shí)鐘管理功能。它利用延時(shí)鎖定環(huán)DLL，消除時(shí)鐘焊盤和內(nèi)部時(shí)鐘引腳間的擺動(dòng)，同時(shí)它還提供多種時(shí)鐘控制技術(shù)，實(shí)現(xiàn)時(shí)鐘周期內(nèi)任意位置的精確相位控制，非常適合時(shí)序微調(diào)應(yīng)用，對(duì)設(shè)置和保持時(shí)序?qū)?zhǔn)非常關(guān)鍵。
【專利附圖】

【附圖說(shuō)明】
[0013]圖1為本發(fā)明的觸發(fā)相位差與重組波形位置關(guān)系圖；
[0014]圖2為本發(fā)明的隨機(jī)采樣波形重組過(guò)程圖；
[0015]圖3為擾相電路工作流程圖；
[0016]圖4為Dcm控制狀態(tài)機(jī)；
[0017]圖5為Phase_Disturbence擾相模塊仿真波形；
[0018]圖6為無(wú)擾相模塊的觸發(fā)相位差分布；
[0019]圖7為添加擾相模塊后觸發(fā)相位差分布。
【具體實(shí)施方式】
[0020]本發(fā)明的數(shù)字熒光示波器隨機(jī)采樣擾相電路設(shè)計(jì)方法，包括如下步驟:
[0021 ] (I)采用待測(cè)信號(hào)作為觸發(fā)源，當(dāng)信號(hào)電平上升超過(guò)上升沿觸發(fā)電平或信號(hào)電平下降低于下降沿觸發(fā)電平時(shí)，觸發(fā)電路產(chǎn)生一個(gè)觸發(fā)脈沖，該脈沖激活數(shù)據(jù)采集電路，并在采樣時(shí)鐘作用下進(jìn)行一次采樣，從而獲得信號(hào)某一時(shí)刻的值，通過(guò)測(cè)量每次ADC采樣序列起點(diǎn)與信號(hào)觸發(fā)時(shí)刻的相位差，就能確定本次采樣序列在信號(hào)波形中的位置；
[0022](2)由于采樣時(shí)鐘與信號(hào)是相互獨(dú)立的，此相位差將是一個(gè)隨機(jī)值，將采樣值和此相位差值同時(shí)存儲(chǔ)，按照相差大小順序排列，在疊加次數(shù)足夠大時(shí)，可以遍布所有可能的波形采樣過(guò)程，從而重構(gòu)目標(biāo)信號(hào)的完整采樣波形。
[0023]ADC采樣序列與觸發(fā)起始位置的相位差為一隨機(jī)值，最小為0，最大為一個(gè)采樣周期T。
[0024]擾相電路的輸入輸出控制信號(hào)如下:clk_main_control為電路主控及相移控制時(shí)鐘，同時(shí)也是時(shí)鐘；clk_sample_in為輸入ADC米樣時(shí)鐘；clk_sample_out為經(jīng)過(guò)相移的輸出ADC采樣時(shí)鐘；disturb_en_edge為控制相移起止時(shí)間的輸入信號(hào)線；lock_ready為前級(jí)DCM鎖定信號(hào)。見(jiàn)附圖3:擾相電路工作流程圖。
[0025]DCM 的標(biāo)準(zhǔn)輸出端口 即具有 CLK0_0UT，CLK90_0UT, CLK180_0UT, CLK270_0UT 四種相位輸出，同時(shí)具有可變相移和固定相移兩種模式。在本發(fā)明中，為了獲得更均勻的相位分布，采用了可變相移模式。在可變相移模式中，用戶可以動(dòng)態(tài)地反復(fù)將相位向前或向后移動(dòng)輸入時(shí)鐘周期的I / 256，其相移控制針如表1所示。PSEN信號(hào)有效時(shí)，相移的大小可由與控制時(shí)鐘PSCLK同步的PSINCDEC信號(hào)的電平值決定增加或減少。
[0026]表1.DCM_ADV相移模式下控制信號(hào)
[0027]
【權(quán)利要求】
1.一種數(shù)字熒光示波器隨機(jī)采樣擾相電路設(shè)計(jì)方法，其特征在于，包括如下步驟: (1)采用待測(cè)信號(hào)作為觸發(fā)源，當(dāng)信號(hào)電平上升超過(guò)上升沿觸發(fā)電平或信號(hào)電平下降低于下降沿觸發(fā)電平時(shí)，觸發(fā)電路產(chǎn)生一個(gè)觸發(fā)脈沖，該脈沖激活數(shù)據(jù)采集電路，并在采樣時(shí)鐘作用下進(jìn)行一次采樣，從而獲得信號(hào)某一時(shí)刻的值，通過(guò)測(cè)量每次ADC采樣序列起點(diǎn)與信號(hào)觸發(fā)時(shí)刻的相位差，就能確定本次采樣序列在信號(hào)波形中的位置； (2)由于采樣時(shí)鐘與信號(hào)是相互獨(dú)立的，此相位差將是一個(gè)隨機(jī)值，將采樣值和此相位差值同時(shí)存儲(chǔ)，按照相差大小順序排列，在疊加次數(shù)足夠大時(shí)，可以遍布所有可能的波形采樣過(guò)程，從而重構(gòu)目標(biāo)信號(hào)的完整采樣波形。
2.根據(jù)權(quán)利要求1所述的數(shù)字熒光示波器隨機(jī)采樣擾相電路設(shè)計(jì)方法，其特征在于，ADC采樣序列與觸發(fā)起始位置的相位差為一隨機(jī)值，最小為O，最大為一個(gè)采樣周期T。
【文檔編號(hào)】G01R13/02GK104007300SQ201310566759
【公開日】2014年8月27日 申請(qǐng)日期:2013年11月14日 優(yōu)先權(quán)日:2013年11月14日
【發(fā)明者】呂華平 申請(qǐng)人:江蘇綠揚(yáng)電子儀器集團(tuán)有限公司