一種具有防抖功能的轉(zhuǎn)速測量方法
【專利摘要】本發(fā)明提出一種具有防抖功能的轉(zhuǎn)速測量方法，該方法首先在模擬電路中對轉(zhuǎn)速信號進(jìn)行處理，將其轉(zhuǎn)變?yōu)轭l率信號；然后在可編程邏輯器件中以高頻基準(zhǔn)時鐘信號對所述頻率信號進(jìn)行采集，再進(jìn)行滑窗濾波處理，計算得到實時轉(zhuǎn)速。該方法實時性強，可有效防止外界抖動的造成的采集結(jié)果偏差。
【專利說明】一種具有防抖功能的轉(zhuǎn)速測量方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于機載計算機接口處理領(lǐng)域，具體涉及一種轉(zhuǎn)速測量方法。
【背景技術(shù)】
[0002]在機載設(shè)備中，發(fā)動機轉(zhuǎn)速是非常關(guān)鍵的飛行參數(shù)，轉(zhuǎn)速信號的測量成為影響飛行安全的重要技術(shù)參數(shù)，傳統(tǒng)的頻率測量電路能夠有效地完成對發(fā)動機轉(zhuǎn)速信號的測量，但存在精度不高以及實時性差的問題，同時對外界機械振動也不能很好地濾除。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提出一種具有防抖功能的轉(zhuǎn)速測量方法，該方法實時性強，可有效防止外界抖動的造成的采集結(jié)果偏差。
[0004]本發(fā)明的技術(shù)方案如下:
[0005]一種具有防抖功能的轉(zhuǎn)速測量方法，首先在模擬電路中對轉(zhuǎn)速信號進(jìn)行處理，將其轉(zhuǎn)變?yōu)轭l率信號；然后在可編程邏輯器件中以高頻基準(zhǔn)時鐘信號對所述頻率信號進(jìn)行采集，再進(jìn)行滑窗濾波處理，計算得到實時轉(zhuǎn)速；
[0006]所述滑窗濾波處理具體為:實時將各個周期的頻率信號的采集值依次存入FPGA中的異步FIFO存儲器中，采用加法器對異步FIFO存儲器中的全部寄存器中存入的采集值進(jìn)行求和，再對求和結(jié)果取平均值，將平均值結(jié)果存入一個單獨的數(shù)據(jù)寄存器中；可編程邏輯器件不斷更新異步FIFO存儲器內(nèi)各個寄存器的采集值和所述數(shù)據(jù)寄存器的計算值，通過訪問所述數(shù)據(jù)寄存器即獲得實時轉(zhuǎn)速。
[0007]基于上述基本方案，本發(fā)明還做如下優(yōu)化限定和改進(jìn):
[0008]對轉(zhuǎn)速信號進(jìn)行處理，具體是通過接口調(diào)理電路對信號進(jìn)行隔直保護(hù)、濾波、放大；再經(jīng)過遲滯比較電路，將曲波轉(zhuǎn)化為方波；然后經(jīng)過電平轉(zhuǎn)換電路完成對轉(zhuǎn)速信號從模擬到數(shù)字的轉(zhuǎn)變，將頻率信號輸入到FPGA中。
[0009]上述FIFO的深度為16個字長，每個字長對應(yīng)一個16位的寄存器；所述數(shù)據(jù)寄存器為16位寄存器或32位寄存器。
[0010]在轉(zhuǎn)速測量工作前、后，可編程邏輯器件輸出給定頻率的方波激勵信號，在可編程邏輯器件中以高頻基準(zhǔn)時鐘信號對所述方波激勵信號進(jìn)行采集，再進(jìn)行滑窗濾波處理，通過比對采集結(jié)果和方波激勵信號的值來判斷采集電路是否正常工作。
[0011]本發(fā)明具有以下有益效果:
[0012]a.在可編程邏輯器件中實現(xiàn)滑窗濾波算法，采用滑窗濾波算法可以有效的消除機上環(huán)境噪音干擾，具有很好的防抖功能，采集結(jié)果精確。
[0013]b.轉(zhuǎn)速信號采集電路及自檢電路設(shè)計，主要包括接口調(diào)理電路、遲滯比較電路、電平轉(zhuǎn)化電路，經(jīng)過前段調(diào)理產(chǎn)生頻率信號在可編程邏輯器件中完成采集，采集電路的自檢測功能由可編程邏輯電路和激勵源信號電路實現(xiàn)，該電路功能有效的降低保障人員進(jìn)行排故的時間和精力。[0014]c.該方法實現(xiàn)簡單，不占用處理器資源；電路設(shè)計簡單，性能可靠，方便集成，可用于機載各類傳感器的頻率信號采集。
【專利附圖】

【附圖說明】
[0015]圖1為本發(fā)明的采集電路原理框架圖。
[0016]圖2為本發(fā)明的邏輯滑窗濾波與傳統(tǒng)的軟件滑窗濾波區(qū)別示意圖。
[0017]圖3為本發(fā)明的頻率測量方法示意圖。
【具體實施方式】
[0018]按照本發(fā)明的方法，設(shè)計一種轉(zhuǎn)速測量電路如圖1所示，首先由調(diào)理電路、遲滯比較電路及電平變化電路完成對被測信號從模擬到數(shù)字的轉(zhuǎn)變，該部分電路，將從發(fā)動機傳感器引出的正弦信號轉(zhuǎn)換為TTL電平頻率方波信號。該頻率信號直接接入FPGA中，采用硬件描述語言VHDL完成滑窗濾波算法，將采集的頻率結(jié)果存入特定寄存器地址中，CPU可以隨時讀取實時數(shù)據(jù)。
[0019]該電路還具有自檢測功能，通過可編程邏輯輸出給定頻率的方波信號，將該激勵信號切換至頻率采集電路，通過比對采集結(jié)果和激勵給定值來判斷采集電路是否正常工作。
[0020]對于實時采集的轉(zhuǎn)速信號，傳統(tǒng)的濾波算法采用軟件來完成數(shù)據(jù)解算，軟件濾波處理過程如下所述，通過周期任務(wù)調(diào)用采集函數(shù)對頻率信號進(jìn)行采集，采集過程是將可編程邏輯中緩沖區(qū)的數(shù)據(jù)讀來進(jìn)行計算，由于周期任務(wù)獲取數(shù)據(jù)比FPGA采集數(shù)據(jù)速度慢，，任務(wù)周期獲得的頻率數(shù)據(jù)實際上是非連續(xù)的幾個頻率值，如圖3所示，并且這些數(shù)據(jù)不具有實時性。軟件濾波可以平滑數(shù)據(jù)，然而當(dāng)外界頻率變化較快時，這種濾波方法實時性不佳同時耗費CPU資源。
[0021]本發(fā)明采用可編程邏輯器件對數(shù)據(jù)進(jìn)行滑窗濾波處理。如圖3所示，采用高頻基準(zhǔn)時鐘信號對被測信號進(jìn)行采集，將每周期被測信號的采集結(jié)果存入FPGA中的異步FIFO(Firstln First Out,先進(jìn)先出對列)存儲器中，該FIFO得深度為16個字長，采用加法器對16個寄存器中的周期進(jìn)行求和，再對求和結(jié)果取平均值，將平均值結(jié)果存入一個16位的數(shù)據(jù)寄存器中?？删幊踢壿嫴粩嗟母?6位寄存器的采集值和32位寄存器的計算值，這樣存寄存器的采集值是當(dāng)前外界采集的最新數(shù)據(jù)值。CPU通過控制訪問實時頻率采集結(jié)果。本方案中CPU每一時刻采集到值是最近16個周期內(nèi)采集頻率數(shù)據(jù)的平均值，具有很好的時效性，如圖3所示，F(xiàn)PGA計算數(shù)據(jù)是連續(xù)的16個周期的平均值，可有效的防止外界抖動的造成的采集結(jié)果偏差。
[0022]本發(fā)明的轉(zhuǎn)速測量方法的詳細(xì)流程如下:
[0023]1、外部首先采用霍爾傳感器將發(fā)動機上的轉(zhuǎn)速信號轉(zhuǎn)換為電信號送入本系統(tǒng)?；魻杺鞲衅魇歉鶕?jù)霍爾效應(yīng)制成的一種傳感器，主要實現(xiàn)磁電轉(zhuǎn)換，用于與磁場相關(guān)的運動參量的檢測，將物體的各種非電量參數(shù)轉(zhuǎn)變?yōu)殡妷狠敵?，在檢測和自動控制中有大量的應(yīng)用。
[0024]2、調(diào)理電路對信號進(jìn)行隔直保護(hù)、濾波、放大；信號在經(jīng)過遲滯比較電路，將曲波轉(zhuǎn)化為方波；再經(jīng)過電平轉(zhuǎn)化，將頻率信號輸入到FPGA中。[0025]3、在初始時，對FPGA中每一路頻率采集信號的16個16位存儲器進(jìn)行初始化為0。當(dāng)頻率信號進(jìn)入到FPGA時，在FPGA中根據(jù)基準(zhǔn)頻率對被測頻率信號進(jìn)行頻率計算，每周期計算一個頻率值，第一周期內(nèi)計算的頻率值記錄到第一個16位FIFO存儲器中；第二周期計算的頻率值記錄到第一個16位FIFO存儲器中，同時將原來第一個16位FIFO存儲器里的數(shù)值移到第二個16位FIFO存儲器中；依次類推。
[0026]4、當(dāng)16個FIFO存儲器里的數(shù)值均不為0時，即存儲器第一次記錄滿，此時將16個周期所計算的頻率值進(jìn)行求和取平均，平均值表示連續(xù)16個周期的頻率頻率值，將該平均值記錄到一個16位的FIFO存儲器中。
[0027]5，每周期計算一個頻率值后，依次更改16個16位寄存器內(nèi)容，以及邏輯滑窗平均值。
[0028]6、CPU每次訪問數(shù)據(jù)時，讀取FPGA中計算的平均值，此時，該數(shù)據(jù)是最近16個周期的平均值，具有實時性以及防抖功能，同時減少CPU處理器的壓力。
【權(quán)利要求】
1.一種具有防抖功能的轉(zhuǎn)速測量方法，首先在模擬電路中對轉(zhuǎn)速信號進(jìn)行處理，將其轉(zhuǎn)變?yōu)轭l率信號；然后在可編程邏輯器件中以高頻基準(zhǔn)時鐘信號對所述頻率信號進(jìn)行采集，再進(jìn)行滑窗濾波處理，計算得到實時轉(zhuǎn)速；所述滑窗濾波處理具體為:實時將各個周期的頻率信號的采集值依次存入FPGA中的異步FIFO存儲器中，采用加法器對異步FIFO存儲器中的全部寄存器中存入的采集值進(jìn)行求和，再對求和結(jié)果取平均值，將平均值結(jié)果存入一個單獨的數(shù)據(jù)寄存器中；可編程邏輯器件不斷更新異步FIFO存儲器內(nèi)各個寄存器的采集值和所述數(shù)據(jù)寄存器的計算值，通過訪問所述數(shù)據(jù)寄存器即獲得實時轉(zhuǎn)速。
2.根據(jù)權(quán)利要求1所述的轉(zhuǎn)速測量方法，其特征在于:對轉(zhuǎn)速信號進(jìn)行處理，具體是通過接口調(diào)理電路對信號進(jìn)行隔直保護(hù)、濾波、放大；再經(jīng)過遲滯比較電路，將曲波轉(zhuǎn)化為方波；然后經(jīng)過電平轉(zhuǎn)換電路完成對轉(zhuǎn)速信號從模擬到數(shù)字的轉(zhuǎn)變，將頻率信號輸入到FPGA中。
3.根據(jù)權(quán)利要求1所述的轉(zhuǎn)速測量方法，其特征在于:所述FIFO的深度為16個字長，每個字長對應(yīng)一個16位的寄存器；所述數(shù)據(jù)寄存器為16位寄存器或32位寄存器。
4.根據(jù)權(quán)利要求1所述的轉(zhuǎn)速測量方法，其特征在于:在轉(zhuǎn)速測量工作前、后，可編程邏輯器件輸出給定頻率的方波激勵信號，在可編程邏輯器件中以高頻基準(zhǔn)時鐘信號對所述方波激勵信號進(jìn)行采集，再進(jìn)行滑窗濾波處理，通過比對采集結(jié)果和方波激勵信號的值來判斷采集電路是否正常工作。
【文檔編號】G01P3/44GK103675324SQ201310685260
【公開日】2014年3月26日 申請日期:2013年12月13日 優(yōu)先權(quán)日:2013年12月13日
【發(fā)明者】宋曉南, 席鵬, 張亮, 王永國, 潘旭, 樊瑞, 王凌偉, 楊瑾, 楊東亮, 何文靜 申請人:中國航空工業(yè)集團(tuán)公司第六三一研究所