任意階電平發(fā)生器的制造方法
【專利摘要】本發(fā)明提供了一種任意階電平發(fā)生器，所述任意階電平發(fā)生器包括：一選擇電路及與所述選擇電路連接的多個(gè)MOS管，其中，每個(gè)MOS管的柵極與所述選擇電路連接，每個(gè)MOS管的源極或者漏極與一電平連接。在本發(fā)明提供的任意階電平發(fā)生器中，通過(guò)多個(gè)MOS管并且每個(gè)MOS管的源極或者漏極與一電平連接，提供更多階電平（例如三階或者四階等）或者提供不同于測(cè)試機(jī)所能提供的兩階電平。
【專利說(shuō)明】任意階電平發(fā)生器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造設(shè)備【技術(shù)領(lǐng)域】，特別涉及一種任意階電平發(fā)生器。
【背景技術(shù)】
[0002]由于日益復(fù)雜的集成電路、材料和工藝的迅速引入，在今天的硅片制造中幾乎不可能每個(gè)芯片都符合規(guī)格要求。為糾正制作過(guò)程中的問(wèn)題，并確保有缺陷的芯片不會(huì)被送到客戶手里，在集成電路制造過(guò)程中引入了芯片測(cè)試(CP，Circuit Probing)。芯片測(cè)試是為了檢驗(yàn)規(guī)格的一致性而在硅片級(jí)集成電路上進(jìn)行的電學(xué)參數(shù)測(cè)量和功能測(cè)試。測(cè)試可以檢驗(yàn)出各芯片是否具有可接受的電學(xué)性能和完整的功能，其測(cè)試過(guò)程中使用的電學(xué)規(guī)格隨測(cè)試目的的不同而有所不同。如果芯片測(cè)試不完善，就可能造成更多的產(chǎn)品在客戶使用過(guò)程中失效，最終給芯片制造者帶來(lái)嚴(yán)重的后果。為此在集成電路的制造過(guò)程中引入能夠及早發(fā)現(xiàn)工藝問(wèn)題和將不良的芯片挑選出來(lái)的芯片測(cè)試是必不可少的。
[0003]芯片測(cè)試系統(tǒng)通常包括:測(cè)試機(jī)(Automatic Test Equipment, ATE)、探針卡(Probe Card)及探針臺(tái)(Prober),其中，測(cè)試機(jī)是能夠在被測(cè)器件上快速、準(zhǔn)確、重復(fù)地測(cè)量亞微安級(jí)電流和毫伏級(jí)電壓的自動(dòng)裝置；探針卡是測(cè)試機(jī)與被測(cè)器件之間的連接裝置；探針臺(tái)也稱為芯片定位裝置，可以在X、Y和Z方向調(diào)整被測(cè)器件的位置。測(cè)試時(shí)，測(cè)試機(jī)經(jīng)由探針卡將電流或電壓信號(hào)輸入到探針臺(tái)上的被測(cè)器件(DUT, Device Under Test)內(nèi)，然后再將該被測(cè)器件對(duì)于輸入信號(hào)的相應(yīng)結(jié)果返回到測(cè)試儀。
[0004]通常的，測(cè)試機(jī)只能輸出兩階電壓，其輸出的電壓范圍一般為-1V到7V。但是，在芯片測(cè)試過(guò)程中，有時(shí)會(huì)需要更多階電壓，例如三階、四階等；或者有時(shí)需要的兩階電壓與測(cè)試機(jī)所能提供的電壓不同。因此，如何提供多于兩階的電壓，或者提供其它電壓值的兩階電壓成了本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種任意階電平發(fā)生器，以解決現(xiàn)有的測(cè)試機(jī)只能輸出兩階電壓，并且其輸出的電壓范圍一般為-1V到7V，但是，在芯片測(cè)試過(guò)程中，有時(shí)會(huì)需要更多階電壓，例如三階、四階等；或者有時(shí)需要的兩階電壓值與測(cè)試機(jī)所能提供的兩階電壓值不同的問(wèn)題。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種任意階電平發(fā)生器，所述任意階電平發(fā)生器包括:一選擇電路及與所述選擇電路連接的多個(gè)MOS管，其中，每個(gè)MOS管的柵極與所述選擇電路連接，每個(gè)MOS管的源極或者漏極與一電平連接。
[0007]可選的，在所述的任意階電平發(fā)生器中，所述選擇電路通過(guò)向柵極提供電平以選中相應(yīng)的MOS管。
[0008]可選的，在所述的任意階電平發(fā)生器中，所述選擇電路提供的電平為3.5V?5V。
[0009]可選的，在所述的任意階電平發(fā)生器中，所述選擇電路為脈沖發(fā)生器。
[0010]可選的，在所述的任意階電平發(fā)生器中，[0011]當(dāng)MOS管的源極與一電平連接時(shí)，該MOS管的漏極向被測(cè)器件提供電壓；
[0012]當(dāng)MOS管的漏極與一電平連接時(shí)，該MOS管的源極向被測(cè)器件提供電壓。
[0013]可選的，在所述的任意階電平發(fā)生器中，所述MOS管的數(shù)量為兩個(gè)、三個(gè)或者四個(gè)。
[0014]可選的，在所述的任意階電平發(fā)生器中，每個(gè)MOS管的源極或者漏極連接的電平值互不相同。
[0015]在本發(fā)明提供的任意階電平發(fā)生器中，通過(guò)多個(gè)MOS管并且每個(gè)MOS管的源極或者漏極與一電平連接，提供更多階電平(例如三階或者四階等)或者提供不同于測(cè)試機(jī)所能提供的兩階電平。
【專利附圖】

【附圖說(shuō)明】
[0016]圖1是本發(fā)明實(shí)施例一的任意階電平發(fā)生器的框結(jié)構(gòu)示意圖；
[0017]圖2是本發(fā)明實(shí)施例二的任意階電平發(fā)生器的框結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0018]以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的任意階電平發(fā)生器作進(jìn)一步詳細(xì)說(shuō)明。根據(jù)下面說(shuō)明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0019]【實(shí)施例一】
[0020]請(qǐng)參考圖1，其為本發(fā)明實(shí)施例一的任意階電平發(fā)生器的框結(jié)構(gòu)示意圖。如圖1所示，所述任意階電平發(fā)生器包括:選擇電路10及與所述選擇電路10連接的兩個(gè)MOS管，分別為MOS管IIa及MOS管11b，其中，每個(gè)MOS管的柵極與所述選擇電路10連接，每個(gè)MOS管的源極或者漏極與一電平連接。
[0021]在本實(shí)施例中，所述選擇電路10可以通過(guò)向柵極提供電平以選中相應(yīng)的MOS管，具體的，所述選擇電路10可以為脈沖發(fā)生器。例如，所述選擇電路10向所述MOS管Ila提供3.5V的電平，從而使得所述MOS管Ila開(kāi)啟，實(shí)現(xiàn)所述選擇電路10對(duì)于所述MOS管Ila的選擇。通常的，MOS管的開(kāi)啟電壓為3V~5V，因此，優(yōu)選的，所述選擇電路10提供的電平為3.5V~5V。具體的，例如，所述MOS管的開(kāi)啟電壓為3V，則所述選擇電路10提供的電平為3.5V或者4V等；所述MOS管的開(kāi)啟電壓為4V，則所述選擇電路10提供的電平為4V或者4.5V等。此外，若所述MOS管的開(kāi)啟電壓較大，則相應(yīng)的，所述選擇電路10可提供較高的電平。
[0022]在本實(shí)施例中，每個(gè)MOS管的源極可以與一電平連接，例如，MOS管Ila的源極與電平3.5V連接，MOS管Ilb的源極與電平7.6V連接，則通過(guò)本實(shí)施例提供的任意階電平發(fā)生器可以向被測(cè)器件提供3.5V和7.6V的電平。具體的，MOS管Ila的漏極以及MOS管Ilb的漏極與被測(cè)器件連接，通過(guò)MOS管Ila的漏極向被測(cè)器件提供3.5V電平，通過(guò)MOS管Ilb的漏極向被測(cè)器件提供7.6V電平。
[0023]由此可見(jiàn)，通過(guò)本實(shí)施例提供的任意階電平發(fā)生器可提供不同于測(cè)試機(jī)所能提供的兩階電平。[0024]【實(shí)施例二】
[0025]請(qǐng)參考圖2，其為本發(fā)明實(shí)施例二的任意階電平發(fā)生器的框結(jié)構(gòu)示意圖。如圖2所示，所述任意階電平發(fā)生器包括:選擇電路20及與所述選擇電路20連接的三個(gè)MOS管，分別為MOS管21a、MOS管21b及MOS管21c，其中，每個(gè)MOS管的柵極與所述選擇電路20連接，每個(gè)MOS管的源極或者漏極與一電平連接。
[0026]同樣的，在本實(shí)施例中，所述選擇電路20可以通過(guò)向柵極提供電平以選中相應(yīng)的MOS管，具體的，所述選擇電路20可以為脈沖發(fā)生器。例如，所述選擇電路20向所述MOS管21a提供3.5V的電平，從而使得所述MOS管21a開(kāi)啟，實(shí)現(xiàn)所述選擇電路20對(duì)于所述MOS管21a的選擇。通常的，MOS管的開(kāi)啟電壓為3V~5V，因此，優(yōu)選的，所述選擇電路20提供的電平為3.5V~5V。具體的，例如，所述MOS管的開(kāi)啟電壓為3V，則所述選擇電路20提供的電平為3.5V或者4V等；所述MOS管的開(kāi)啟電壓為4V，則所述選擇電路20提供的電平為4V或者4.5V等。此外，若所述MOS管的開(kāi)啟電壓較大，則相應(yīng)的，所述選擇電路20可提供較高的電平。
[0027]在本實(shí)施例中，每個(gè)MOS管的漏極可以與一電平連接，例如，MOS管21a的漏極與電平3.2V連接，M OS管21b的漏極與電平4.7V連接，MOS管21c的漏極與電平5.4V連接，則通過(guò)本實(shí)施例提供的任意階電平發(fā)生器可以向被測(cè)器件提供3.2V、4.7V和5.4V的電平。具體的，MOS管21a的源極、MOS管21b的源極以及MOS管21c的源極與被測(cè)器件連接，通過(guò)MOS管21a的源極向被測(cè)器件提供3.2V電平，通過(guò)MOS管21b的源極向被測(cè)器件提供4.7V電平，通過(guò)MOS管21c的源極向被測(cè)器件提供5.4V電平。
[0028]由此可見(jiàn)，通過(guò)本實(shí)施例提供的任意階電平發(fā)生器可提供更多階電平。
[0029]綜上所述，在本發(fā)明實(shí)施例提供的任意階電平發(fā)生器中，通過(guò)多個(gè)MOS管并且每個(gè)MOS管的源極或者漏極與一電平連接，可提供更多階電平(例如三階或者四階等)或者提供不同于測(cè)試機(jī)所能提供的兩階電平。
[0030]上述描述僅是對(duì)本發(fā)明較佳實(shí)施例的描述，并非對(duì)本發(fā)明范圍的任何限定，本發(fā)明領(lǐng)域的普通技術(shù)人員根據(jù)上述揭示內(nèi)容做的任何變更、修飾，均屬于權(quán)利要求書的保護(hù)范圍。
【權(quán)利要求】
1.一種任意階電平發(fā)生器，其特征在于，包括:一選擇電路及與所述選擇電路連接的多個(gè)MOS管，其中，每個(gè)MOS管的柵極與所述選擇電路連接，每個(gè)MOS管的源極或者漏極與一電平連接。
2.如權(quán)利要求1所述的任意階電平發(fā)生器，其特征在于，所述選擇電路通過(guò)向柵極提供電平以選中相應(yīng)的MOS管。
3.如權(quán)利要求2所述的任意階電平發(fā)生器，其特征在于，所述選擇電路提供的電平為3.5V ?5V。
4.如權(quán)利要求1所述的任意階電平發(fā)生器，其特征在于，所述選擇電路為脈沖發(fā)生器。
5.如權(quán)利要求1所述的任意階電平發(fā)生器，其特征在于， 當(dāng)MOS管的源極與一電平連接時(shí)，該MOS管的漏極向被測(cè)器件提供電壓； 當(dāng)MOS管的漏極與一電平連接時(shí)，該MOS管的源極向被測(cè)器件提供電壓。
6.如權(quán)利要求1所述的任意階電平發(fā)生器，其特征在于，所述MOS管的數(shù)量為兩個(gè)、三個(gè)或者四個(gè)。
7.如權(quán)利要求1?6中任一項(xiàng)所述的任意階電平發(fā)生器，其特征在于，每個(gè)MOS管的源極或者漏極連接的電平值互不相同。
【文檔編號(hào)】G01R1/28GK103675372SQ201310689269
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年12月16日 優(yōu)先權(quán)日:2013年12月16日
【發(fā)明者】顧春華, 劉遠(yuǎn)華, 王錦, 祁建華 申請(qǐng)人:上海華嶺集成電路技術(shù)股份有限公司