專利名稱：基于fpga的數(shù)字電壓表的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電力領(lǐng)域，具體涉及一種基于FPGA的數(shù)字電壓表。
背景技術(shù)：
隨著電子技術(shù)的發(fā)展，當(dāng)前數(shù)字電子系統(tǒng)的設(shè)計(jì)正朝著速度快、容量大、體積小、重量輕的方向發(fā)展。推動(dòng)該潮流發(fā)展的引擎就是日趨進(jìn)步和完善的ASIC設(shè)計(jì)技術(shù)。目前數(shù)字系統(tǒng)的設(shè)計(jì)可以直接面向用戶需求，根據(jù)系統(tǒng)的行為和功能的要求，自上而下的完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗(yàn)證，直接生成器件。傳統(tǒng)的數(shù)字電壓表設(shè)計(jì)通常以大規(guī)模ASIC為核心器件，并輔以少量中規(guī)模集成電路及顯示器件構(gòu)成。ASIC完成從模擬量的輸入到數(shù)字量的輸出，是數(shù)字電壓表的心臟。這種電壓表的設(shè)計(jì)簡(jiǎn)單、精確度高，但是這種設(shè)計(jì)方法由于采用了 ASIC器件使得它欠缺靈活性，其系統(tǒng)功能固定，難以更新擴(kuò)展。后來(lái)發(fā)展起來(lái)的用微處理器控制通用A/D轉(zhuǎn)換器件的數(shù)字電壓表 的設(shè)計(jì)的靈活性明顯提高，系統(tǒng)功能的擴(kuò)展變得簡(jiǎn)單，但是由于微處理器的引腳數(shù)量有限，其控制轉(zhuǎn)換速度和靈活性還是不能滿足日益發(fā)展的電子工業(yè)的需求。

實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種集成度高、速度快、性能可靠、設(shè)計(jì)靈活性好、擴(kuò)展功能強(qiáng)、后續(xù)改進(jìn)方便、設(shè)計(jì)簡(jiǎn)單、精確度高、體積緊湊的基于FPGA的數(shù)字電壓表。為解決上述技術(shù)問(wèn)題，本實(shí)用新型采用的技術(shù)方案為:一種基于FPGA的數(shù)字電壓表，包括按鍵模塊、FPGA控制模塊和顯示模塊，所述FPGA控制模塊包括前置放大模塊、A/D轉(zhuǎn)換模塊、計(jì)數(shù)器模塊、譯碼驅(qū)動(dòng)模塊、邏輯控制模塊，所述邏輯控制模塊分別與A/D轉(zhuǎn)換模塊、計(jì)數(shù)器模塊、譯碼驅(qū)動(dòng)模塊相連，所述前置放大模塊、A/D轉(zhuǎn)換模塊、計(jì)數(shù)器模塊、譯碼驅(qū)動(dòng)模塊依次相連，所述前置放大模塊將輸入的模擬電壓信號(hào)輸出至A/D轉(zhuǎn)換模塊轉(zhuǎn)換為數(shù)字信號(hào)輸入計(jì)數(shù)器模塊，所述計(jì)數(shù)器模塊將數(shù)字信號(hào)進(jìn)行轉(zhuǎn)碼計(jì)數(shù)后通過(guò)譯碼驅(qū)動(dòng)模塊輸出至顯示模塊。作為上述技術(shù)方案的進(jìn)一步改進(jìn):所述顯示模塊包括三個(gè)共陽(yáng)極式LED數(shù)碼管。所述計(jì)數(shù)器模塊包括依次相連的二一十進(jìn)制轉(zhuǎn)換器、十進(jìn)制B⑶碼轉(zhuǎn)換器、B⑶多路數(shù)據(jù)選擇器，所述二一十進(jìn)制轉(zhuǎn)換器的輸入端與A/D轉(zhuǎn)換模塊相連，所述BCD多路數(shù)據(jù)選擇器的輸出端與譯碼驅(qū)動(dòng)模塊相連，所述二一十進(jìn)制轉(zhuǎn)換器將A/D轉(zhuǎn)換模塊輸出的8位二進(jìn)制數(shù)字量轉(zhuǎn)換為十進(jìn)制數(shù)字量輸出，所述十進(jìn)制BCD碼轉(zhuǎn)換器將輸入的十進(jìn)制數(shù)字量轉(zhuǎn)換為12位BCD碼輸出，所述BCD多路數(shù)據(jù)選擇器將輸入的12位BCD碼平均分成3路信號(hào)并分別輸入三個(gè)共陽(yáng)極式LED數(shù)碼管。本實(shí)用新型具有下述優(yōu)點(diǎn):本實(shí)用新型包括按鍵模塊、FPGA控制模塊和顯示模塊，F(xiàn)PGA控制模塊包括前置放大模塊、A/D轉(zhuǎn)換模塊、計(jì)數(shù)器模塊、譯碼驅(qū)動(dòng)模塊、邏輯控制模塊，邏輯控制模塊分別與A/D轉(zhuǎn)換模塊、計(jì)數(shù)器模塊、譯碼驅(qū)動(dòng)模塊相連，前置放大模塊、A/D轉(zhuǎn)換模塊、計(jì)數(shù)器模塊、譯碼驅(qū)動(dòng)模塊依次相連，前置放大模塊將輸入的模擬電壓信號(hào)輸出至A/D轉(zhuǎn)換模塊轉(zhuǎn)換為數(shù)字信號(hào)輸入計(jì)數(shù)器模塊，計(jì)數(shù)器模塊將數(shù)字信號(hào)進(jìn)行轉(zhuǎn)碼計(jì)數(shù)后通過(guò)譯碼驅(qū)動(dòng)模塊輸出至顯示模塊，本實(shí)用新型基于FPGA控制模塊作為核心實(shí)現(xiàn)了數(shù)字電壓表的核心功能，本實(shí)用新型應(yīng)用EDA及FPGA技術(shù)，具有集成度高、速度快、性能可靠、設(shè)計(jì)靈活性好、擴(kuò)展功能強(qiáng)、后續(xù)改進(jìn)方便、設(shè)計(jì)簡(jiǎn)單、精確度高、體積緊湊的優(yōu)點(diǎn)。

為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本實(shí)用新型實(shí)施例的整體框架結(jié)構(gòu)示意圖。圖2為本實(shí)用新型實(shí)施例的帶數(shù)據(jù)傳輸流向的詳細(xì)框架結(jié)構(gòu)示意圖。圖例說(shuō)明:1、按鍵模塊；2、FPGA控制模塊；21、前置放大模塊；22、A/D轉(zhuǎn)換模塊；23、計(jì)數(shù)器模塊；231、二一^h進(jìn)制轉(zhuǎn)換器；232、十進(jìn)制B⑶碼轉(zhuǎn)換器；233、B⑶多路數(shù)據(jù)選擇器；24、譯碼驅(qū)動(dòng)模塊；25、邏輯控制模塊；3、顯示模塊。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行詳細(xì)闡述，以使本實(shí)用新型的優(yōu)點(diǎn)和特征能更易于被本領(lǐng)域技術(shù)人員理解，從而對(duì)本實(shí)用新型的保護(hù)范圍做出更為清楚明確的界定。如圖1和圖2所示，本實(shí)施例基于FPGA的數(shù)字電壓表包括按鍵模塊1、FPGA控制模塊2和顯示模塊3，F(xiàn)PGA控制 模塊2包括前置放大模塊21、A/D轉(zhuǎn)換模塊22、計(jì)數(shù)器模塊23、譯碼驅(qū)動(dòng)模塊24、邏輯控制模塊25，邏輯控制模塊25分別與A/D轉(zhuǎn)換模塊22、計(jì)數(shù)器模塊23、譯碼驅(qū)動(dòng)模塊24相連，前置放大模塊21、A/D轉(zhuǎn)換模塊22、計(jì)數(shù)器模塊23、譯碼驅(qū)動(dòng)模塊24依次相連，前置放大模塊21將輸入的模擬電壓信號(hào)輸出至A/D轉(zhuǎn)換模塊22轉(zhuǎn)換為數(shù)字信號(hào)輸入計(jì)數(shù)器模塊23，計(jì)數(shù)器模塊23將數(shù)字信號(hào)進(jìn)行轉(zhuǎn)碼計(jì)數(shù)后通過(guò)譯碼驅(qū)動(dòng)模塊24輸出至顯示模塊3。本實(shí)施例的A/D轉(zhuǎn)換模塊22基于FPGA實(shí)現(xiàn)，此外A/D轉(zhuǎn)換模塊22也可以選用型號(hào)為ADC0809A/D轉(zhuǎn)換器通過(guò)外部的轉(zhuǎn)換電路實(shí)現(xiàn)，ADC0809A/D轉(zhuǎn)換器為單極性輸入、逐次逼近型A/D轉(zhuǎn)換器，含有8位逐次逼近型A/D轉(zhuǎn)換器、8通道多路轉(zhuǎn)換器和3位地址鎖存和譯碼器，從而能夠?qū)崿F(xiàn)對(duì)8路輸入模擬量IN0-1N7的選擇。本實(shí)施例中，計(jì)數(shù)器模塊23包括依次相連的二一十進(jìn)制轉(zhuǎn)換器231、十進(jìn)制B⑶碼轉(zhuǎn)換器232、B⑶多路數(shù)據(jù)選擇器233，二一^h進(jìn)制轉(zhuǎn)換器231的輸入端與A/D轉(zhuǎn)換模塊22相連，B⑶多路數(shù)據(jù)選擇器233的輸出端與譯碼驅(qū)動(dòng)模塊24相連，二一十進(jìn)制轉(zhuǎn)換器231將A/D轉(zhuǎn)換模塊22輸出的8位二進(jìn)制數(shù)字量轉(zhuǎn)換為十進(jìn)制數(shù)字量輸出，十進(jìn)制BCD碼轉(zhuǎn)換器232將輸入的十進(jìn)制數(shù)字量轉(zhuǎn)換為12位B⑶碼輸出，B⑶多路數(shù)據(jù)選擇器233將輸入的12位BCD碼平均分成3路信號(hào)并分別輸入三個(gè)共陽(yáng)極式LED數(shù)碼管。[0019]本實(shí)施例中，顯示模塊3包括三個(gè)共陽(yáng)極式LED數(shù)碼管。本實(shí)施例的核心即為FPGA控制模塊2，除上述電路結(jié)構(gòu)以外，F(xiàn)PGA控制模塊2還包括基準(zhǔn)電源和工作電源，基準(zhǔn)電源是穩(wěn)定度極高的電壓源，用來(lái)比較轉(zhuǎn)入信號(hào)的大??；工作電源用于為集成電路工作提供電源，輸入3-18V的電源。本實(shí)施例的工作過(guò)程如下:I)前置放大模塊21對(duì)轉(zhuǎn)入信號(hào)進(jìn)行前置放大或衰減，用以擴(kuò)大測(cè)量范圍。2)A/D轉(zhuǎn)換模塊22將轉(zhuǎn)入的模擬量轉(zhuǎn)換成數(shù)字量；3)計(jì)數(shù)器模塊23記錄A/D轉(zhuǎn)換器22轉(zhuǎn)換后與模擬量相對(duì)應(yīng)的數(shù)字量的值。4)譯碼驅(qū)動(dòng)模塊24將計(jì)數(shù)器中的數(shù)字量轉(zhuǎn)換成數(shù)碼顯示器的筆段碼，并驅(qū)動(dòng)、點(diǎn)亮。其中，邏輯控制模塊25由時(shí)鐘發(fā)生器與邏輯電路組成，用來(lái)控制A/D轉(zhuǎn)換模塊22、計(jì)數(shù)器模塊23、譯碼驅(qū)動(dòng)模塊24，使它們按一定的時(shí)序及順序工作。通過(guò)A/D轉(zhuǎn)換模塊22得到8位二進(jìn)制數(shù)字量，但無(wú)法直接驅(qū)動(dòng)顯示模塊3 (LED數(shù)碼管)，因此我們需要先通過(guò)二一十進(jìn)制轉(zhuǎn)換器231將8位二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)，再通過(guò)十進(jìn)制BCD碼轉(zhuǎn)換器232轉(zhuǎn)換為B⑶碼，從而與LED數(shù)碼管顯示相匹配。通過(guò)十進(jìn)制B⑶碼轉(zhuǎn)換器232轉(zhuǎn)換得到12位B⑶碼，但12位的數(shù)據(jù)是無(wú)法直接在3個(gè)LED數(shù)碼管上顯示的，因此本實(shí)施例通過(guò)B⑶多路數(shù)據(jù)選擇器233將12位的BCD碼分成3路信號(hào)，每一路4位然后分別接到相應(yīng)數(shù)碼管顯示電路的輸入上，從而完成顯示工作。本實(shí)施例中，數(shù)字電壓表能夠測(cè)量0-5V的電壓值，測(cè)得值為3位有效數(shù)字，保留兩位小數(shù)并在LED數(shù)碼管上顯示出來(lái)。除了能夠測(cè)量0-5V之間的電壓值外，當(dāng)被測(cè)電壓 超過(guò)0-5V的范圍時(shí)，電壓表會(huì)在數(shù)碼管上顯示出‘倒F’的符號(hào)，表示測(cè)量溢出錯(cuò)誤。通過(guò)按鍵模塊I的開(kāi)關(guān)按鈕來(lái)啟動(dòng)電壓表進(jìn)行測(cè)量，每測(cè)量完一次通過(guò)按鍵模塊I的復(fù)位按鈕使電壓表歸零。以上所述僅為本實(shí)用新型的優(yōu)選實(shí)施方式，本實(shí)用新型的保護(hù)范圍并不僅限于上述實(shí)施方式，凡是屬于本實(shí)用新型原理的技術(shù)方案均屬于本實(shí)用新型的保護(hù)范圍。對(duì)于本領(lǐng)域的技術(shù)人員而言，在不脫離本實(shí)用新型的原理的前提下進(jìn)行的若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本實(shí)用新型的保護(hù)范圍。
權(quán)利要求1.一種基于FPGA的數(shù)字電壓表，其特征在于:包括按鍵模塊(I)、FPGA控制模塊(2)和顯示模塊(3)，所述FPGA控制模塊(2)包括前置放大模塊(21)、A/D轉(zhuǎn)換模塊(22)、計(jì)數(shù)器模塊(23)、譯碼驅(qū)動(dòng)模塊(24)、邏輯控制模塊(25)，所述邏輯控制模塊(25)分別與A/D轉(zhuǎn)換模塊(22)、計(jì)數(shù)器模塊(23)、譯碼驅(qū)動(dòng)模塊(24)相連，所述前置放大模塊(21)、A/D轉(zhuǎn)換模塊(22)、計(jì)數(shù)器模塊(23)、譯碼驅(qū)動(dòng)模塊(24)依次相連，所述前置放大模塊(21)將輸入的模擬電壓信號(hào)輸出至A/D轉(zhuǎn)換模塊(22)轉(zhuǎn)換為數(shù)字信號(hào)輸入計(jì)數(shù)器模塊(23)，所述計(jì)數(shù)器模塊(23)將數(shù)字信 號(hào)進(jìn)行轉(zhuǎn)碼計(jì)數(shù)后通過(guò)譯碼驅(qū)動(dòng)模塊(24)輸出至顯示模塊(3)。
2.根據(jù)權(quán)利要求1所述的基于FPGA的數(shù)字電壓表，其特征在于:所述顯示模塊(3)包括三個(gè)共陽(yáng)極式LED數(shù)碼管。
3.根據(jù)權(quán)利要求2所述的基于FPGA的數(shù)字電壓表，其特征在于:所述計(jì)數(shù)器模塊(23)包括依次相連的二一^h進(jìn)制轉(zhuǎn)換器(231)、十進(jìn)制B⑶碼轉(zhuǎn)換器(232)、B⑶多路數(shù)據(jù)選擇器(233)，所述二一^h進(jìn)制轉(zhuǎn)換器(231)的輸入端與A/D轉(zhuǎn)換模塊(22)相連，所述BCD多路數(shù)據(jù)選擇器(233)的輸出端與譯碼驅(qū)動(dòng)模塊(24)相連，所述二一十進(jìn)制轉(zhuǎn)換器(231)將A/D轉(zhuǎn)換模塊(22)輸出的8位二進(jìn)制數(shù)字量轉(zhuǎn)換為十進(jìn)制數(shù)字量輸出，所述十進(jìn)制BCD碼轉(zhuǎn)換器(232)將輸入的十進(jìn)制數(shù)字量轉(zhuǎn)換為12位BCD碼輸出，所述BCD多路數(shù)據(jù)選擇器(233)將輸入的12位BCD碼平均分成3路信號(hào)并分別輸入三個(gè)共陽(yáng)極式LED數(shù)碼管。
專利摘要本實(shí)用新型公開(kāi)了一種基于FPGA的數(shù)字電壓表，包括按鍵模塊、FPGA控制模塊和顯示模塊，F(xiàn)PGA控制模塊包括前置放大模塊、A/D轉(zhuǎn)換模塊、計(jì)數(shù)器模塊、譯碼驅(qū)動(dòng)模塊、邏輯控制模塊，邏輯控制模塊分別與A/D轉(zhuǎn)換模塊、計(jì)數(shù)器模塊、譯碼驅(qū)動(dòng)模塊相連，前置放大模塊、A/D轉(zhuǎn)換模塊、計(jì)數(shù)器模塊、譯碼驅(qū)動(dòng)模塊依次相連，前置放大模塊將輸入的模擬電壓信號(hào)輸出至A/D轉(zhuǎn)換模塊轉(zhuǎn)換為數(shù)字信號(hào)輸入計(jì)數(shù)器模塊，計(jì)數(shù)器模塊將數(shù)字信號(hào)進(jìn)行轉(zhuǎn)碼計(jì)數(shù)后通過(guò)譯碼驅(qū)動(dòng)模塊輸出至顯示模塊。本實(shí)用新型應(yīng)用EDA及FPGA技術(shù)，具有集成度高、速度快、性能可靠、設(shè)計(jì)靈活性好、擴(kuò)展功能強(qiáng)、后續(xù)改進(jìn)方便、設(shè)計(jì)簡(jiǎn)單、精確度高、體積緊湊的優(yōu)點(diǎn)。
文檔編號(hào)G01R19/25GK203133160SQ201320172700
公開(kāi)日2013年8月14日 申請(qǐng)日期2013年3月28日 優(yōu)先權(quán)日2013年3月28日
發(fā)明者陳孟元, 伍潤(rùn)東, 凌有鑄 申請(qǐng)人:安徽工程大學(xué)