基于光纖通道的測(cè)試系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型公開了一種光纖通信傳輸【技術(shù)領(lǐng)域】的基于光纖通道的測(cè)試系統(tǒng)，包括第一參考時(shí)鐘芯片、第二參考時(shí)鐘芯片，還包括中央處理器、光收發(fā)器、FPGA現(xiàn)場(chǎng)可編程門陣列、EPROM存儲(chǔ)器、JTAG調(diào)試器，第一參考時(shí)鐘芯片、第二參考時(shí)鐘芯片均與中央處理器連接，中央處理器、EPROM存儲(chǔ)器、JTAG調(diào)試器、光收發(fā)器均與FPGA現(xiàn)場(chǎng)可編程門陣列連接，JTAG調(diào)試器連接EPROM存儲(chǔ)器。它可以實(shí)現(xiàn)測(cè)試FPGA現(xiàn)場(chǎng)可編程門陣列的各個(gè)模塊，直接將配置程序?qū)懭隕PROM存儲(chǔ)器，工程周期短，開發(fā)方便、靈活。
【專利說明】基于光纖通道的測(cè)試系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及光纖通信傳輸【技術(shù)領(lǐng)域】，具體說是一種光纖通信測(cè)量、控制或信號(hào)傳輸系統(tǒng)。
【背景技術(shù)】
[0002]光纖通信，是利用光導(dǎo)纖維傳輸信號(hào)，以實(shí)現(xiàn)信息傳遞的一種通信方式。一對(duì)單模光導(dǎo)纖維可以同時(shí)開通35000個(gè)電話，和電通信相比具有傳輸頻帶寬、傳輸損耗低、損耗均勻且不受溫度的影響、抗干擾能力強(qiáng)、保真度高、信號(hào)保密度高、工作可靠度高等特點(diǎn)，其采用的高速串行能力的傳輸協(xié)議，具有高可靠性、高帶寬、實(shí)時(shí)性高的特點(diǎn)。隨著光纖技術(shù)的進(jìn)步，特別是無水峰的全波窗口光纖的發(fā)展，從1280nm到1625nm的廣闊的光頻范圍內(nèi)，都能實(shí)現(xiàn)低損耗、低色散傳輸，傳輸容量呈幾百倍、幾千倍甚至上萬(wàn)倍的增長(zhǎng)。同時(shí)光纖通信采用點(diǎn)對(duì)點(diǎn)、星形、鏈狀、環(huán)形網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，中間設(shè)備少，不需要進(jìn)行復(fù)雜的協(xié)議轉(zhuǎn)換。正是如此，光纖通信系統(tǒng)逐漸成為主流通信系統(tǒng)。
[0003]光纖通信系統(tǒng)不僅包括基礎(chǔ)的硬件系統(tǒng)，還包括監(jiān)控管理系統(tǒng)，其主要功能是對(duì)組成光纖通信系統(tǒng)的各種連接設(shè)備進(jìn)行性能和工作狀態(tài)的監(jiān)測(cè)，發(fā)生故障時(shí)會(huì)自動(dòng)告警并予以處理，對(duì)保護(hù)倒換系統(tǒng)實(shí)行自動(dòng)控制。同時(shí)它還可以實(shí)現(xiàn)對(duì)數(shù)據(jù)的實(shí)時(shí)顯示和存儲(chǔ)，以及對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行即時(shí)分析處理。監(jiān)控管理系統(tǒng)不僅可以接收光端機(jī)發(fā)送的光纖通道數(shù)據(jù)，還可以直接與另一個(gè)光纖網(wǎng)絡(luò)終端進(jìn)行互連。
[0004]光纖通信系統(tǒng)的運(yùn)行和監(jiān)控功能主要是通過光纖通道數(shù)據(jù)接口卡來實(shí)現(xiàn)。光纖通道數(shù)據(jù)接口卡的系統(tǒng)功能和電路邏輯比較復(fù)雜，需要較多的可配置邏輯塊。這種可配置性主要通過現(xiàn)場(chǎng)可編程門陣列(FPGA)來實(shí)現(xiàn)，設(shè)計(jì)工程師利用FPGA上的資源將許多系統(tǒng)功能配置到器件的邏輯電路上，縮減系統(tǒng)電路板上的電路數(shù)量，設(shè)計(jì)工程師還可以利用FPGA的可配置特性來更改邏輯以增加或移除功能、修補(bǔ)邏輯漏洞或者改善性能。
[0005]光纖通道數(shù)據(jù)接口卡采用的可編程門陣列(FPGA)包括光纖通道數(shù)據(jù)處理模塊、數(shù)據(jù)緩存、和計(jì)算機(jī)連接的總線控制模塊、光纖通道數(shù)據(jù)存儲(chǔ)卡工作狀態(tài)寄存器組。其中設(shè)計(jì)工程師可對(duì)光纖通道數(shù)據(jù)處理模塊、和計(jì)算機(jī)連接的總線控制模塊進(jìn)行配置，通過配置調(diào)整實(shí)現(xiàn)邏輯，使各個(gè)模塊處于最佳的工作狀態(tài)，增加FPGA各模塊工作的協(xié)調(diào)性和穩(wěn)定性，進(jìn)而提高FPGA的整體性能。還通過配置光纖通道數(shù)據(jù)接口卡，來適應(yīng)所在的光線通道網(wǎng)絡(luò)，消除實(shí)際應(yīng)用中發(fā)現(xiàn)的問題，從而最大程度地滿足光纖網(wǎng)絡(luò)的運(yùn)行和監(jiān)測(cè)需求。
[0006]FPGA的配置程序設(shè)置在EPROM中，當(dāng)光纖通道數(shù)據(jù)接口卡加電時(shí)，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可產(chǎn)生不同電路功能，F(xiàn)PGA使用非常靈活。
[0007]FPGA設(shè)計(jì)時(shí)，先通過JTAG測(cè)試工具對(duì)FPGA內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試，具體方式是將要測(cè)試的多個(gè)器件通過JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。測(cè)試完成后，再通過JTAG對(duì)FPGA上的所有部件和FPGA整體進(jìn)行編程，編程結(jié)束后，將編程寫入EPROM。[0008]目前通常先用JTAG對(duì)EPROM進(jìn)行預(yù)編程，然后將EPROM安裝到FPGA上，然后啟動(dòng)FPGA，對(duì)FPGA和其各部件進(jìn)行測(cè)試，根據(jù)測(cè)試結(jié)果，調(diào)整配置編程，寫入EPR0M，再進(jìn)行測(cè)試，直到測(cè)試合格。這種方法，需要多次取下、安裝EPR0M，這個(gè)過程容易造成EPROM出現(xiàn)硬件損壞，發(fā)現(xiàn)編程錯(cuò)誤，需要調(diào)整時(shí)，只能在全部測(cè)試完成后，才能通過編寫新的配置程序完成，這種方法不利于尋找配置程序的優(yōu)化點(diǎn)，同時(shí)工程周期較長(zhǎng)。
實(shí)用新型內(nèi)容
[0009]為了克服現(xiàn)有技術(shù)在通過JTAG對(duì)FPGA進(jìn)行測(cè)試和編寫配置程序時(shí)，采用JTAG對(duì)EPROM進(jìn)行預(yù)編程，再安裝到FPGA上，然后通過JTAG對(duì)FPGA系統(tǒng)或者各部件進(jìn)行整體測(cè)試，這種方案在工程周期長(zhǎng)，無法及時(shí)調(diào)整配置程序來尋找FPGA各個(gè)部件的最優(yōu)化工作點(diǎn)和相關(guān)的配置程序，整個(gè)測(cè)試的過程繁瑣，測(cè)試周期長(zhǎng)的技術(shù)缺陷，本實(shí)用新型提供一種基于光纖通道的測(cè)試系統(tǒng)。
[0010]為解決上述的技術(shù)問題，本實(shí)用新型采用以下技術(shù)方案:
[0011]基于光纖通道的測(cè)試系統(tǒng)，包括第一參考時(shí)鐘芯片、第二參考時(shí)鐘芯片、中央處理器、光收發(fā)器、FPGA現(xiàn)場(chǎng)可編程門陣列、FLASH存儲(chǔ)器、JTAG調(diào)試器，第一參考時(shí)鐘芯片、第二參考時(shí)鐘芯片、FLASH存儲(chǔ)器、JTAG調(diào)試器均與中央處理器連接，JTAG調(diào)試器連接FLASH存儲(chǔ)器，中央處理器、光收發(fā)器均與FPGA現(xiàn)場(chǎng)可編程門陣列連接。
[0012]本實(shí)用新型投入使用時(shí)，第一步，檢查、調(diào)試設(shè)備:檢查基于光纖通道的測(cè)試系統(tǒng)各模塊之間、光收發(fā)器和光纖網(wǎng)絡(luò)硬件連接是否正常，如果出現(xiàn)異常，予以糾正。第二步，力口電測(cè)試設(shè)備:啟動(dòng)電源，確認(rèn)基于光纖通道的測(cè)試系統(tǒng)和連接設(shè)備工作狀態(tài)是否正常，設(shè)備正常后才投入使用；第三步，執(zhí)行調(diào)試測(cè)試任務(wù)，先用JTAG調(diào)試器測(cè)試FPGA現(xiàn)場(chǎng)可編程門陣列的各個(gè)模塊，對(duì)各個(gè)模塊和FPGA現(xiàn)場(chǎng)可編程門陣列進(jìn)行編程，將編寫好的配置程序?qū)懭隖LASH存儲(chǔ)器，讓FPGA現(xiàn)場(chǎng)可編程門陣列讀入FLASH存儲(chǔ)器的配置程序，運(yùn)行FPGA現(xiàn)場(chǎng)可編程門陣列，在運(yùn)行中對(duì)PGA現(xiàn)場(chǎng)可編程門陣列及其各個(gè)功能模塊進(jìn)行測(cè)試，按測(cè)試結(jié)果，調(diào)整或者改寫配置程序，再進(jìn)行啟動(dòng)測(cè)試，直到FPGA現(xiàn)場(chǎng)可編程門陣列的配置完全符合所連接的光纖網(wǎng)絡(luò)的監(jiān)控和運(yùn)行任務(wù)。
[0013]普通JTAG測(cè)試編程的工作原理:將各個(gè)邏輯器件分列，采用EPROM存儲(chǔ)器來存儲(chǔ)配置程序，采用JTAG測(cè)試器來掃描邏輯，它先將要測(cè)試的多個(gè)邏輯器件通過JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，每一個(gè)鏈都有自己的測(cè)試訪問端口。首先將數(shù)據(jù)傳送到JTAG測(cè)試器，激活JTAG測(cè)試器的掃描邏輯，然后對(duì)JTAG鏈進(jìn)行掃描，讀出每個(gè)邏輯器件的邏輯信息，再將JTAG測(cè)試器和FPGA現(xiàn)場(chǎng)可編程門陣列相連，JTAG測(cè)試器向FPGA現(xiàn)場(chǎng)可編程門陣列發(fā)送掃描測(cè)試信號(hào)，JTAG測(cè)試器讀出FPGA現(xiàn)場(chǎng)可編程門陣列的整體配置邏輯。測(cè)試完成后，再通過JTAG測(cè)試器對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列上的所有部件和FPGA現(xiàn)場(chǎng)可編程門陣列整體進(jìn)行編程，編程結(jié)束后，將編程寫入EPROM存儲(chǔ)器。
[0014]本實(shí)用新型的工作原理:采用集成JTAG測(cè)試接口的中央處理器來建立測(cè)試鏈路，采用FLASH存儲(chǔ)器來存儲(chǔ)配置程序，采用FPGA現(xiàn)場(chǎng)可編程門陣列來繼承各個(gè)功能模塊，采用JTAG測(cè)試器來測(cè)試FPGA現(xiàn)場(chǎng)可編程門陣列各個(gè)功能模塊和FPGA現(xiàn)場(chǎng)可編程門陣列自己。FPGA現(xiàn)場(chǎng)可編程門陣列、FLASH存儲(chǔ)器、JTAG測(cè)試器均與中央處理器相連，F(xiàn)LASH存儲(chǔ)器連接JTAG測(cè)試器。工作時(shí)，JTAG測(cè)試器通過中央處理器的JTAG測(cè)試接口使用中央處理器和FPGA現(xiàn)場(chǎng)可編程門陣列以及其各模塊建立的測(cè)試鏈路進(jìn)行整體或者單個(gè)模塊的測(cè)試。測(cè)試完成后，JTAG測(cè)試器通過中央處理器對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列上的所有部件和FPGA現(xiàn)場(chǎng)可編程門陣列整體進(jìn)行編程，編程結(jié)束后，將編程寫入FLASH存儲(chǔ)器。
[0015]和現(xiàn)有技術(shù)在對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列進(jìn)行測(cè)試編程，采用功能邏輯模塊和FPGA現(xiàn)場(chǎng)可編程門陣列分開進(jìn)行，再進(jìn)行各模塊和FPGA現(xiàn)場(chǎng)可編程門陣列編程，編程結(jié)束后，將編程寫入EPROM存儲(chǔ)器的技術(shù)方案相比，本實(shí)用新型采用中央處理器建立的邏輯測(cè)試鏈路和編程鏈路，使用JTAG測(cè)試器直接對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列各個(gè)模塊和整體進(jìn)行測(cè)試和編程，測(cè)試鏈路穩(wěn)定、高效，測(cè)試結(jié)果全面，測(cè)試工程周期短。好的測(cè)試結(jié)果，保證了后面編寫的配置程序的品質(zhì)和運(yùn)行效率。對(duì)FPG現(xiàn)場(chǎng)可編程門陣列及其各個(gè)模塊的配置程序編寫完成后，直接寫入FLASH存儲(chǔ)器。同時(shí)，下次啟動(dòng)FPGA現(xiàn)場(chǎng)可編程門陣列時(shí)，直接讀入FLASH存儲(chǔ)器的配置程序，來實(shí)現(xiàn)FPGA現(xiàn)場(chǎng)可編程門陣列的功能配置，JTAG調(diào)試器可以在新的測(cè)試程序的基礎(chǔ)上進(jìn)行調(diào)試，直到配置程序符合連接的光纖網(wǎng)絡(luò)的要求。FLASH存儲(chǔ)器具有比EPROM存儲(chǔ)器更好的可擦寫性能，更大的存儲(chǔ)容量、更安全、可靠、穩(wěn)定和更長(zhǎng)的使用壽命。
[0016]為了進(jìn)一步優(yōu)化，提高FPGA現(xiàn)場(chǎng)可編程門陣列對(duì)光纖網(wǎng)絡(luò)的適應(yīng)能力，作為優(yōu)先，F(xiàn)PGA現(xiàn)場(chǎng)可編程門陣列包括FC數(shù)據(jù)處理器、數(shù)據(jù)緩存、PC1-Express處理器、工作狀態(tài)寄存器組，F(xiàn)C數(shù)據(jù)處理器、數(shù)據(jù)緩存和PC1-Express處理器均與工作狀態(tài)寄存器組連接，F(xiàn)C數(shù)據(jù)處理器連接數(shù)據(jù)緩存，數(shù)據(jù)緩存連接PC1-Express處理器。
[0017]用于監(jiān)控和運(yùn)行光纖網(wǎng)絡(luò)的FPGA現(xiàn)場(chǎng)可編程門陣列，需要將光信號(hào)和電信號(hào)進(jìn)行互相轉(zhuǎn)換，實(shí)現(xiàn)光纖網(wǎng)絡(luò)和電通信網(wǎng)絡(luò)的無縫連接，這個(gè)工作通常通過FC數(shù)據(jù)處理器來完成；它還需要和計(jì)算機(jī)進(jìn)行高速數(shù)據(jù)交換所需的PC1-Express數(shù)據(jù)交換鏈路的管理模塊，即PC1-Express處理器；FC數(shù)據(jù)處理器和PC1-Express處理器的數(shù)據(jù)傳輸速率差別很大，所以需要實(shí)現(xiàn)數(shù)據(jù)傳輸速率調(diào)整，這是通過數(shù)據(jù)緩存來實(shí)現(xiàn)的；它還需要一個(gè)用于存儲(chǔ)工作指令、硬件資源，并能行算術(shù)及邏輯運(yùn)算的存儲(chǔ)器，即是工作狀態(tài)寄存器組。
[0018]以上是對(duì)基于光纖通道的測(cè)試系統(tǒng)的系統(tǒng)結(jié)構(gòu)優(yōu)化能力的進(jìn)一步改進(jìn)。采用以上結(jié)構(gòu)的FPGA現(xiàn)場(chǎng)可編程門陣列可以完全適應(yīng)高速光纖網(wǎng)絡(luò)的監(jiān)控和運(yùn)行，并能實(shí)現(xiàn)和計(jì)算機(jī)進(jìn)行高速通信。
[0019]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際工作境和設(shè)計(jì)需求自由選擇組件的參數(shù)。
[0020]為了進(jìn)一步優(yōu)化，提高基于光纖通道的測(cè)試系統(tǒng)的數(shù)據(jù)傳輸?shù)碾p向數(shù)據(jù)傳輸能力，作為優(yōu)先，數(shù)據(jù)緩存包括接收緩存和發(fā)送緩存，F(xiàn)C數(shù)據(jù)處理器連接接收緩存，接收緩存連接PC1-Express處理器，PC1-Express處理器連接發(fā)送緩存，發(fā)送緩存連接FC數(shù)據(jù)處理器。
[0021]以上是對(duì)基于光纖通道的測(cè)試系統(tǒng)的數(shù)據(jù)傳輸能力的進(jìn)一步改進(jìn)。雙向數(shù)據(jù)傳輸就是在兩個(gè)數(shù)據(jù)單元之間采用發(fā)送線和接受線各自獨(dú)立的方法，使數(shù)據(jù)在兩個(gè)方向上同時(shí)進(jìn)行傳送操作。將數(shù)據(jù)緩存分為接收緩存和發(fā)送緩存分別配置在發(fā)送線和接受線，采用FIFO這種先進(jìn)先出隊(duì)列來實(shí)現(xiàn)DMA緩存部件，從而可大大提高轉(zhuǎn)發(fā)效率，降低轉(zhuǎn)發(fā)時(shí)延，實(shí)現(xiàn)了流水線方式轉(zhuǎn)發(fā)FC幀，更能解決FC數(shù)據(jù)處理器數(shù)據(jù)速率與PCI Express數(shù)據(jù)速率不同的問題。
[0022]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇數(shù)據(jù)緩存的接收緩存和發(fā)送緩存的比例。
[0023]為了進(jìn)一步優(yōu)化，提高FPGA現(xiàn)場(chǎng)可編程門陣列數(shù)據(jù)處理能力，作為優(yōu)先，基于光纖通道的測(cè)試系統(tǒng)，還包括高速數(shù)據(jù)緩存器SRAM，所述高速數(shù)據(jù)緩存器SRAM連接FPGA現(xiàn)場(chǎng)可編程門陣列。
[0024]以上是對(duì)基于光纖通道的測(cè)試系統(tǒng)的數(shù)據(jù)讀取能力的進(jìn)一步改進(jìn)。高速數(shù)據(jù)緩存器SRAM具有靜止存儲(chǔ)的功能，不需要刷新電路就能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)，因此具有較高的性能，速度快，而且讀寫時(shí)序簡(jiǎn)單、工作穩(wěn)定。采用高速數(shù)據(jù)緩存器SRAM為FPGA提供高速數(shù)據(jù)緩存，有利于提高基于光纖通道的測(cè)試系統(tǒng)處理數(shù)據(jù)的能力，以適應(yīng)更高速、更大容量的數(shù)據(jù)傳輸載荷。
[0025]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇高速數(shù)據(jù)緩存器SRAM的型號(hào)。
[0026]為了進(jìn)一步優(yōu)化，提高基于光纖通道的測(cè)試系統(tǒng)和計(jì)算機(jī)的通信能力，光纖通道數(shù)據(jù)處理模塊還包括PC1-EXPRESS接口，PC1-EXPRESS接口連接FPGA現(xiàn)場(chǎng)可編程門陣列。
[0027]以上是對(duì)基于光纖通道的測(cè)試系統(tǒng)和計(jì)算機(jī)數(shù)據(jù)交換能力的進(jìn)一步改進(jìn)。PCIExpress總線是點(diǎn)對(duì)點(diǎn)的高速串行總線，每一個(gè)PCI Express設(shè)備都擁有自己獨(dú)立的數(shù)據(jù)連接，保證了通道的專有性，避免其他設(shè)備的干擾。PCI Express總線支持雙向傳輸模式，PCI Express總線每向數(shù)據(jù)傳輸帶寬高達(dá)4GB/s，雙向數(shù)據(jù)傳輸帶寬有8GB/s之多。
[0028]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇PC1-EXPRESS接口的型號(hào)。
[0029]為了進(jìn)一步優(yōu)化，提高基于光纖通道的測(cè)試系統(tǒng)的外圍應(yīng)用擴(kuò)展能力，作為優(yōu)選，基于光纖通道的測(cè)試系統(tǒng)，還包括接口芯片MAX1482、RS485接口、RS422接口，RS485接口、RS422接口均與接口芯片MAX1482相連，接口芯片MAX1482連接FPGA現(xiàn)場(chǎng)可編程門陣列。
[0030]以上是對(duì)基于光纖通道的測(cè)試系統(tǒng)的應(yīng)用擴(kuò)展能力的進(jìn)一步改進(jìn)。計(jì)算機(jī)和和智能設(shè)備一般是通過RS485接口和RS422接口同數(shù)據(jù)處理裝置進(jìn)行通信，實(shí)現(xiàn)數(shù)據(jù)的顯示、存儲(chǔ)，從而監(jiān)控和運(yùn)行功能。MAX1482接口芯片是低功率的全雙工接口芯片，它可以實(shí)現(xiàn)低EMI和低反射的和RS485接口、RS422接口進(jìn)行通信，RS485接口和RS422接口都是全雙工通信接口。這種采用接口芯片的系統(tǒng)具有豐富的外圍控制接口和通信接口。
[0031]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇接口芯片的型號(hào)。
[0032]為了進(jìn)一步優(yōu)化，提高基于光纖通道的測(cè)試系統(tǒng)的電路邏輯配置能力，實(shí)現(xiàn)更好的系統(tǒng)功能和電路邏輯，作為優(yōu)先，F(xiàn)PGA現(xiàn)場(chǎng)可編程門陣列為Xilinx XC5VLX110T。
[0033]FPGA現(xiàn)場(chǎng)可編程門陣列，自身?yè)碛械目删幊梯斎胼敵鰡卧?、可配置邏輯塊、數(shù)字時(shí)鐘管理模塊、嵌入式塊RAM、布線資源、底層內(nèi)嵌功能單元、內(nèi)嵌專用硬核各模塊的性能和功能直接取決于其核心芯片。。
[0034]以上是對(duì)基于光纖通道的測(cè)試系統(tǒng)綜合可配置能力的進(jìn)一步改進(jìn)。Xilinx是FPGA現(xiàn)場(chǎng)可編程門陣列行業(yè)的技術(shù)先行企業(yè)，Virtex-5系列芯片是Xilinx公司推出的全球首款65nm FPGA產(chǎn)品，使用1.0V三柵極氧化層工藝，使用創(chuàng)新的ExpressFabric構(gòu)架并實(shí)現(xiàn)終極的系統(tǒng)集成平臺(tái)。XC5VLX110T屬于對(duì)低功耗串行I/O的高性能邏輯進(jìn)行優(yōu)化的LXT平臺(tái)。
[0035]為了進(jìn)一步優(yōu)化，提高基于光纖通道的測(cè)試系統(tǒng)對(duì)系統(tǒng)各模塊的管理能力，作為優(yōu)選，中央處理器為Cortex-M3核ARM微處理器LPC1769。
[0036]以上是對(duì)基于光纖通道的測(cè)試系統(tǒng)的系統(tǒng)管理能力的進(jìn)一步改進(jìn)。中央處理器用于控制FPGA芯片的工作狀態(tài)以及緩存隊(duì)列調(diào)度，對(duì)FLASH配置芯片進(jìn)行管理。Cortex-M3核ARM微處理器LPC1769，是面向業(yè)嵌入式市場(chǎng)的低功耗的芯片它具有JTAG接口，支持JTAG調(diào)試，提供了專門的指令追蹤單元。
[0037]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇中央處理器的型號(hào)。
[0038]為了進(jìn)一步優(yōu)化，提高基于光纖通道的測(cè)試系統(tǒng)的光信號(hào)轉(zhuǎn)換和收發(fā)能力作為優(yōu)先，光收發(fā)器的型號(hào)為FTRJ-8519-1-2.5。
[0039]以上是對(duì)基于光纖通道的測(cè)試系統(tǒng)的數(shù)據(jù)信號(hào)轉(zhuǎn)換和收發(fā)能力的進(jìn)一步改進(jìn)。采用Finisar公司FTRJ-8519-1-2.5光收發(fā)器，它采用850nm激光器，提供2.125Gbps傳輸速率，具有良好的抖動(dòng)和EMI特性。
[0040]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇光收發(fā)器的型號(hào)。
[0041]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:
[0042]1.和現(xiàn)有技術(shù)在對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列進(jìn)行測(cè)試編程，采用功能邏輯模塊和FPGA現(xiàn)場(chǎng)可編程門陣列分開進(jìn)行，再進(jìn)行各模塊和FPGA現(xiàn)場(chǎng)可編程門陣列編程，將編程寫入EPROM存儲(chǔ)器的技術(shù)方案相比，本實(shí)用新型采用中央處理器建立的邏輯測(cè)試鏈路和編程鏈路，使用JTAG測(cè)試器直接對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列各個(gè)模塊和整體進(jìn)行測(cè)試和編程，測(cè)試鏈路穩(wěn)定、高效，測(cè)試結(jié)果全面，測(cè)試工程周期短。對(duì)FPG現(xiàn)場(chǎng)可編程門陣列及其各個(gè)模塊的配置程序編寫完成后，直接寫入FLASH存儲(chǔ)器。同時(shí)，下次啟動(dòng)FPGA現(xiàn)場(chǎng)可編程門陣列時(shí)，直接讀入FLASH存儲(chǔ)器的配置程序，來實(shí)現(xiàn)FPGA現(xiàn)場(chǎng)可編程門陣列的功能配置，JTAG調(diào)試器可以在新的測(cè)試程序的基礎(chǔ)上進(jìn)行調(diào)試，直到配置程序符合連接的光纖網(wǎng)絡(luò)的要求。FLASH存儲(chǔ)器具有比EPROM存儲(chǔ)器更好的可擦寫性能，更大的容量、更安全、可靠、和更長(zhǎng)的壽命。
[0043]2.本實(shí)用新型采用包括FC數(shù)據(jù)處理器、數(shù)據(jù)緩存、PC1-Express處理器、工作狀態(tài)寄存器組，F(xiàn)C數(shù)據(jù)處理器的FPGA現(xiàn)場(chǎng)可編程門陣列，它可以實(shí)現(xiàn)根據(jù)光纖網(wǎng)絡(luò)的傳輸需求配置FPGA現(xiàn)場(chǎng)可編程門陣列，最大程度地滿足光纖網(wǎng)絡(luò)的監(jiān)控和運(yùn)行業(yè)務(wù)，其工程周期短、配置靈活、定制成本低，采用Gbps級(jí)高速串行通信模式PC1-Express接口可以輕松實(shí)現(xiàn)計(jì)算機(jī)和光纖數(shù)據(jù)卡之間進(jìn)行大容量、高負(fù)荷的數(shù)據(jù)交換。
[0044]3.本實(shí)用新型采用接口芯片MAX1482、RS485接口、RS422接口，可以實(shí)現(xiàn)更多的智能設(shè)備的接入，實(shí)現(xiàn)數(shù)據(jù)的顯示、存儲(chǔ)，從而實(shí)現(xiàn)對(duì)光纖網(wǎng)絡(luò)的監(jiān)控和運(yùn)行功能。
[0045]本實(shí)用新型解決了對(duì)FPGA現(xiàn)場(chǎng)可編程門陣列進(jìn)行測(cè)試編程，采用功能邏輯模塊和FPGA現(xiàn)場(chǎng)可編程門陣列分開進(jìn)行測(cè)試編程，將編程寫入EPROM存儲(chǔ)器、手續(xù)繁瑣，工程周期長(zhǎng)、效果不理想的技術(shù)問題，本實(shí)用新型的測(cè)試鏈路穩(wěn)定、高效，測(cè)試結(jié)果全面，測(cè)試工程周期短，它還可以實(shí)現(xiàn)下次啟動(dòng)FPGA現(xiàn)場(chǎng)可編程門陣列時(shí)，直接讀入FLASH存儲(chǔ)器的配置程序，來實(shí)現(xiàn)FPGA現(xiàn)場(chǎng)可編程門陣列的功能配置，JTAG調(diào)試器可以在新的測(cè)試程序的基礎(chǔ)上進(jìn)行調(diào)試，直到配置程序符合連接的光纖網(wǎng)絡(luò)的要求。它具有很好的產(chǎn)業(yè)價(jià)值。。
【專利附圖】

【附圖說明】
[0046]為了更清楚地說明本實(shí)用新型的實(shí)施例，下面將對(duì)描述本實(shí)用新型實(shí)施例中所需要用到的附圖作簡(jiǎn)單的說明。顯而易見的，下面描述中的附圖僅僅是本實(shí)用新型中記載的一些實(shí)施例，對(duì)于本領(lǐng)域的技術(shù)人員而言，在不付出創(chuàng)造性勞動(dòng)的情況下，還可以根據(jù)下面的附圖，得到其它附圖。
[0047]圖1為本實(shí)用新型的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0048]為了使本領(lǐng)域的技術(shù)人員更好地理解本實(shí)用新型，下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整的描述。顯而易見的，下面所述的實(shí)施例僅僅是本實(shí)用新型實(shí)施例中的一部分，而不是全部?；诒緦?shí)用新型記載的實(shí)施例，本領(lǐng)域技術(shù)人員在不付出創(chuàng)造性勞動(dòng)的情況下得到的其它所有實(shí)施例，均在本實(shí)用新型保護(hù)的范圍內(nèi)。
[0049]實(shí)施例一:
[0050]如圖1所示，本實(shí)用新型，包括第一參考時(shí)鐘芯片、第二參考時(shí)鐘芯片，還包括中央處理器、光收發(fā)器、FPGA現(xiàn)場(chǎng)可編程門陣列、FLASH存儲(chǔ)器、JTAG調(diào)試器，第一參考時(shí)鐘芯片、第二參考時(shí)鐘芯片、FLASH存儲(chǔ)器、JTAG調(diào)試器均與中央處理器連接，JTAG調(diào)試器連接FLASH存儲(chǔ)器，中央處理器、光收發(fā)器均與FPGA現(xiàn)場(chǎng)可編程門陣列連接。
[0051]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際施工環(huán)境和工件的要求自由選擇組件的參數(shù)。
[0052]實(shí)施例二:
[0053]為了提高基于光纖通道的測(cè)試系統(tǒng)的系統(tǒng)結(jié)構(gòu)優(yōu)化能力，本實(shí)施例在實(shí)施例一的基礎(chǔ)上進(jìn)一步地改進(jìn)，本實(shí)施例的FPGA現(xiàn)場(chǎng)可編程門陣列包括FC數(shù)據(jù)處理器、數(shù)據(jù)緩存、PC1-Express處理器、工作狀態(tài)寄存器組，F(xiàn)C數(shù)據(jù)處理器、數(shù)據(jù)緩存和PC1-Express處理器均與工作狀態(tài)寄存器組連接，F(xiàn)C數(shù)據(jù)處理器連接數(shù)據(jù)緩存，數(shù)據(jù)緩存連接PC1-Express處理器。
[0054]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際工作境和設(shè)計(jì)需求自由選擇組件的參數(shù)。
[0055]實(shí)施例三:
[0056]為了提高基于光纖通道的測(cè)試系統(tǒng)的數(shù)據(jù)傳輸能力，本實(shí)施例在實(shí)施例二的基礎(chǔ)上進(jìn)一步地改進(jìn)，本實(shí)施例的數(shù)據(jù)緩存包括接收緩存和發(fā)送緩存，F(xiàn)C數(shù)據(jù)處理器連接接收緩存，接收緩存連接PC1-Express處理器，PC1-Express處理器連接發(fā)送緩存，發(fā)送緩存連接FC數(shù)據(jù)處理器。
[0057]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇數(shù)據(jù)緩存的接收緩存和發(fā)送緩存的比例。
[0058]實(shí)施例四:
[0059]為了提高基于光纖通道的測(cè)試系統(tǒng)的數(shù)據(jù)讀取能力，本實(shí)施例在實(shí)施例一?三的任意一個(gè)實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，本實(shí)施例的基于光纖通道的測(cè)試系統(tǒng)，還包括高速數(shù)據(jù)緩存器SRAM，高速數(shù)據(jù)緩存器SRAM連接FPGA現(xiàn)場(chǎng)可編程門陣列。
[0060]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇高速數(shù)據(jù)緩存器SRAM的型號(hào)。
[0061]實(shí)施例五:
[0062]為了提高基于光纖通道的測(cè)試系統(tǒng)和計(jì)算機(jī)數(shù)據(jù)交換能力，本實(shí)施例在實(shí)施例一?四的任意一個(gè)實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，本實(shí)施例的I基于光纖通道的測(cè)試系統(tǒng)，還包括 PC1-Express 接 口，PC1-Express 接 口連接 PC1-Express 處理器。
[0063]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇PC1-Express接口的類型。[0064]實(shí)施例六:
[0065]為了提高基于光纖通道的測(cè)試系統(tǒng)的應(yīng)用擴(kuò)展能力，本實(shí)施例在實(shí)施例一?五的任意一個(gè)實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，本實(shí)施例的基于光纖通道的測(cè)試系統(tǒng)，還包括接口芯片 MAX1482、RS485 接口、RS422 接口，RS485 接口、RS422 接口均與接口芯片 MAX1482 相連，接口芯片MAX1482連接FPGA現(xiàn)場(chǎng)可編程門陣列。
[0066]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇接口芯片的型號(hào)。
[0067]實(shí)施例七:
[0068]為了提高基于光纖通道的測(cè)試系統(tǒng)綜合可配置能力，本實(shí)施例在實(shí)施例一?六的任意一個(gè)實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，本實(shí)施例的FPGA現(xiàn)場(chǎng)可編程門陣列為XilinxXC5VLX110T。
[0069]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇FPGA現(xiàn)場(chǎng)可編程門陣列的型號(hào)。
[0070]實(shí)施例八:
[0071]為了提高基于光纖通道的測(cè)試系統(tǒng)的系統(tǒng)管理能力，本實(shí)施例在實(shí)施例一?七的任意一個(gè)實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，本實(shí)施例的中央處理器為Cortex-M3核ARM微處理器 LPC1769。
[0072]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇中央處理器的型號(hào)。
[0073]實(shí)施例九:
[0074]為了提高基于光纖通道的測(cè)試系統(tǒng)的數(shù)據(jù)信號(hào)轉(zhuǎn)換和收發(fā)能力，本實(shí)施例在實(shí)施例一?八的任意一個(gè)實(shí)施例的基礎(chǔ)上進(jìn)一步地改進(jìn)，本實(shí)施例的光收發(fā)器的型號(hào)為FTRJ-8519-1-2.5。
[0075]本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際需求自由選擇光收發(fā)器的型號(hào)。
[0076]如上所述便可實(shí)現(xiàn)該實(shí)用新型。
【權(quán)利要求】
1.基于光纖通道的測(cè)試系統(tǒng)，包括第一參考時(shí)鐘芯片、第二參考時(shí)鐘芯片，其特征在于:還包括中央處理器、光收發(fā)器、FPGA現(xiàn)場(chǎng)可編程門陣列、FLASH存儲(chǔ)器、JTAG調(diào)試器，所述第一參考時(shí)鐘芯片、第二參考時(shí)鐘芯片、FLASH存儲(chǔ)器、JTAG調(diào)試器均與中央處理器連接，所述JTAG調(diào)試器連接FLASH存儲(chǔ)器，所述中央處理器、光收發(fā)器均與FPGA現(xiàn)場(chǎng)可編程門陣列連接。
2.根據(jù)權(quán)利要求1所述的基于光纖通道的測(cè)試系統(tǒng)，其特征在于:所述的FPGA現(xiàn)場(chǎng)可編程門陣列包括FC數(shù)據(jù)處理器、數(shù)據(jù)緩存、PC1-Express處理器、工作狀態(tài)寄存器組，所述FC數(shù)據(jù)處理器、數(shù)據(jù)緩存和PC1-Express處理器均與工作狀態(tài)寄存器組連接，所述FC數(shù)據(jù)處理器連接數(shù)據(jù)緩存，所述數(shù)據(jù)緩存連接PC1-Express處理器。
3.根據(jù)權(quán)利要求2所述的基于光纖通道的測(cè)試系統(tǒng)，其特征在于:所述的數(shù)據(jù)緩存包括接收緩存和發(fā)送緩存，所述FC數(shù)據(jù)處理器連接接收緩存，所述接收緩存連接PC1-Express處理器,所述PC1-Express處理器連接發(fā)送緩存,所述發(fā)送緩存連接FC數(shù)據(jù)處理器。
4.根據(jù)權(quán)利要求1所述的基于光纖通道的測(cè)試系統(tǒng)，其特征在于:還包括高速數(shù)據(jù)緩存器SRAM，所述高速數(shù)據(jù)緩存器SRAM連接FPGA現(xiàn)場(chǎng)可編程門陣列。
5.根據(jù)權(quán)利要求1所述的基于光纖通道的測(cè)試系統(tǒng)，其特征在于:還包括PC1-Express接口，所述PC1-Express接口連接PC1-Express處理器。
6.根據(jù)權(quán)利要求1所述的基于光纖通道的測(cè)試系統(tǒng)，其特征在于:還包括接口芯片MAX1482、RS485 接口、RS422 接口，所述 RS485 接口、RS422 接口 均與接 口芯片 MAX1482 相連，所述接口芯片MAX1482連接FPGA現(xiàn)場(chǎng)可編程門陣列。
7.根據(jù)權(quán)利要求1所述的基于光纖通道的測(cè)試系統(tǒng)，其特征在于:所述的FPGA現(xiàn)場(chǎng)可編程門陣列為Xilinx XC5VLX110T。
8.根據(jù)權(quán)利要求1所述的基于光纖通道的測(cè)試系統(tǒng)，其特征在于:所述的中央處理器為 Cortex-M3 核 ARM 微處理器 LPC1769。
9.根據(jù)權(quán)利要求1所述的基于光纖通道的測(cè)試系統(tǒng)，其特征在于:所述的光收發(fā)器的型號(hào)為 FTRJ-8519-1-2.5。
【文檔編號(hào)】G01R31/3185GK203537390SQ201320565039
【公開日】2014年4月9日 申請(qǐng)日期:2013年9月12日 優(yōu)先權(quán)日:2013年9月12日
【發(fā)明者】胡鋼, 邱昆 申請(qǐng)人:成都成電光信科技有限責(zé)任公司