數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)，該系統(tǒng)由被測(cè)芯片、測(cè)試接口板、集成模塊、測(cè)試模塊、控制模塊、顯示模塊及上位機(jī)組成；控制模塊與上位機(jī)連接；測(cè)試模塊與控制模塊連接；被測(cè)芯片的管腳與測(cè)試接口板相連接；測(cè)試接口板與測(cè)試模塊連接；集成模塊連接測(cè)試模塊、上位機(jī)；顯示模塊與控制模塊連接，借助上位機(jī)軟件顯示最終比較后的波形，從而完成芯片功能和性能的自動(dòng)測(cè)試。該系統(tǒng)成本低，在實(shí)驗(yàn)室條件下易于實(shí)現(xiàn)，且系統(tǒng)操作簡(jiǎn)便，開發(fā)速度快，可滿足小批量產(chǎn)品測(cè)試需求；該系統(tǒng)通過自動(dòng)測(cè)試，解決了手動(dòng)測(cè)試中測(cè)試項(xiàng)目較多帶來的操作復(fù)雜問題，提高了測(cè)試效率，避免手動(dòng)測(cè)試時(shí)由于人為原因產(chǎn)生的誤判，提高了測(cè)試質(zhì)量。
【專利說明】數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路測(cè)試【技術(shù)領(lǐng)域】，涉及一種自動(dòng)測(cè)試系統(tǒng)，特別涉及一種數(shù)字集成電路在線測(cè)試系統(tǒng)。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的快速發(fā)展，測(cè)試已成為集成電路開發(fā)中的重要環(huán)節(jié)。針對(duì)數(shù)字集成電路測(cè)試，目前主要采用三種測(cè)試方法:
[0003]第一種，測(cè)試人員根據(jù)芯片功能特點(diǎn)，設(shè)計(jì)制作專用測(cè)試電路板，使用示波器、萬用表及邏輯分析儀等常規(guī)測(cè)試儀器對(duì)芯片進(jìn)行測(cè)試。
[0004]第二種，使用國(guó)外芯片自動(dòng)測(cè)試儀，通過編寫測(cè)試程序?qū)y(cè)試儀進(jìn)行控制來完成芯片測(cè)試。
[0005]第三種，使用NI公司生產(chǎn)的PXI板卡組成虛擬儀器，并通過LabView (—種針對(duì)NI虛擬儀器的集成開發(fā)軟件)編程對(duì)芯片進(jìn)行測(cè)試。
[0006]第一種方法，雖然成本較低，實(shí)驗(yàn)室中可實(shí)現(xiàn)，但測(cè)試人員需手動(dòng)對(duì)各測(cè)試點(diǎn)進(jìn)行探測(cè)，對(duì)于測(cè)試點(diǎn)和測(cè)試項(xiàng)目較多的情況，容易造成錯(cuò)誤判斷，測(cè)量不準(zhǔn)確，效率不高。第二種方法，多用于大批量產(chǎn)品生產(chǎn)測(cè)試，雖然國(guó)外芯片自動(dòng)測(cè)試儀測(cè)試速度快，測(cè)試全面，但其價(jià)格昂貴，使用和維護(hù)成本較高。自動(dòng)測(cè)試儀在使用時(shí)一般配備機(jī)械手或探針臺(tái)接口，需要潔凈環(huán)境、高壓空氣及凈化循環(huán)水，且操作復(fù)雜，體積龐大，對(duì)實(shí)驗(yàn)室環(huán)境有相當(dāng)高的要求。對(duì)于第三種方法，虛擬儀器是利用多塊PXI板卡組成集成化測(cè)試系統(tǒng)，內(nèi)部PXI板卡具有標(biāo)準(zhǔn)尺寸，可以在統(tǒng)一的開發(fā)平臺(tái)LabView上進(jìn)行程序開發(fā)，易于系統(tǒng)集成。但是，虛擬儀器并不具有芯片測(cè)試儀架構(gòu)，要實(shí)現(xiàn)多種參數(shù)的芯片測(cè)試，還需要多種不同功能PXI板卡組合起來，因此虛擬儀器僅適用于中小規(guī)模試驗(yàn)芯片中某些特定參數(shù)的測(cè)試，而對(duì)于管腳數(shù)量較多的復(fù)雜數(shù)字集成電路的全參數(shù)測(cè)試，虛擬儀器則不能滿足要求。

【發(fā)明內(nèi)容】

[0007](一 )要解決的技術(shù)問題
[0008]針對(duì)現(xiàn)有技術(shù)存在的問題，本發(fā)明提出了一種可對(duì)數(shù)字集成電路的功能和性能進(jìn)行測(cè)試的自動(dòng)測(cè)試系統(tǒng)。
[0009]( 二 )技術(shù)方案
[0010]本發(fā)明提取的數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)包括被測(cè)芯片、測(cè)試接口板、集成模塊、測(cè)試模塊、控制模塊、顯示模塊及上位機(jī)，其中:控制模塊與上位機(jī)連接，用于接收上位機(jī)發(fā)出的原始測(cè)試激勵(lì)數(shù)據(jù)，生成并發(fā)送按照系統(tǒng)時(shí)鐘節(jié)拍變化的測(cè)試激勵(lì)數(shù)據(jù)；測(cè)試模塊與控制模塊連接，用于存儲(chǔ)按照系統(tǒng)時(shí)鐘節(jié)拍變化的測(cè)試激勵(lì)數(shù)據(jù)和被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下輸出的波形信號(hào)的預(yù)期值；被測(cè)芯片的管腳與測(cè)試接口板相連接，其中輸入管腳接收按照系統(tǒng)時(shí)鐘節(jié)拍發(fā)送的測(cè)試激勵(lì)數(shù)據(jù)，輸出管腳輸出被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下的波形信號(hào)；測(cè)試接口板與測(cè)試模塊連接，用于發(fā)送存儲(chǔ)于測(cè)試模塊中的測(cè)試激勵(lì)數(shù)據(jù)；讀取被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下的波形信號(hào)；并將所述波形信號(hào)與存儲(chǔ)于測(cè)試模塊中的被測(cè)芯片波形信號(hào)的預(yù)期值進(jìn)行比較，比較后的波形通過控制模塊傳回上位機(jī)；集成模塊連接測(cè)試模塊、上位機(jī)，用于為上位機(jī)和測(cè)試模塊輸出直流電壓、記錄數(shù)據(jù)以及對(duì)系統(tǒng)參數(shù)進(jìn)行校準(zhǔn)；顯示模塊與控制模塊連接，并借助上位機(jī)軟件顯示最終比較后的波形，從而完成芯片功能和性能的自動(dòng)測(cè)試。
[0011]優(yōu)選實(shí)施例，所述集成模塊由直流電源及數(shù)字萬用表組成，且集成模塊具有通用總線接口(GPIB)。
[0012]優(yōu)選實(shí)施例，控制模塊通過周邊元件擴(kuò)展接口(PCI)總線連接上位機(jī)。
[0013]優(yōu)選實(shí)施例，所述上位機(jī)通過通用總線接口連接集成模塊。
[0014]優(yōu)選實(shí)施例，所述測(cè)試模塊包括電壓電流源單元、通道驅(qū)動(dòng)器、測(cè)試激勵(lì)存儲(chǔ)單元、通道比較器、測(cè)試波形存儲(chǔ)單元，直流參數(shù)測(cè)量單元、繼電器開關(guān)矩陣，其中:電壓電流源單元的輸出端與測(cè)試接口板的輸入端連接，用于為被測(cè)芯片提供工作電源；測(cè)試激勵(lì)存儲(chǔ)單元，用于存儲(chǔ)被測(cè)芯片每個(gè)輸入管腳對(duì)應(yīng)的測(cè)試激勵(lì)數(shù)據(jù)及被測(cè)芯片輸出的波形信號(hào)的預(yù)期值；直流參數(shù)測(cè)量單元，用于對(duì)被測(cè)芯片管腳的直流特性進(jìn)行測(cè)量，并輸出被測(cè)芯片管腳的直流特性參數(shù)數(shù)據(jù)；繼電器開關(guān)矩陣輸入端連接直流參數(shù)測(cè)量單元輸入端和測(cè)試接口板輸出端，并通過測(cè)試接口板連接被測(cè)芯片，用于切換被測(cè)芯片不同管腳與直流參數(shù)測(cè)量單元之間的連接關(guān)系，實(shí)現(xiàn)對(duì)被測(cè)芯片管腳的直流特性參數(shù)的測(cè)量；通道比較器的輸入端分別連接測(cè)試接口板的輸出端、測(cè)試激勵(lì)存儲(chǔ)單元的輸出端，接收測(cè)試接口板發(fā)出被測(cè)芯片輸出的波形信號(hào)和存儲(chǔ)于測(cè)試激勵(lì)存儲(chǔ)單元中的預(yù)期值，對(duì)所述輸出的波形信號(hào)與所述預(yù)期值進(jìn)行比較，獲得比較后的波形；通道比較器的輸出端連接測(cè)試波形存儲(chǔ)單元的輸入端，用于存儲(chǔ)比較后的波形；通道驅(qū)動(dòng)器輸入、輸出端分別連接測(cè)試激勵(lì)存儲(chǔ)單元、測(cè)試接口板，用于接收測(cè)試激勵(lì)存儲(chǔ)單元輸出的原始測(cè)試激勵(lì)數(shù)據(jù)，生成并向測(cè)試接口板發(fā)送按照被測(cè)芯片電平格式變化的測(cè)試激勵(lì)數(shù)據(jù)。
[0015]優(yōu)選實(shí)施例，所述控制模塊包括周邊元件擴(kuò)展接口電路、主控單元、測(cè)試激勵(lì)處理單元、時(shí)鐘發(fā)生單元及測(cè)試波形處理單元；所述主控單元連接至周邊元件擴(kuò)展接口電路、測(cè)試激勵(lì)處理單元、時(shí)鐘發(fā)生單元、測(cè)試波形處理單元及顯示控制單元；其中:主控單元，通過周邊元件擴(kuò)展接口電路接收上位機(jī)發(fā)出的指令和數(shù)據(jù)，向測(cè)試激勵(lì)處理單元、時(shí)鐘發(fā)生單元、測(cè)試波形處理單元及顯示控制單元發(fā)送指令或數(shù)據(jù)；測(cè)試波形處理單元的輸入端與主控單元的輸出端連接，接收主控單元發(fā)出的比較后波形數(shù)據(jù)回傳的指令，并對(duì)比較后的波形數(shù)據(jù)進(jìn)行整合和處理，生成并發(fā)出具有周邊元件擴(kuò)展接口的數(shù)據(jù)格式的比較后波形數(shù)據(jù)；主控單元輸入端分別與測(cè)試波形處理單元輸出端、周邊元件擴(kuò)展接口電路的輸出端連接，接收通過周邊元件擴(kuò)展接口電路發(fā)送的上位機(jī)指令和激勵(lì)數(shù)據(jù)，接收具有周邊元件擴(kuò)展接口數(shù)據(jù)格式的比較后波形數(shù)據(jù)，生成并輸出按照具有周邊元件擴(kuò)展接口時(shí)序要求的比較后的波形數(shù)據(jù)；主控單元輸出端與周邊元件擴(kuò)展接口電路輸入端連接，用于將具有周邊元件擴(kuò)展接口時(shí)序要求的比較后的波形數(shù)據(jù)傳回上位機(jī)；時(shí)鐘發(fā)生單元的輸入端與主控單元輸出端連接，用于接收系統(tǒng)時(shí)鐘設(shè)置指令；測(cè)試激勵(lì)處理單元的輸入端與主控單元輸出端連接，用于接收經(jīng)過分組的測(cè)試激勵(lì)數(shù)據(jù)；顯示控制單元的輸入端與主控單元輸出端連接，用于接收測(cè)試系統(tǒng)運(yùn)行狀態(tài)的指令。
[0016]優(yōu)選實(shí)施例，所述顯示模塊由LED燈和蜂鳴器組合，用于指示系統(tǒng)工作狀態(tài)。[0017](三)有益效果
[0018]本發(fā)明的有益之處在于:本發(fā)明的系統(tǒng)成本低，其中若干功能模塊可由常用儀表組成，在實(shí)驗(yàn)室條件下易于實(shí)現(xiàn)，且該系統(tǒng)操作簡(jiǎn)便，開發(fā)速度快，可滿足小批量產(chǎn)品測(cè)試需求；該系統(tǒng)通過自動(dòng)測(cè)試，解決了手動(dòng)測(cè)試中測(cè)試項(xiàng)目較多帶來的操作復(fù)雜問題，提高了測(cè)試效率，避免手動(dòng)測(cè)試時(shí)由于人為原因產(chǎn)生的誤判，提高了測(cè)試質(zhì)量。
【專利附圖】

【附圖說明】
[0019]圖1為本發(fā)明集成電路自動(dòng)測(cè)試系統(tǒng)的結(jié)構(gòu)框圖；
[0020]圖2為本自動(dòng)測(cè)試系統(tǒng)中測(cè)試模塊的結(jié)構(gòu)框圖；
[0021]圖3為本自動(dòng)測(cè)試系統(tǒng)中控制模塊的結(jié)構(gòu)框圖；
【具體實(shí)施方式】
[0022]為使本發(fā)明的技術(shù)方案更加清晰，下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述。
[0023]參見圖1，本發(fā)明中的集成電路自動(dòng)測(cè)試系統(tǒng)，包括被測(cè)芯片、測(cè)試接口板、集成模塊、測(cè)試模塊、控制模塊、顯示模塊及上位機(jī)，其中:控制模塊與上位機(jī)連接，用于接收上位機(jī)發(fā)出的原始測(cè)試激勵(lì)數(shù)據(jù)，生成并發(fā)送按照系統(tǒng)時(shí)鐘節(jié)拍變化的測(cè)試激勵(lì)數(shù)據(jù)；測(cè)試模塊與控制模塊連接，用于存儲(chǔ)按照系統(tǒng)時(shí)鐘節(jié)拍變化的測(cè)試激勵(lì)數(shù)據(jù)和被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下輸出的波形信號(hào)的預(yù)期值；被測(cè)芯片的管腳與測(cè)試接口板相連接，其中輸入管腳接收按照系統(tǒng)時(shí)鐘節(jié)拍發(fā)送的測(cè)試激勵(lì)數(shù)據(jù)，輸出管腳輸出被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下的波形信號(hào)；測(cè)試接口板與測(cè)試模塊連接，用于發(fā)送存儲(chǔ)于測(cè)試模塊中的測(cè)試激勵(lì)數(shù)據(jù)；讀取被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下的波形信號(hào)；并將所述波形信號(hào)與存儲(chǔ)于測(cè)試模塊中的被測(cè)芯片波形信號(hào)的預(yù)期值進(jìn)行比較，比較后的波形通過控制模塊傳回上位機(jī)；集成模塊連接測(cè)試模塊、上位機(jī)，用于為上位機(jī)和測(cè)試模塊輸出直流電壓、記錄數(shù)據(jù)以及對(duì)系統(tǒng)參數(shù)進(jìn)行校準(zhǔn)；顯示模塊與控制模塊連接，并借助上位機(jī)軟件顯示最終比較后的波形，從而完成芯片功能和性能的自動(dòng)測(cè)試。
[0024]所述測(cè)試接口板是用于提供被測(cè)數(shù)字集成電路正常工作所需的其他必要外圍電路，測(cè)試接口板由被測(cè)芯片輸出管腳上需要的上下拉電阻、被測(cè)芯片電源管腳上的濾波電容、與被測(cè)芯片相匹配的測(cè)試適配器以及與測(cè)試模塊相連接的連接器等部分組成；所述控制模塊連接測(cè)試模塊及顯示模塊，并通過PCI總線連接上位機(jī)；所述上位機(jī)通過GPIB總線連接集成模塊，通過PCI總線連接控制模塊；所述集成模塊由經(jīng)過校準(zhǔn)的商用直流穩(wěn)壓電源及高精度數(shù)字萬用表組成，直流穩(wěn)壓電源用于為測(cè)試模塊中各單元提供正常工作所需直流電源，高精度數(shù)字萬用表對(duì)測(cè)試模塊中的參數(shù)測(cè)量精度進(jìn)行檢驗(yàn)和校準(zhǔn)。
[0025]測(cè)試模塊可采用圖2所示的結(jié)構(gòu)實(shí)現(xiàn)，其包括電壓電流源單元、通道驅(qū)動(dòng)器、測(cè)試激勵(lì)存儲(chǔ)單元、通道比較器、測(cè)試波形存儲(chǔ)單元，直流參數(shù)測(cè)量單元、繼電器開關(guān)矩陣；所述繼電器開關(guān)矩陣連接直流參數(shù)測(cè)量單元，由多個(gè)單刀單擲繼電器組成，用于直流參數(shù)測(cè)試時(shí)不同管腳與直流參數(shù)測(cè)量單元之間的分時(shí)連接切換，例如在測(cè)量某個(gè)被測(cè)芯片管腳的直流參數(shù)時(shí)，僅關(guān)閉與之相連的繼電器，并打開其它所有繼電器，在測(cè)量其他管腳時(shí)，再進(jìn)行繼電器的切換，從而實(shí)現(xiàn)使用單個(gè)直流參數(shù)測(cè)量單元測(cè)量多個(gè)管腳測(cè)試效果；所述直流參數(shù)測(cè)量單元，使用MAXM公司的專用芯片MAX9949實(shí)現(xiàn)，用于對(duì)被測(cè)芯片管腳的直流參數(shù)進(jìn)行測(cè)試，這些直流參數(shù)包括管腳驅(qū)動(dòng)電流、輸入最高和最低電壓、輸入漏電流等；電壓電流源單元用于提供給被測(cè)芯片工作所需多種直流電源，使用大功率運(yùn)放、高精度數(shù)模轉(zhuǎn)換器和可編程邏輯門陣列等實(shí)現(xiàn)，高精度數(shù)模轉(zhuǎn)換器在可編程邏輯門陣列的控制下產(chǎn)生精密的直流電壓，再經(jīng)大功率運(yùn)放進(jìn)行功率放大，從而產(chǎn)生被測(cè)器件工作所需的直流電源，電壓電流源單元同時(shí)還具有限流和限壓保護(hù)功能；所述通道比較器分別連接測(cè)試波形存儲(chǔ)單元、測(cè)試接口板，通道比較器采用可編程邏輯電路實(shí)現(xiàn)，用來對(duì)被測(cè)芯片輸出波形和預(yù)期輸出值進(jìn)行比較，比較后的波形存儲(chǔ)在測(cè)試波形存儲(chǔ)單元中，被測(cè)芯片每一個(gè)管腳都對(duì)應(yīng)測(cè)試系統(tǒng)中的一個(gè)通道；所述通道驅(qū)動(dòng)器連接測(cè)試接口板及測(cè)試激勵(lì)存儲(chǔ)單元，采用MAXM公司專用芯片MAX9965實(shí)現(xiàn)，用于接收測(cè)試激勵(lì)存儲(chǔ)單元發(fā)出的測(cè)試激勵(lì)數(shù)據(jù)通道驅(qū)動(dòng)器，并按一定的電平標(biāo)準(zhǔn)發(fā)送至測(cè)試接口板。所述測(cè)試激勵(lì)存儲(chǔ)單元連接通道驅(qū)動(dòng)器，由可編程邏輯門陣列和多個(gè)靜態(tài)存儲(chǔ)器組成，用于存儲(chǔ)按照系統(tǒng)時(shí)鐘節(jié)拍變化的測(cè)試激勵(lì)數(shù)據(jù)和被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下輸出的波形信號(hào)的預(yù)期值；所述測(cè)試波形存儲(chǔ)單元連接通道比較器，由可編程邏輯門陣列和多個(gè)靜態(tài)存儲(chǔ)器組成，用于接收通道比較器輸出的比較波形，并進(jìn)行存儲(chǔ)。
[0026]控制模塊采用現(xiàn)場(chǎng)可編程邏輯門陣列實(shí)現(xiàn)，結(jié)構(gòu)如圖3所示，包括周邊元件擴(kuò)展(PCI)接口電路、主控單元、測(cè)試激勵(lì)處理單元、時(shí)鐘發(fā)生單元、顯示控制單元及測(cè)試波形處理單元。所述主控單元連接至PCI接口電路、測(cè)試激勵(lì)處理單元、時(shí)鐘發(fā)生單元、顯示控制單元、測(cè)試波形處理單元及顯示電路；主控單元負(fù)責(zé)控制與之相連的其他單元的工作狀態(tài)，以及各單元間數(shù)據(jù)的交互；PCI接口提供了與PCI通訊的時(shí)序接口，用于與上位機(jī)之間進(jìn)行PCI通信；時(shí)鐘發(fā)生單元用于產(chǎn)生可編程控制的系統(tǒng)時(shí)鐘；測(cè)試激勵(lì)處理單元將上位機(jī)發(fā)出的激勵(lì)數(shù)據(jù)進(jìn)行分組，并依次發(fā)送至測(cè)試系統(tǒng)每個(gè)通道對(duì)應(yīng)的測(cè)試激勵(lì)存儲(chǔ)單元中進(jìn)行存儲(chǔ)；測(cè)試波形處理單元將被測(cè)芯片進(jìn)行測(cè)試時(shí)每個(gè)測(cè)試系統(tǒng)通道對(duì)應(yīng)的測(cè)試波形數(shù)據(jù)進(jìn)行整合，并轉(zhuǎn)換成PCI數(shù)據(jù)格式，通過PCI接口最終傳回上位機(jī)；顯示控制單元用于控制測(cè)試系統(tǒng)中的顯示模塊，所述顯示模塊可采用LED和蜂鳴器組成，通過顯示模塊的不同組合形式來表明測(cè)試系統(tǒng)的不同工作狀態(tài)。
[0027]下面以一次具體測(cè)試為例，介紹測(cè)試系統(tǒng)的工作原理。
[0028]1、首先，在進(jìn)行某型號(hào)芯片測(cè)試之前，被測(cè)芯片的所有管腳需要通過測(cè)試接口板上的專用測(cè)試適配器引出至測(cè)試接口板上，每種測(cè)試接口板只針對(duì)一種芯片，對(duì)于不同型號(hào)的芯片測(cè)試，需要更換相應(yīng)的測(cè)試接口板。
[0029]2、上位機(jī)通過PCI總線向系統(tǒng)中的控制模塊發(fā)送“測(cè)試激勵(lì)數(shù)據(jù)下載”指令和測(cè)試激勵(lì)數(shù)據(jù)，時(shí)鐘發(fā)生單元按照測(cè)試人員在上位機(jī)上設(shè)置的參數(shù)產(chǎn)生測(cè)試時(shí)鐘，電壓電流源單元提供被測(cè)芯片工作所需的多種直流電源，測(cè)試激勵(lì)處理單元對(duì)上位機(jī)通過PCI接口電路發(fā)送來的測(cè)試數(shù)據(jù)進(jìn)行分組處理，然后依次發(fā)送至對(duì)應(yīng)的測(cè)試激勵(lì)存儲(chǔ)單元中進(jìn)行存儲(chǔ)。
[0030]3、當(dāng)所有激勵(lì)數(shù)據(jù)都已存儲(chǔ)在測(cè)試激勵(lì)存儲(chǔ)單元中，控制模塊向上位機(jī)反饋下載完成信號(hào)。上位機(jī)接收到下載完成信號(hào)后，發(fā)出“開始測(cè)試”指令，所有激勵(lì)數(shù)據(jù)在測(cè)試時(shí)鐘驅(qū)動(dòng)下按相同節(jié)拍發(fā)送至被測(cè)芯片輸入管腳。于此同時(shí)，通道比較器開始對(duì)對(duì)測(cè)芯片輸出信號(hào)和預(yù)期值進(jìn)行比較，比較后的波形存儲(chǔ)在測(cè)試波形存儲(chǔ)單元中。
[0031]4、當(dāng)以上步驟完成后，測(cè)試完成。此時(shí)，測(cè)試波形處理單元讀取測(cè)試波形存儲(chǔ)單元中的數(shù)據(jù)進(jìn)行整合，并轉(zhuǎn)換成PCI數(shù)據(jù)格式，通過PCI接口電路最終傳回上位機(jī)。
[0032]5、上位機(jī)將最終測(cè)試波形顯示在軟件界面上，同時(shí)顯示模塊在顯示控制單元的控制下進(jìn)行動(dòng)作。例如，測(cè)試波形錯(cuò)誤時(shí)亮紅燈蜂鳴器短響一次，測(cè)試波形正確時(shí)則亮綠燈蜂鳴器長(zhǎng)響一次。
[0033]上述功能模塊均為市場(chǎng)上常見功能模塊或可簡(jiǎn)單實(shí)現(xiàn)模塊，本領(lǐng)域相關(guān)技術(shù)人員均熟悉其具體實(shí)現(xiàn)方法，因此，在本發(fā)明中不再對(duì)各模塊的具體結(jié)構(gòu)和實(shí)現(xiàn)方法一一贅述。
[0034]以上所述為本發(fā)明的一種具體實(shí)現(xiàn)方法，但顯然本發(fā)明的具體實(shí)現(xiàn)形式并不局限于此。應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員，在不脫離本發(fā)明原理情況下，對(duì)它進(jìn)行的各種顯而易見的改變都在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)，其特征在于，包括被測(cè)芯片、測(cè)試接口板、集成模塊、測(cè)試模塊、控制模塊、顯示模塊及上位機(jī)，其中: 控制模塊與上位機(jī)連接，用于接收上位機(jī)發(fā)出的原始測(cè)試激勵(lì)數(shù)據(jù)，生成并發(fā)送按照系統(tǒng)時(shí)鐘節(jié)拍變化的測(cè)試激勵(lì)數(shù)據(jù)； 測(cè)試模塊與控制模塊連接，用于存儲(chǔ)按照系統(tǒng)時(shí)鐘節(jié)拍變化的測(cè)試激勵(lì)數(shù)據(jù)和被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下輸出的波形信號(hào)的預(yù)期值； 被測(cè)芯片的管腳與測(cè)試接口板相連接，其中輸入管腳接收按照系統(tǒng)時(shí)鐘節(jié)拍發(fā)送的測(cè)試激勵(lì)數(shù)據(jù)，輸出管腳輸出被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下的波形信號(hào)； 測(cè)試接口板與測(cè)試模塊連接，用于發(fā)送存儲(chǔ)于測(cè)試模塊中的測(cè)試激勵(lì)數(shù)據(jù)；讀取被測(cè)芯片在激勵(lì)數(shù)據(jù)作用下的波形信號(hào)；并將所述波形信號(hào)與存儲(chǔ)于測(cè)試模塊中的被測(cè)芯片波形信號(hào)的預(yù)期值進(jìn)行比較，比較后的波形通過控制模塊傳回上位機(jī)； 集成模塊連 接測(cè)試模塊、上位機(jī)，用于為上位機(jī)和測(cè)試模塊輸出直流電壓、記錄數(shù)據(jù)以及對(duì)系統(tǒng)參數(shù)進(jìn)行校準(zhǔn)； 顯示模塊與控制模塊連接，并借助上位機(jī)軟件顯示最終比較后的波形，從而完成芯片功能和性能的自動(dòng)測(cè)試。
2.如權(quán)利要求1所述的數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)，其特征在于，所述集成模塊由直流電源及數(shù)字萬用表組成，且集成模塊具有通用總線接口。
3.如權(quán)利要求1所述的數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)，其特征在于，控制模塊通過周邊元件擴(kuò)展接口總線連接上位機(jī)。
4.如權(quán)利要求1所述的數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)，其特征在于，所述上位機(jī)通過通用總線接口連接集成模塊。
5.如權(quán)利要求1所述的數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)，其特征在于，所述測(cè)試模塊包括電壓電流源單元、通道驅(qū)動(dòng)器、測(cè)試激勵(lì)存儲(chǔ)單元、通道比較器、測(cè)試波形存儲(chǔ)單元，直流參數(shù)測(cè)量單元、繼電器開關(guān)矩陣，其中: 電壓電流源單元的輸出端與測(cè)試接口板的輸入端連接，用于為被測(cè)芯片提供工作電源； 測(cè)試激勵(lì)存儲(chǔ)單元，用于存儲(chǔ)被測(cè)芯片每個(gè)輸入管腳對(duì)應(yīng)的測(cè)試激勵(lì)數(shù)據(jù)及被測(cè)芯片輸出的波形信號(hào)的預(yù)期值； 直流參數(shù)測(cè)量單元，用于對(duì)被測(cè)芯片管腳的直流特性進(jìn)行測(cè)量，并輸出被測(cè)芯片管腳的直流特性參數(shù)數(shù)據(jù)； 繼電器開關(guān)矩陣輸入端連接直流參數(shù)測(cè)量單元輸入端和測(cè)試接口板輸出端，并通過測(cè)試接口板連接被測(cè)芯片，用于切換被測(cè)芯片不同管腳與直流參數(shù)測(cè)量單元之間的連接關(guān)系，實(shí)現(xiàn)對(duì)被測(cè)芯片管腳的直流特性參數(shù)的測(cè)量； 通道比較器的輸入端分別連接測(cè)試接口板的輸出端、測(cè)試激勵(lì)存儲(chǔ)單元的輸出端，接收測(cè)試接口板發(fā)出被測(cè)芯片輸出的波形信號(hào)和存儲(chǔ)于測(cè)試激勵(lì)存儲(chǔ)單元中的預(yù)期值，對(duì)所述輸出的波形信號(hào)與所述預(yù)期值進(jìn)行比較，獲得比較后的波形；通道比較器的輸出端連接測(cè)試波形存儲(chǔ)單元的輸入端，用于存儲(chǔ)比較后的波形； 通道驅(qū)動(dòng)器輸入、輸出端分別連接測(cè)試激勵(lì)存儲(chǔ)單元、測(cè)試接口板，用于接收測(cè)試激勵(lì)存儲(chǔ)單元輸出的原始測(cè)試激勵(lì)數(shù)據(jù)，生成并向測(cè)試接口板發(fā)送按照被測(cè)芯片電平格式變化的測(cè)試激勵(lì)數(shù)據(jù)。
6.如權(quán)利要求1所述的數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng)，其特征在于，所述控制模塊包括周邊元件擴(kuò)展接口電路、主控單元、測(cè)試激勵(lì)處理單元、時(shí)鐘發(fā)生單元及測(cè)試波形處理單元；所述主控單元連接至周邊元件擴(kuò)展接口電路、測(cè)試激勵(lì)處理單元、時(shí)鐘發(fā)生單元、測(cè)試波形處理單元及顯示控制單元；其中: 主控單元，通過周邊元件擴(kuò)展接口電路接收上位機(jī)發(fā)出的指令和數(shù)據(jù)，向測(cè)試激勵(lì)處理單元、時(shí)鐘發(fā)生單元、測(cè)試波形處理單元及顯示控制單元發(fā)送指令或數(shù)據(jù)； 測(cè)試波形處理單元的輸入端與主控單元的輸出端連接，接收主控單元發(fā)出的比較后波形數(shù)據(jù)回傳的指令，并對(duì)比較后的波形數(shù)據(jù)進(jìn)行整合和處理，生成并發(fā)出具有周邊元件擴(kuò)展接口的數(shù)據(jù)格式的比較后波形數(shù)據(jù)； 主控單元輸入端分別與測(cè)試波形處理單元輸出端、周邊元件擴(kuò)展接口電路的輸出端連接，接收通過周邊元件擴(kuò)展接口電路發(fā)送的上位機(jī)指令和激勵(lì)數(shù)據(jù)，接收具有周邊元件擴(kuò)展接口數(shù)據(jù)格式的比較后波形數(shù)據(jù)，生成并輸出按照具有周邊元件擴(kuò)展接口時(shí)序要求的比較后的波形數(shù)據(jù)； 主控單元輸出端與周邊元件擴(kuò)展接口電路輸入端連接，用于將具有周邊元件擴(kuò)展接口時(shí)序要求的比較后的波形數(shù)據(jù)傳回上位機(jī)； 時(shí)鐘發(fā)生單元的輸入端與主控單元輸出端連接，用于接收系統(tǒng)時(shí)鐘設(shè)置指令； 測(cè)試激勵(lì)處理單元的輸入端與主控單元輸出端連接，用于接收經(jīng)過分組的測(cè)試激勵(lì)數(shù)據(jù)； 顯示控制單元的輸入端與主控單元輸出端連接，用于接收測(cè)試系統(tǒng)運(yùn)行狀態(tài)的指令。
7.如權(quán)利要求1所述的數(shù)字集成電路自動(dòng)測(cè)試系統(tǒng),其特征在于,所述顯示模塊由LED燈和蜂鳴器組合，用于指示系統(tǒng)工作狀態(tài)。
【文檔編號(hào)】G01R31/317GK103837824SQ201410074743
【公開日】2014年6月4日 申請(qǐng)日期:2014年3月3日 優(yōu)先權(quán)日:2014年3月3日
【發(fā)明者】胡凱, 楊海鋼, 徐春雨, 曾憲理, 王德利 申請(qǐng)人:中國(guó)科學(xué)院電子學(xué)研究所