產(chǎn)品測試電路的制作方法
【專利摘要】本發(fā)明提出了一種產(chǎn)品測試電路，產(chǎn)品測試電路包括脈沖電路、測試電路和換相單元，其電路結(jié)構(gòu)簡單，占用面積較小，可以固定多個產(chǎn)品測試電路在針卡上，實(shí)現(xiàn)對半導(dǎo)體芯片的多晶測試，有利于降低生產(chǎn)成本，若產(chǎn)品測試電路出現(xiàn)問題時(shí)，也十分容易進(jìn)行問題分析，提高工作效率。
【專利說明】產(chǎn)品測試電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種產(chǎn)品測試電路。
【背景技術(shù)】
[0002]半導(dǎo)體芯片在生產(chǎn)完成之后，通常需要對半導(dǎo)體芯片進(jìn)行一系列的性能測試，例如晶圓可靠性測試(Wafer Acceptance Test, WAT)等。為了檢測所述半導(dǎo)體芯片的某一性能參數(shù)，通常需要在針卡(Prober Card)上固定相應(yīng)的電器元件,組成測試電路對所述半導(dǎo)體芯片進(jìn)行相應(yīng)的測試。
[0003]然而，傳統(tǒng)的測試電路十分復(fù)雜，具有很多電路元件，若出現(xiàn)問題時(shí)，除錯過程將十分復(fù)雜和困難；此外，一個傳統(tǒng)的測試電路也十分占據(jù)面積，由于針卡的面積十分有限，因此一個針卡上無法固定多個測試電路，即無法實(shí)現(xiàn)對半導(dǎo)體芯片進(jìn)行多晶(Die)測試，若需要進(jìn)行多晶測試，則需要使用大量的針卡，不利于降低生產(chǎn)成本。
[0004]因此，本領(lǐng)域技術(shù)人員應(yīng)盡快上述存在的技術(shù)問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種產(chǎn)品測試電路，具有結(jié)構(gòu)簡單，占用面積小等優(yōu)點(diǎn)。
[0006]為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種產(chǎn)品測試電路，用于對半導(dǎo)體芯片進(jìn)行性能測試，所述電路包括:
[0007]脈沖電路，用于提供脈沖信號；
[0008]測試電路，根據(jù)所述脈沖信號對所述半導(dǎo)體芯片進(jìn)行性能測試；
[0009]換相單元，用于對所述測試電路的電流進(jìn)行換相處理。
[0010]進(jìn)一步的，所述脈沖電路包括脈沖發(fā)生器和MOS管，所述脈沖發(fā)生器一端與所述MOS管的柵極相連，所述MOS管的漏極接地，所述MOS管的源極連接一測試端SRl。
[0011]進(jìn)一步的，所述測試電路包括一電源和電容，所述電源和電容并聯(lián)，且所述電源和電容的負(fù)極均接地，所述電源和電容的正極連接另一測試端SR2。
[0012]進(jìn)一步的，所述換相單元設(shè)于所述測試電路中，連接在所述電源和MOS管或電容和MOS管之間。
[0013]進(jìn)一步的，所述換相單元為單刀雙擲MOS開關(guān)。
[0014]進(jìn)一步的，所述半導(dǎo)體芯片連接于所述測試端SRl和測試端SR2之間。
[0015]進(jìn)一步的，所述產(chǎn)品測試電路用于對半導(dǎo)體芯片的電流進(jìn)行檢測。
[0016]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在:產(chǎn)品測試電路包括脈沖電路、測試電路和換相單元，其電路結(jié)構(gòu)簡單，占用面積較小，可以固定多個產(chǎn)品測試電路在針卡上，實(shí)現(xiàn)對半導(dǎo)體芯片的多晶測試，有利于降低生產(chǎn)成本，若產(chǎn)品測試電路出現(xiàn)問題時(shí)，也十分容易進(jìn)行問題分析，提高工作效率。
【專利附圖】

【附圖說明】[0017]圖1為本發(fā)明一實(shí)施例中產(chǎn)品測試電路的電路示意圖。
【具體實(shí)施方式】
[0018]下面將結(jié)合示意圖對本發(fā)明的產(chǎn)品測試電路進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0019]為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因?yàn)樗鼈儠贡景l(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實(shí)施例改變?yōu)榱硪粋€實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi)時(shí)間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0020]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0021]請參考圖1，在本實(shí)施例中，提出了一種產(chǎn)品測試電路，用于對半導(dǎo)體芯片進(jìn)行性能測試，所述電路包括:
[0022]脈沖電路，用于提供脈沖信號；
[0023]在本實(shí)施例中，所述脈沖電路包括脈沖發(fā)生器PG和MOS管M，所述脈沖發(fā)生器PG一端與所述MOS管M的柵極相連，所述MOS管M的漏極接地，所述MOS管M的源極連接一測試端SRl+或者SRl-;所述脈沖發(fā)生器PG可以根據(jù)具體需求發(fā)送具有預(yù)定脈沖寬度、時(shí)間的脈沖信號，脈沖信號能夠使所述MOS管M按照脈沖信號的脈沖寬度和時(shí)間等進(jìn)行導(dǎo)通。
[0024]測試電路，根據(jù)所述脈沖信號對所述半導(dǎo)體芯片進(jìn)行性能測試；
[0025]所述測試電路包括一電源V和電容C，所述電源V和電容C并聯(lián)，且所述電源V和電容C的負(fù)極均接地，所述電源V和電容C的正極連接另一測試端SR2+或者SR2-;在MOS管M導(dǎo)通之前，所述電源V會對所述電容C進(jìn)行充電，這樣在所述MOS管M導(dǎo)通的時(shí)候可以增加瞬時(shí)電流，防止MOS管M導(dǎo)通時(shí)間太短(甚至僅為幾微秒)，電流無法達(dá)到預(yù)定要求。
[0026]換相單元，用于對所述測試電路的電流進(jìn)行換相處理。
[0027]所述半導(dǎo)體芯片(圖未示出)連接于所述測試端SRl和測試端SR2之間；所述換相單元Jl和換相單元J2設(shè)于測試電路中，連接在所述電源V、電容C和MOS管M之間，由于測試時(shí)，測試電路的電流需要進(jìn)行換相，即連接在所述半導(dǎo)體芯片兩端的測試端子SRl和SR2的正負(fù)發(fā)生變化即可，因此需要采用單刀雙擲MOS開關(guān)作為換相單元對電流進(jìn)行換相處理，同時(shí)，采用MOS開關(guān)不會對測試電路的電流產(chǎn)生影響。
[0028]所述產(chǎn)品測試電路用于對半導(dǎo)體芯片的電流進(jìn)行檢測，具體檢測時(shí)，由所述脈沖發(fā)生器PG提供周期性脈沖信號周期性使所述MOS管M導(dǎo)通，從而檢測經(jīng)過所述半導(dǎo)體芯片的電流值的大小和存在電流的時(shí)間等數(shù)據(jù)，進(jìn)而做到對半導(dǎo)體芯片進(jìn)行性能檢測。
[0029]若對半導(dǎo)體芯片進(jìn)行多晶測試，只需要將本實(shí)施例提出的產(chǎn)品測試電路多個固定在同一針卡上即可。
[0030]其中，電壓V、電容C以及脈沖發(fā)生器PG提供的脈沖信號等均可以根據(jù)具體的測試要求進(jìn)行選擇，在此不作限定。
[0031]綜上，在本發(fā)明實(shí)施例提供的產(chǎn)品測試電路中，產(chǎn)品測試電路包括脈沖電路、測試電路和換相單元，其電路結(jié)構(gòu)簡單，占用面積較小，可以固定多個產(chǎn)品測試電路在針卡上，實(shí)現(xiàn)對半導(dǎo)體芯片的多晶測試，有利于降低生產(chǎn)成本，若產(chǎn)品測試電路出現(xiàn)問題時(shí)，也十分容易進(jìn)行問題分析，提高工作效率。
[0032]上述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不對本發(fā)明起到任何限制作用。任何所屬【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種產(chǎn)品測試電路，用于對半導(dǎo)體芯片進(jìn)行性能測試，所述電路包括: 脈沖電路，用于提供脈沖信號； 測試電路，根據(jù)所述脈沖信號對所述半導(dǎo)體芯片進(jìn)行性能測試； 換相單元，用于對所述測試電路的電流進(jìn)行換相處理。
2.如權(quán)利要求1所述的產(chǎn)品測試電路，其特征在于，所述脈沖電路包括脈沖發(fā)生器和MOS管，所述脈沖發(fā)生器一端與所述MOS管的柵極相連，所述MOS管的漏極接地，所述MOS管的源極連接一測試端SRl。
3.如權(quán)利要求2所述的產(chǎn)品測試電路，其特征在于，所述測試電路包括一電源和電容，所述電源和電容并聯(lián)，且所述電源和電容的負(fù)極均接地，所述電源和電容的正極連接另一測試端SR2。
4.如權(quán)利要求3所述的產(chǎn)品測試電路，其特征在于，所述換相單元設(shè)于所述測試電路中，連接在所述電源和MOS管或電容和MOS管之間。
5.如權(quán)利要求4所述的產(chǎn)品測試電路，其特征在于，所述換相單元為單刀雙擲MOS開關(guān)。
6.如權(quán)利要求3所述的產(chǎn)品測試電路，其特征在于，所述半導(dǎo)體芯片連接于所述測試端SRl和測試端SR2之間。
7.如權(quán)利要求1所述的產(chǎn)品測試電路，其特征在于，所述產(chǎn)品測試電路用于對半導(dǎo)體芯片的電流進(jìn)行檢測。
【文檔編號】G01R31/28GK103837823SQ201410098499
【公開日】2014年6月4日 申請日期:2014年3月17日 優(yōu)先權(quán)日:2014年3月17日
【發(fā)明者】程軍軍 申請人:上海華虹宏力半導(dǎo)體制造有限公司