離子敏感場效應晶體管及其制備工藝的制作方法
【專利摘要】本發(fā)明涉及晶體管，公開了一種離子敏感場效應晶體管及其制備工藝。包含半導體襯底，柵絕緣層，通過摻雜形成的源極和漏極以及與所述源極和所述漏極摻雜類型相同的埋設溝道，埋設溝道位于半導體襯底內靠近上表面處，且埋設溝道與半導體襯底上表面不接觸，源極和漏極分別位于埋設溝道兩側，柵絕緣層位于埋設溝道之上的半導體襯底上。與現(xiàn)有技術相比，本發(fā)明中當源極和漏極之間產(chǎn)生電流時，電流優(yōu)先從埋設溝道流過，而不是從柵絕緣層與半導體襯底的接觸界面通過，這樣就避免了由于上述接觸界面存在的表面缺陷而產(chǎn)生的測量電流的噪聲，避免了因表面載流子散射降低器件的信噪比和離子測量的靈敏度。
【專利說明】離子敏感場效應晶體管及其制備工藝
【技術領域】
[0001]本發(fā)明涉及晶體管，特別涉及離子敏感場效應晶體管及其制備工藝。
【背景技術】
[0002]現(xiàn)有技術中，離子敏感場效應晶體管ISFET器件的結構如圖1所示。包含半導體襯底101，位于半導體襯底上預設區(qū)域內的柵絕緣層104'，位于上絕緣層104兩側半導體襯底101內通過摻雜形成的源極102和漏極103，位于柵絕緣層上通過摻雜形成的柵極105，位于柵極105上的金屬復合層106，位于金屬復合層106上的離子敏感膜107以及分別位于源極102、漏極103和半導體襯底101背面的金屬硅化物接觸區(qū)110。
[0003]將被測溶液109注入溶液槽108，被測溶液109中的氫離子吸附在離子敏感膜107表面，在被測溶液109表面與離子敏感膜107之間形成一界面電勢，這一界面電勢的大小與被測溶液中的離子活度有關。界面電勢一部分降落于敏感膜層，另一部分通過金屬復合層106傳遞到柵極105，在柵絕緣層104'中產(chǎn)生一個從柵極105到半導體襯底101的電場，該電場能夠將柵極105附近半導體襯底101中的電子(或空穴)吸引到半導體襯底101表面，當界面電勢繼續(xù)增大，電場繼續(xù)增大，吸引電子(或空穴)的能力增強，當界面電勢增大到一閾值后，電場吸引的電子(或空穴)會在柵絕緣層104'下的半導體襯底101表面形成導電溝道，此時在源極102和漏極103之間加上電壓，就會形成源極102到漏極103的電流，整個離子敏感場效應晶體管與外界電路的連接是通過金屬硅化物接觸區(qū)110來實現(xiàn)的。
[0004]由上述對現(xiàn)有技術中離子敏感場效應晶體管工作原理的敘述可知，產(chǎn)生的源-漏電流是通過柵絕緣層104'與半導體襯底101的接觸界面從源極102流向漏極103的，由現(xiàn)有技術中離子敏感場效應晶體管的制備工藝可知，柵絕緣層104' —般是二氧化硅材料，半導體襯底101 —般是硅材料，柵絕緣層104與半導體襯底101的接觸界面之間必然會存在表面缺陷和表面粗糙的情況，載流子在這樣的接觸界面中流過，受到所述接觸界面的散射，整個器件在測量時必然會因表面缺陷和表面粗糙產(chǎn)生測量電流的噪聲，因而降低整個器件的信噪比，進而使整個器件的測量離子濃度的準確性和靈敏度降低。

【發(fā)明內容】

[0005]本發(fā)明的目的在于提供一種離子敏感場效應晶體管及其制備工藝，使得測量溶液中離子的靈敏度提高，電流密度增加，以及晶體管的信噪比提升。
[0006]為解決上述技術問題，本發(fā)明提供了一種離子敏感場效應晶體管，包含半導體襯底，柵絕緣層，通過摻雜形成的源極和漏極以及與所述源極和所述漏極摻雜類型相同的埋設溝道；
[0007]所述埋設溝道位于所述半導體襯底內靠近上表面處，且所述埋設溝道與所述半導體襯底上表面不接觸；
[0008]所述源極和所述漏極分別位于所述埋設溝道兩側；
[0009]所述柵絕緣層位于所述埋設溝道之上的所述半導體襯底上。[0010]本發(fā)明還提供了一種離子敏感場效應晶體管的制備工藝，包含以下步驟:
[0011]提供一半導體襯底；
[0012]對所述半導體襯底中的預設區(qū)域進行摻雜，形成埋設溝道，所述埋設溝道與所述半導體襯底上表面靠近且不接觸；
[0013]在所述埋設溝道之上的半導體襯底上表面生成絕緣層；
[0014]刻蝕掉所述絕緣層中預設區(qū)域兩側的絕緣層，形成柵絕緣層；
[0015]對所述柵絕緣層兩側的所述半導體襯底進行摻雜，形成源極和漏極，且所述源極和所述漏極與所述埋設溝道的摻雜類型相同。
[0016]本發(fā)明還提供了一種離子敏感場效應晶體管的制備工藝，包含以下步驟:
[0017]提供一半導體襯底；
[0018]在所述半導體襯底上摻雜生長埋設溝道；
[0019]在所述埋設溝道上生長襯底延伸層；
[0020]在所述襯底延伸層上生長絕緣層；
[0021]刻蝕掉所述絕緣層中預設區(qū)域兩側的絕緣層，剩下所述預設區(qū)域內的絕緣層形成柵絕緣層；
[0022]對所述柵絕緣層兩側的所述襯底延伸層、所述埋設溝道和所述半導體襯底進行摻雜形成源極和漏極，所述源極和所述漏極與所述埋設溝道的摻雜類型相同。
[0023]現(xiàn)有技術中，從源極流向漏極的電流是從柵絕緣層與半導體襯底的接觸界面通過，由于柵絕緣層與半導體襯底的接觸界面是兩種不同材料的接觸面，必然會存在表面缺陷和一定的表面粗糙度，載流子在這樣的接觸界面中流過，這些表面缺陷和表面粗糙度將引起載流子散射機制增強，載流子散射機制增強會導致載流子遷移率下降，整個器件在測量時必然會因表面缺陷和表面粗糙產(chǎn)生測量電流的噪聲，因而降低整個器件的信噪比，同時還降低了電流密度，進而使整個器件的測量離子濃度的準確性和靈敏度降低。而本發(fā)明中的晶體管在源極和漏極之間的半導體襯底內部用摻雜的方式形成與源極和漏極摻雜類型相同的埋設溝道，當源極和漏極之間產(chǎn)生電流時，電流勢必優(yōu)先從這個埋設溝道流過，而不是從柵絕緣層與半導體襯底的接觸界面流過，由于這個埋設溝道位于半導體襯底內部，與半導體襯底為一體，這樣就避免了由于接觸界面的表面缺陷和表面粗糙對離子測量精度與器件信噪比的影響。有電流通過埋設溝道時，相對于在柵絕緣層與半導體襯底接觸界面，載流子遷移率升高，所以電流密度升高，進而提高了整個器件測量的準確性。
[0024]優(yōu)選地，所述埋設溝道的摻雜方式為原位摻雜或外延摻雜。
[0025]埋設溝道可以通過原位摻雜如離子注入摻雜形成，也可以通過外延生長時摻雜形成，形成方式多變，工藝成熟。
[0026]優(yōu)選地，所述埋設溝道為原位摻雜時，
[0027]若所述半導體襯底為P型硅襯底，則所述源極和所述漏極為N型原位高摻雜硅，所述埋設溝道為N型低摻雜硅；
[0028]若所述半導體襯底為N型硅襯底，則所述源極和所述漏極為P型原位高摻雜硅,所述埋設溝道為P型低摻雜硅。
[0029]埋設溝道由原位摻雜形成，摻雜類型與源極和漏極相同，這樣才能保證源極和漏極有電流形成時，電流優(yōu)先通過埋設溝道流過，并且載流子在埋設溝道內流動時，載流子遷移率才會比較高，進而電流密度比較高，提高了整個器件測量的準確性。
[0030]優(yōu)選地，所述埋設溝道為原位摻雜時，所述埋設溝道為摻雜濃度峰值處所在的半導體襯底區(qū)域。
[0031]原位摻雜是從半導體襯底表面向內部摻雜，而埋設溝道是位于半導體襯底內部摻雜濃度峰值處所在的區(qū)域，這個摻雜濃度峰值處所在的區(qū)域被控制在半導體襯底內部并與半導體襯底表面有一定的距離，即與半導體襯底表面不接觸，這樣就保證了絕大多數(shù)源極向漏極的電流不會從半導體襯底表面流過，而是從半導體襯底內部的埋設溝道流過，避免了從表面流過時半導體襯底表面與柵絕緣層的接觸面存在表面缺陷和表面粗糙對離子測量精度與器件信噪比的影響。
[0032]優(yōu)選地，所述埋設溝道為外延摻雜時，所述半導體襯底為N型硅襯底，所述源極和所述漏極為P型原位高摻雜硅，所述埋設溝道為外延生長的P型低摻雜鍺化硅SiGe層。
[0033]埋設溝道也可以通過外延生長時進行摻雜形成，外延摻雜時，半導體襯底為N型，源極和漏極為P型，埋設溝道為P型的SiGe層，Si和SiGe的能帶的導帶位置比較接近，并且SiGe相較于硅有更小的禁帶寬度，因此空穴就會匯聚到SiGe層的價帶。當源極和漏極之間產(chǎn)生電流時，電流優(yōu)先從禁帶寬度較小的SiGe里流過，而不是從硅材料的半導體襯底與柵絕緣層的接觸界面流過，電流在SiGe中的電流密度相較于在硅中的電流密度也會有所升高，整個器件測量離子濃度的靈敏度和準確性都會提升。
[0034]優(yōu)選地,所述埋設溝道的厚度小于10nm。
[0035]理論上說，埋設溝道的厚度越小越好。因為，如果埋設溝道厚度太大，大于埋設溝道與半導體襯底形成的P-η結的最大耗盡區(qū)寬度，器件就無法通過柵極關閉，器件失效。埋設溝道也不能距離襯底表面太遠，如果太遠的話，柵極無法控制埋設溝道的耗盡與開啟，器件也會失效。
[0036]優(yōu)選地，所述埋設溝道的摻雜濃度小于或等于5 X 1015/cm3。
[0037]理論上，埋設溝道的摻雜濃度要比兩側源極和漏極的摻雜濃度小，因為如果埋設溝道摻雜濃度過高，其與半導體襯底形成的p-n結的最大耗盡區(qū)寬度就會很小，如果此寬度小于埋設溝道的厚度，那么埋設溝道就無法通過柵極控制其耗盡關閉，器件就會失效。也就是說，埋設溝道摻雜濃度太高時，柵極不加電壓的情況下，源漏之間已經(jīng)會形成一個有足夠載流子濃度的溝道，源極與漏極之間就導通了。并且埋設溝道摻雜濃度越高，柵極對其載流子濃度的控制能力越弱，就有可能出現(xiàn)埋設溝道的電流不隨柵極電壓變化而變化的情況，這樣就失去了探測離子濃度的能力。
[0038]優(yōu)選地，所述柵絕緣層的材料為二氧化硅Si02。
[0039]柵絕緣層起到一個開關的作用，當柵極和半導體襯底之間有電壓時，柵絕緣層中垂直于半導體襯底方向上就會產(chǎn)生電場，這個電場能排斥空穴(或電子)吸引電子(或空穴)，因而柵極附近的半導體襯底中的電子(或空穴)被吸引至柵絕緣層下的半導體襯底表面，當柵極和源極的電壓增加，吸引的電子(或空穴)也會增加，當柵極和源極的電壓達到閾值電壓時，吸引的電子(或空穴)就會形成N型導電溝道(或P型導電溝道)，此時在源極和漏極之間加上電壓就會形成源極到漏極的電流。
[0040]優(yōu)選地，所述離子敏感場效應晶體管還包含柵極，金屬復合層，離子敏感膜和三個金屬硅化物接觸區(qū)；[0041 ] 所述柵極位于所述柵絕緣層上表面；
[0042]所述金屬復合層位于所述柵極上表面；
[0043]所述離子敏感膜位于所述金屬復合層上表面；
[0044]所述三個金屬硅化物接觸區(qū)分別位于所述源極、所述漏極和所述半導體襯底背面的設定區(qū)域內。
[0045]這種結構便于將離子敏感膜吸附離子形成的界面電勢通過金屬復合層傳遞至柵極；源極，漏極和半導體襯底背面的金屬硅化物接觸區(qū)作為源引出端，漏引出端和襯底引出端便于將晶體管接入外接電路。
[0046]優(yōu)選地，所述離子敏感膜為單層絕緣介質層，所述離子敏感膜的材料為以下任意一種:
[0047]二氧化硅SiO2、氮化硅Si3N4、氧化鋁Al2O3或五氧化二鉭Ta205。
[0048]這些離子敏感膜材料對氫離子比較敏感且吸附作用比較強，吸附濃度較高，靈敏度好，這樣就使測量結果更加及時有效。
[0049]優(yōu)選地，所述離子敏感膜為具有至少兩層的絕緣介質層，與所述金屬復合層接觸的層采用的材料為二氧化硅SiO2，最表面的層采用的材料為以下任意一種:
[0050]氮化硅Si3N4、氧化鋁Al2O3或五氧化二鉭Ta205。
[0051]因為SiO2與金屬復合層的結合性較好，而表面采用對氫離子比較敏感且吸附作用比較強的材料，因此，可以采用疊層結構，使離子敏感膜既能與金屬復合層的結合性較好，又能對氫離子具有較強的吸附作用。
【專利附圖】

【附圖說明】
[0052]圖1是根據(jù)現(xiàn)有技術中離子敏感場效應晶體管的示意圖；
[0053]圖2是根據(jù)本發(fā)明中第一實施方式中離子敏感場效應晶體管的示意圖；
[0054]圖3是根據(jù)本發(fā)明第二實施方式中離子敏感場效應晶體管的示意圖；
[0055]圖4是根據(jù)本發(fā)明第三實施方式中離子敏感場效應晶體管的制備工藝流程圖；
[0056]圖5a?5i是根據(jù)本發(fā)明第三實施方式中離子敏感場效應晶體管的制備工藝示意圖；
[0057]圖6是根據(jù)本發(fā)明第四實施方式中離子敏感場效應晶體管的制備工藝流程圖；
[0058]圖7a?7j是根據(jù)本發(fā)明第四實施方式中離子敏感場效應晶體管的制備工藝示意圖。
【具體實施方式】
[0059]為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明的各實施方式進行詳細的闡述。然而，本領域的普通技術人員可以理解，在本發(fā)明各實施方式中，為了使讀者更好地理解本申請而提出了許多技術細節(jié)。但是，即使沒有這些技術細節(jié)和基于以下各實施方式的種種變化和修改，也可以實現(xiàn)本申請各權利要求所要求保護的技術方案。
[0060]本發(fā)明的第一實施方式涉及一種離子敏感場效應晶體管。如圖2所示。包含半導體襯底101，柵絕緣層104'，通過摻雜形成的源極102和漏極103以及與源極102和漏極103摻雜類型相同的埋設溝道201，埋設溝道201位于半導體襯底101內靠近上表面處，且埋設溝道201與半導體襯底101上表面不接觸，源極102和漏極103分別位于埋設溝道201的兩側，柵絕緣層104'位于埋設溝道201之上的半導體襯底101上。
[0061]具體地說，如圖2所示，上述離子敏感場效應晶體管還包含柵極105，任意金屬材料的金屬復合層106，離子敏感膜107和三個金屬硅化物接觸區(qū)110，柵極105位于柵絕緣層104'上表面,金屬復合層106位于柵極105上表面,離子敏感膜107位于金屬復合層106上表面，三個金屬硅化物接觸區(qū)110分別位于源極102、漏極103和半導體襯底101背面的設定區(qū)域內。這種結構便于將離子敏感膜吸附離子形成的界面電勢通過金屬復合層106傳遞至柵極105 ;源極102，漏極103和半導體襯底101背面的金屬硅化物接觸區(qū)110作為源引出端，漏引出端和襯底引出端便于將晶體管接入外接電路。
[0062]優(yōu)選地，上述埋設溝道201、源極102、漏極103以及柵極105的摻雜方式均為原位摻雜，原位摻雜中優(yōu)選離子注入摻雜，離子注入摻雜工藝是現(xiàn)有成熟工藝，此處不做贅述。
[0063]上述半導體襯底101可以是P型硅襯底，也可以是N型硅襯底。
[0064]當半導體襯底101是P型硅襯底時，源極102、漏極103和柵極105為N型原位高摻雜娃，埋設溝道201為N型原位低摻雜娃；
[0065]當半導體襯底101為N型硅襯底，源極102、漏極103和柵極105為P型原位高摻雜硅，埋設溝道201為P型原位低摻雜硅。
[0066]源極102和漏極103與埋設溝道201的摻雜類型相同，這樣才能保證源極102和漏極103有電流形成時，電流優(yōu)先通過埋設溝道201流過，電流密度比較高，提高了整個器件測量的準確性。
[0067]理論上，埋設溝道201的摻雜濃度要比兩側源極102和漏極103的摻雜濃度小。因為如果埋設溝道201摻雜濃度過高，其與半導體襯底101形成的p-n結的最大耗盡區(qū)寬度就會很小，如果此寬度小于埋設溝道201的厚度，那么埋設溝道201就無法通過柵極控制其耗盡關閉，器件就會失效。也就是說，埋設溝道201摻雜濃度太高時，柵極不加電壓的情況下，源漏之間已經(jīng)會形成一個有足夠載流子濃度的溝道，源漏之間就導通了。并且埋設溝道201摻雜濃度越高，柵極對其載流子濃度的控制能力越弱，就有可能出現(xiàn)埋設溝道201的電流不隨柵極電壓變化而變化的情況。這樣就失去了探測離子濃度的能力。本實施方式中優(yōu)選埋設溝道201的摻雜濃度小于或等于5X 1015/cm3。
[0068]理論上，埋設溝道201的厚度越薄越好，因為，如果埋設溝道厚度太大，大于埋設溝道與半導體襯底形成的P-n結的最大耗盡區(qū)寬度，器件就無法通過柵極關閉，器件失效。埋設溝道也不能距離襯底表面太遠，如果太遠的話，柵極無法控制埋設溝道的耗盡與開啟，器件也會失效。本實施方式中優(yōu)選埋設溝道201的厚度小于10nm。
[0069]優(yōu)選地，埋設溝道201為摻雜濃度峰值處所在的半導體襯底101區(qū)域。因為原位摻雜是從半導體襯底101表面向內部摻雜,而埋設溝道201是位于半導體襯底101內部摻雜濃度峰值處所在的區(qū)域，這個摻雜濃度峰值處所在的區(qū)域被控制在半導體襯底101內部并與半導體襯底101表面有一定的距離，即與半導體襯底101表面不接觸，這樣就保證了源極102向漏極103的電流不會從半導體襯底101表面與柵絕緣層104'的接觸面流過，而是從半導體襯底101內部的埋設溝道201流過，避免了從接觸面流過時接觸面存在的表面缺陷增加電流噪聲，以及避免接觸面的表面粗糙降低器件的信噪比。[0070]另外，上述柵絕緣層104'的材料為二氧化硅Si02。本實施方式中柵絕緣層104'起到一個開關的作用，當柵極105和半導體襯底101之間有電壓時，柵絕緣層104'中垂直于半導體襯底101方向上就會產(chǎn)生電場，這個電場能排斥空穴(或電子)吸引電子(或空穴)，因而柵極105附近的半導體襯底101中的電子(或空穴)被吸引至柵絕緣層104'下的半導體襯底101表面，當柵極105和源極102的電壓增加，吸引的電子(或空穴)也會增加，當柵極105和源極102的電壓達到閾值電壓時，吸引的電子(或空穴)就會形成N型導電溝道(或P型導電溝道)，此時在源極102和漏極103之間加上電壓就會形成源極102到漏極103的電流。
[0071]上述離子敏感膜107可以是單層絕緣介質層，材料為以下任意一種:二氧化硅SiO2、氮化硅Si3N4、氧化鋁Al2O3或五氧化二鉭Ta205。這些離子敏感膜材料對氫離子比較敏感且吸附作用比較強，吸附濃度較高，靈敏度好，這樣就使測量結果更加及時有效。
[0072]上述離子敏感膜107也可以是具有至少兩層的絕緣介質層，與金屬復合層106接觸的層采用的材料為二氧化硅SiO2，最表面的層采用的材料為以下任意一種:氮化硅Si3N4、氧化鋁Al2O3或五氧化二鉭Ta205。因為SiO2與金屬復合層106的結合性較好，而表面采用對氫離子比較敏感且吸附作用比較強的材料，因此，可以采用疊層結構，使離子敏感膜107既能與金屬復合層106的結合性較好，又能對氫離子具有較強的吸附作用。
[0073]現(xiàn)有技術中，從源極102流向漏極103的電流是從柵絕緣層104'與半導體襯底101的接觸界面通過，由于柵絕緣層104'與半導體襯底101的接觸界面是兩種不同材料的接觸面，必然會存在表面缺陷和一定的表面粗糙度，載流子在這樣的接觸界面中流過，這些表面缺陷和表面粗糙度將引起載流子散射機制增強，載流子散射機制增強會導致載流子遷移率下降，整個器件在測量時必然會因表面缺陷和表面粗糙產(chǎn)生測量電流的噪聲，因而降低整個器件的信噪比，同時還降低了電流密度，進而使整個器件的測量離子濃度的準確性和靈敏度降低。而本發(fā)明中的晶體管在源極102和漏極103之間的半導體襯底101內部用原位摻雜的方式形成與源極102和漏極103摻雜類型相同的埋設溝道201，當源極102和漏極103之間產(chǎn)生電流時，電流勢必優(yōu)先從這個埋設溝道201流過，而不是從柵絕緣層104'與半導體襯底101的接觸界面流過，由于這個埋設溝道201位于半導體襯底101內部，與半導體襯底101為一體，這樣就避免了由于接觸界面的表面缺陷和表面粗糙度對離子測量精度與器件信噪比的影響，又由于該埋設溝道201與源極102和漏極103導電類型相同，有電流通過埋設溝道201時，相對于在柵絕緣層104'與半導體襯底101的接觸界面，載流子遷移率升高，所以電流密度升高，進而提高了整個器件測量的準確性。
[0074]本發(fā)明的第二實施方式涉及一種離子敏感場效應晶體管。第二實施方式與第一實施方式大致相同，主要區(qū)別之處在于:在第一實施方式中，埋設溝道201是通過原位摻雜形成的位于半導體襯底101表面以下?lián)诫s濃度峰值處所在區(qū)域，埋設溝道201與半導體襯底101是一體的低摻雜硅，在埋設溝道201與半導體襯底101表面之間的那段空隙中也會有與埋設溝道摻雜類型相同的摻雜離子存在，只是摻雜的濃度較埋設溝道201區(qū)域低。而在本發(fā)明第二實施方式中，埋設溝道201是位于半導體襯底101上通過外延摻雜生長形成一層低摻雜的鍺化硅SiGe，這層SiGe埋設溝道201上還有一層外延生長的襯底延伸層301，這層襯底延伸層301將SiGe埋設溝道201掩蓋，形成最終的埋設溝道201，襯底延伸層301中是沒有與埋設溝道摻雜類型相同的摻雜離子存在的。如圖3所示。另外，在本發(fā)明第一實施方式中，半導體襯底101是P型，源極102、漏極103、柵極105和埋設溝道201是N型，或者，半導體襯底101是N型，源極102、漏極103、柵極105和埋設溝道201是P型；且源極102、漏極103和柵極105是一步摻雜形成。而在本發(fā)明第二實施方式中，半導體襯底只能是N型，源極102、漏極103和埋設溝道201只能是P型，柵極105只能是N型，且柵極105是通過外延摻雜形成，而源極102和漏極103是通過原位摻雜形成。
[0075]本實施方式中，因為Si和SiGe的能帶的導帶位置比較接近，并且SiGe材料的禁帶寬度較硅材料小，在其價帶區(qū)域可以匯聚空穴。當源極102與漏極103之間有電流形成時，空穴更趨向于從禁帶寬度較低的SiGe材料中通過，而不是從硅材料的襯底延伸層301中流過。相比較于第一實施方式，本實施方式中的襯底延伸層301中不存在與埋設溝道摻雜類型相同的摻雜離子，空穴趨向于全部從禁帶寬度較小的SiGe埋設溝道201通過，并且空穴在SiGe中的遷移率大于在Si材料中的遷移率，這樣的話，電流密度就會增加，整個器件測量電流的靈敏度和準確性都會提升。
[0076]本實施方式與第一實施方式大致相同，第一實施方式中提到的相關技術細節(jié)在本實施方式中依然有效，為了減少重復，這里不再贅述。
[0077]本發(fā)明第三實施方式涉及一種離子敏感場效應晶體管的制備工藝。下面結合流程圖4和示意圖5a?5i具體說明。如圖4所示,具體流程包含以下步驟:
[0078]步驟401:提供一半導體襯底101。如圖5a。
[0079]該半導體襯底可以是P型硅，也可以是N型硅。
[0080]步驟402:對上述半導體襯底101進行原位摻雜(本實施方式優(yōu)選離子注入摻雜)，在摻雜濃度峰值處形成埋設溝道201。如圖5b。
[0081]上述摻雜濃度峰值處即埋設溝道201，位于半導體襯底101表面以下，并與半導體襯底101表面不接觸。本實施方式中優(yōu)選埋設溝道201的摻雜濃度小于或等于5X 1015/cm3，并優(yōu)選埋設溝道201的厚度小于10nm。
[0082]接著步驟403:在半導體襯底101上沉積一層絕緣層104，如圖5c。
[0083]該柵絕緣層材料為二氧化硅Si02。
[0084]接著步驟404:在絕緣層104上沉積柵極層501，如圖5d。
[0085]接著步驟405:在預設區(qū)域形成柵絕緣層104'和柵極105。
[0086]具體地說，用光刻膠掩蓋住預設區(qū)域，然后對預設區(qū)域兩側的絕緣層104和柵極層501進行刻蝕，剩下的預設區(qū)域內的絕緣層形成柵絕緣層104'，剩下的預設區(qū)域內的柵極層形成柵極105。如圖5e。
[0087]接著步驟406:形成源極102和漏極103。如圖5f。
[0088]即對柵極105兩側的埋設溝道201和兩側的半導體襯底101進行原位摻雜形成P型的源極102和漏極103。
[0089]當半導體襯底101是P型硅襯底時，源極102、漏極103和柵極105為N型原位高摻雜硅，埋設溝道201為N型低摻雜硅；當半導體襯底101為N型硅襯底，源極102、漏極103和柵極105為P型原位高摻雜硅，埋設溝道201為P型低摻雜硅。
[0090]源極102和漏極103與埋設溝道201的摻雜類型相同，這樣才能保證源極102和漏極103有電流形成時，電流優(yōu)先通過埋設溝道201流過，也是由于埋設溝道201的摻雜類型與源極102和漏極103相同，載流子在埋設溝道201內流動時，載流子遷移率才會比較高，進而電流密度比較高，提高了整個器件測量的準確性。
[0091]值得一提的是，上述摻雜形成的源極102、漏極103和柵極105的摻雜濃度要比埋設溝道201的摻雜濃度高，因為如果埋設溝道201摻雜濃度過高，其與半導體襯底101形成的P-n結的最大耗盡區(qū)寬度就會很小，如果此寬度小于埋設溝道201的厚度，那么埋設溝道201就無法通過柵極105控制其耗盡關閉，器件就會失效。也就是說，埋設溝道201摻雜濃度太高時，柵極105不加電壓的情況下，源極102與漏極103之間已經(jīng)會形成一個有足夠載流子濃度的溝道，源漏之間就導通了。并且埋設溝道201摻雜濃度越高，柵極105對其載流子濃度的控制能力越弱，就有可能出現(xiàn)埋設溝道201的電流不隨柵極電壓變化而變化的情況，這樣就失去了探測離子濃度的能力。本實施方式中優(yōu)選源極102、漏極103和柵極105的摻雜濃度為IOlfVcm3以上。
[0092]接著步驟407:在柵極105上生成金屬復合層106。如圖5g。
[0093]該金屬復合層材料可以為任意金屬。
[0094]接著步驟408:在金屬復合層106上生成離子敏感膜107。如圖5h。
[0095]該離子敏感膜就相當于槽體108的槽底，測量時，該離子敏感膜107吸引被測溶液109中的離子形成表面電勢，一部分降落在敏感膜中，另一部分通過金屬復合層106傳導至柵極105，此時柵極105和源極102之間產(chǎn)生電壓，柵絕緣層104'中垂直于半導體襯底101方向上產(chǎn)生電場，這個電場能排斥空穴(或電子)吸引電子(或空穴)，因而柵極105附近的半導體襯底101中的電子(或空穴)被吸引至柵絕緣層IOf下的半導體襯底101表面，當溶液中離子活度增加，表面電位就增加，進而導致柵極105和源極102的電壓增加，吸引的電子(或空穴)也會增加，當柵極105和源極102的電壓達到閾值電壓時，吸引的電子(或空穴)就會形成N型導電溝道(或P型導電溝道)，此時在源極102和漏極103之間加上電壓就會形成源極102到漏極103的電流。
[0096]上述離子敏感膜107可以是單層絕緣介質層，材料為以下任意一種:二氧化硅SiO2、氮化硅Si3N4、氧化鋁Al2O3或五氧化二鉭Ta205。這些離子敏感膜材料對氫離子比較敏感且吸附作用比較強，吸附濃度較高，靈敏度好，這樣就使測量結果更加及時有效。
[0097]上述離子敏感膜107也可以是具有至少兩層的絕緣介質層，與半導體襯底101接觸的層采用的材料為二氧化硅SiO2，最表面的層采用的材料為以下任意一種:氮化硅Si3N4、氧化鋁Al2O3或五氧化二鉭Ta205。因為SiO2與半導體襯底的結合性較好，而表面采用對氫離子比較敏感且吸附作用比較強的材料，因此，可以采用疊層結構，使離子敏感膜既能與半導體襯底的結合性較好，又能對氫離子具有較強的吸附作用。
[0098]接著步驟409:分別在源極102、漏極103和半導體襯底101背面的設定區(qū)域內形成金屬硅化物接觸區(qū)110。如圖5i。
[0099]金屬硅化物接觸區(qū)110作為源引出端，漏引出端和襯底引出端便于將晶體管接入外接電路。
[0100]至此，整個工藝過程結束。
[0101]與現(xiàn)有技術相比，本發(fā)明中的晶體管在源極102和漏極103之間的半導體襯底101內部用原位摻雜的方式形成與源極102和漏極103摻雜類型相同的埋設溝道201，這個埋設溝道201位于原位摻雜濃度峰值處,摻雜濃度峰值處位于半導體襯底101表面以下,并與表面不接觸，當源極102和漏極103之間產(chǎn)生電流時，由于該埋設溝道201的摻雜類型與源極102和漏極103相同，電流勢必優(yōu)先從這個埋設溝道201流過，而不是從柵絕緣層104'與半導體襯底101表面的接觸界面流過，由于這個埋設溝道201位于半導體襯底101內部，與半導體襯底101為一體，這樣就避免了由于接觸界面的表面缺陷和表面粗糙度對離子測量精度與器件信噪比的影響，又由于該埋設溝道201與源極102和漏極103導電類型相同，有電流通過埋設溝道201時，相對于在柵絕緣層104'與半導體襯底101的接觸界面，載流子遷移率升高，所以電流密度升高，進而提高了整個器件測量的準確性。
[0102]上面各種方法的步驟劃分，只是為了描述清楚，實現(xiàn)時可以合并為一個步驟或者對某些步驟進行拆分，分解為多個步驟，只要包含相同的邏輯關系，都在本專利的保護范圍內。
[0103]不難發(fā)現(xiàn)，本實施方式為與第一實施方式相對應的方法實施例，本實施方式可與第一實施方式互相配合實施。第一實施方式中提到的相關技術細節(jié)在本實施方式中依然有效，為了減少重復，這里不再贅述。相應地，本實施方式中提到的相關技術細節(jié)也可應用在第一實施方式中。
[0104]本發(fā)明第四實施方式涉及一種離子敏感場效應晶體管的制備工藝。第四實施方式與第三實施方式大致相同，主要區(qū)別之處在于:在第三實施方式中，埋設溝道201是通過原位摻雜形成的低摻雜硅。而在本發(fā)明第四實施方式中，埋設溝道201是通過外延摻雜生長形成的低摻雜鍺化硅SiGe。另外，在本發(fā)明第三實施方式中，半導體襯底101是P型，源極102、漏極103、柵極105和埋設溝道201是N型，或者，半導體襯底101是N型，源極102、漏極103、柵極105和埋設溝道201是P型；且源極102、漏極103和柵極105是通過原位摻雜形成。而在本發(fā)明第四實施方式中，半導體襯底101只能是N型，源極102、漏極103和埋設溝道201只能是P型，柵極105只能是N型；且源極102和漏極103是通過原位摻雜形成，而柵極105是通過沉積形成。下面將結合工藝流程圖6和示意圖7a?7i具體說明。
[0105]如圖6所示，首先是步驟601:提供一半導體襯底101。如圖7a。
[0106]該半導體襯底為N型硅襯底。
[0107]然后是步驟602:在半導體襯底101上外延摻雜生長一層P型SiGe作為埋設溝道201。如圖 7bο
[0108]接著步驟603:在埋設溝道201上外延生長一層N型襯底延伸層301，將上述埋設溝道201掩蓋住。如圖7c。
[0109]此處外延生長的襯底延伸層301與半導體襯底101材質相同。
[0110]接著步驟604:在襯底延伸層301上生成一層絕緣層104。如圖7d。
[0111]接著步驟605:在絕緣層104上沉積N型多晶硅柵極層501。如圖7e。
[0112]該柵極層501的摻雜濃度大于1016/cm3。
[0113]接著步驟606:在預設區(qū)域形成柵絕緣層104'和柵極105。如圖7f。
[0114]具體地說，用光刻膠掩蓋住預設區(qū)域，然后對預設區(qū)域兩側的絕緣層104和柵極層501進行刻蝕，剩下的預設區(qū)域內的絕緣層形成柵絕緣層104'，剩下的預設區(qū)域內的N型柵極層形成N型柵極105。如圖7f。
[0115]接著步驟607:形成源極102和漏極103。如圖7g。
[0116]具體地說，對柵極105兩側的襯底延伸層301、兩側的埋設溝道201和兩側的半導體襯底101進行原位摻雜形成P型的源極102和漏極103。[0117]接著步驟608:在柵極105上生成金屬復合層106。如圖7h。
[0118]接著步驟609:在金屬復合層106上生成離子敏感膜107。如圖7i。
[0119]接著步驟610:分別在源極102、漏極103和半導體襯底101背面的設定區(qū)域內形成金屬硅化物接觸區(qū)110。如圖7j。
[0120]至此，整個工藝過程結束。
[0121]與第三實施方式相比，本實施方式中用外延摻雜形成SiGe層作為埋設溝道201，因為Si和SiGe的能帶的導帶位置比較接近，并且SiGe材料的禁帶寬度較硅材料小，在其價帶區(qū)域可以匯聚空穴。當源極102與漏極103之間有電流形成時，空穴更趨向于從禁帶寬度較低的SiGe材料中通過，而不是從埋設溝道201之上的襯底延伸層301或襯底延伸層301表面與柵絕緣層104'的接觸面流過。相比較于第三實施方式，本實施方式中，外延生長形成的襯底延伸層301中不存在與埋設溝道摻雜類型相同的摻雜，電流趨向于全部從禁帶寬度較小的SiGe埋設溝道201通過，并且空穴在SiGe中的遷移率大于在Si材料中的遷移率，這樣的話，電流密度就會增加，整個器件測量電流的靈敏度和準確性都會提升。
[0122]上面各種方法的步驟劃分，只是為了描述清楚，實現(xiàn)時可以合并為一個步驟或者對某些步驟進行拆分，分解為多個步驟，只要包含相同的邏輯關系，都在本專利的保護范圍內。
[0123]不難發(fā)現(xiàn)，本實施方式為與第二實施方式相對應的方法實施例，本實施方式可與第二實施方式互相配合實施。第二施方式中提到的相關技術細節(jié)在本實施方式中依然有效，為了減少重復，這里不再贅述。相應地，本實施方式中提到的相關技術細節(jié)也可應用在第二實施方式中。
[0124]本領域的普通技術人員可以理解，上述各實施方式是實現(xiàn)本發(fā)明的具體實施例，而在實際應用中，可以在形式上和細節(jié)上對其作各種改變，而不偏離本發(fā)明的精神和范圍。
【權利要求】
1.一種離子敏感場效應晶體管，其特征在于，包含半導體襯底，柵絕緣層，通過摻雜形成的源極和漏極以及與所述源極和所述漏極摻雜類型相同的埋設溝道； 所述埋設溝道位于所述半導體襯底內靠近上表面處，且所述埋設溝道與所述半導體襯底上表面不接觸； 所述源極和所述漏極分別位于所述埋設溝道兩側； 所述柵絕緣層位于所述埋設溝道之上的所述半導體襯底上。
2.根據(jù)權利要求1所述的離子敏感場效應晶體管，其特征在于，所述埋設溝道的摻雜方式為原位摻雜或外延摻雜。
3.根據(jù)權利要求2所述的離子敏感場效應晶體管，其特征在于，所述埋設溝道為原位摻雜時， 若所述半導體襯底為P型硅襯底，則所述源極和所述漏極為N型原位高摻雜硅，所述埋設溝道為N型低摻雜硅； 若所述半導體襯底為N型硅襯底，則所述源極和所述漏極為P型原位高摻雜硅，所述埋設溝道為P型低摻雜硅。
4.根據(jù)權利要求2所述的離子敏感場效應晶體管，其特征在于，所述埋設溝道為原位摻雜時，所述埋設溝道為摻雜濃度峰值處所在的半導體襯底區(qū)域。
5.根據(jù)權利要求2所述的離子敏感場效應晶體管，其特征在于，所述埋設溝道為外延摻雜時，所述半導體襯底為N型硅襯底，所述源極和所述漏極為P型原位高摻雜硅，所述埋設溝道為外延生長的P型低摻雜鍺化硅SiGe層。
6.根據(jù)權利要求1所述的離子敏感場效應晶體管，其特征在于，所述埋設溝道的厚度小于10nm。
7.根據(jù)權利要求1所述的離子敏感場效應晶體管，其特征在于，所述埋設溝道的摻雜濃度小于或等于5X1015/cm3。
8.根據(jù)權利要求5所述的離子敏感場效應晶體管，其特征在于，還包含柵極，所述柵極位于所述柵絕緣層上表面，且所述柵極為N型外延高摻雜硅，摻雜濃度大于1016/cm3。
9.根據(jù)權利要求1所述的離子敏感場效應晶體管，其特征在于，所述柵絕緣層的材料為二氧化硅Si02。
10.根據(jù)權利要求1所述的離子敏感場效應晶體管，其特征在于，還包含柵極，金屬復合層，離子敏感膜和三個金屬硅化物接觸區(qū)； 所述柵極位于所述柵絕緣層上表面； 所述金屬復合層位于所述柵極上表面； 所述離子敏感膜位于所述金屬復合層上表面； 所述三個金屬硅化物接觸區(qū)分別位于所述源極、所述漏極和所述半導體襯底背面的設定區(qū)域內。
11.根據(jù)權利要求10所述的離子敏感場效應晶體管，其特征在于，所述離子敏感膜為單層絕緣介質層，所述離子敏感膜的材料為以下任意一種: 二氧化硅SiO2、氮化硅Si3N4、氧化鋁Al2O3或五氧化二鉭Ta205。
12.根據(jù)權利要求10所述的離子敏感場效應晶體管，其特征在于，所述離子敏感膜為具有至少兩層的絕緣介質層，與所述金屬復合層接觸的層采用的材料為二氧化硅SiO2，最表面的層采用的材料為以下任意一種: 氮化硅Si3N4、氧化鋁Al2O3或五氧化二鉭Ta205。
13.一種離子敏感場效應晶體管的制備工藝，其特征在于，包含以下步驟: 提供一半導體襯底； 對所述半導體襯底進行摻雜，形成埋設溝道，所述埋設溝道與所述半導體襯底上表面靠近且不接觸； 在所述半導體襯底上表面生成絕緣層； 刻蝕掉所述絕緣層中預設區(qū)域兩側的絕緣層，形成柵絕緣層； 對所述柵絕緣層兩側的所述半導體襯底進行摻雜，形成源極和漏極，且所述源極和所述漏極與所述埋設溝道的摻雜類型相同。
14.根據(jù)權利要求13所述的離子敏感場效應晶體管的制備工藝，其特征在于， 若所述半導體襯底為P型硅襯底，則所述源極和所述漏極為N型原位高摻雜硅，所述埋設溝道為N型原位低摻雜硅； 若所述半導體襯底為N型硅襯底，則所述源極和所述漏極為P型原位高摻雜硅，所述埋設溝道為P型原位低摻雜 硅。
15.根據(jù)權利要求13所述的離子敏感場效應晶體管的制備工藝，其特征在于，所述埋設溝道位于所述預設區(qū)域內摻雜濃度峰值處。
16.根據(jù)權利要求13所述的離子敏感場效應晶體管的制備工藝，其特征在于，所述在半導體襯底上表面生成絕緣層的步驟之后，所述在刻蝕掉所述絕緣層中預設區(qū)域兩側的絕緣層，形成柵絕緣層的步驟之前，還包含以下步驟: 在所述絕緣層上生成柵極層； 所述在刻蝕掉所述絕緣層中預設區(qū)域兩側的絕緣層，形成柵絕緣層的步驟中包含以下子步驟: 刻蝕掉所述絕緣層和柵極層中預設區(qū)域兩側的絕緣層和柵極層，形成柵絕緣層和柵極； 所述柵極為與所述源極、所述漏極和所述埋設溝道摻雜類型相同的原位高摻雜多晶硅。
17.根據(jù)權利要求16所述的離子敏感場效應晶體管的制備工藝，其特征在于，所述在形成所述源極和漏極的步驟之后，還包含以下步驟: 在所述柵極上表面生成金屬復合層； 在所述金屬復合層上生成離子敏感膜； 分別在所述源極、所述漏極和所述半導體襯底背面的設定區(qū)域內生成金屬硅化物接觸區(qū)。
18.一種離子敏感場效應晶體管的制備工藝，其特征在于，包含以下步驟: 提供一半導體襯底； 在所述半導體襯底上摻雜生長埋設溝道； 在所述埋設溝道上生長襯底延伸層； 在所述襯底延伸層上生長絕緣層； 刻蝕掉所述絕緣層中預設區(qū)域兩側的絕緣層，形成柵絕緣層；對所述柵絕緣層兩側的所述襯底延伸層、所述埋設溝道和所述半導體襯底進行摻雜形成源極和漏極，所述源極和所述漏極與所述埋設溝道的摻雜類型相同。
19.根據(jù)權利要求18所述的離子敏感場效應晶體管的制備工藝，其特征在于，所述埋設溝道為外延摻雜生長形成的P型低摻雜鍺化硅SiGe層。
20.根據(jù)權利要求18所述的離子敏感場效應晶體管的制備工藝，其特征在于，所述半導體襯底為N型硅襯底，所述源極和所述漏極為P型原位高摻雜硅。
21.根據(jù)權利要求18所述的離子敏感場效應晶體管的制備工藝，其特征在于，所述埋設溝道的厚度小于10nm。
22.根據(jù)權利要求18所述的離子敏感場效應晶體管的制備工藝，其特征在于，所述埋設溝道的摻雜濃度小于或等于5 X 1015/cm3。
23.根據(jù)權利要求18所述的離子敏感場效應晶體管的制備工藝，其特征在于，所述襯底延伸層為外延生長形成的N型硅層。
24.根據(jù)權利要求18所述的離子敏感場效應晶體管的制備工藝，其特征在于，在所述襯底延伸層上生長絕緣層的步驟之后，在所述刻蝕掉絕緣層中預設區(qū)域兩側的絕緣層，形成柵絕緣層的步驟之前，還包含以下步驟: 在所述絕緣層上摻雜生長柵極層； 所述在刻蝕掉所述絕緣層中預設區(qū)域兩側的絕緣層，形成柵絕緣層的步驟中包含以下子步驟: 刻蝕掉所述絕緣層和柵極層中預設區(qū)域兩側的絕緣層和柵極層，形成柵絕緣層和柵極。
25.根據(jù)權利要求24所述的離子敏感場效應晶體管的制備工藝，其特征在于，所述柵極層為N型高摻雜多晶硅，且摻雜濃度大于1016/cm3。
26.根據(jù)權利要求24所述的離子敏感場效應晶體管的制備工藝，其特征在于，還包含以下步驟: 在所述柵極上生成金屬復合層； 在所述金屬復合層上生成離子敏感膜； 分別在所述源極、所述漏極和所述半導體襯底背面的設定區(qū)域內生成金屬硅化物接觸區(qū)。
【文檔編號】G01N27/414GK103940885SQ201410100698
【公開日】2014年7月23日 申請日期:2014年3月18日 優(yōu)先權日:2014年3月18日
【發(fā)明者】吳東平, 曾瑞雪, 文宸宇, 張世理 申請人:復旦大學