一種防止可靠性測試時發(fā)生共振的結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供了一種防止可靠性測試時發(fā)生共振的結(jié)構(gòu)，涉及半導(dǎo)體測試工藝領(lǐng)域，包括測試機臺、測試器件和外加電容，測試器件和外加電容設(shè)于測試機臺上，測試器件上設(shè)有漏極和襯底，測試器件的漏極和襯底之間并聯(lián)外加電容，并聯(lián)的測試器件和外加電容的外加頻率不等于測試機臺的固有頻率。本發(fā)明的技術(shù)方案有效的解決了封裝級別可靠性測試發(fā)生共振無法正常測試的問題，不但節(jié)約了測試資源，還節(jié)約了測試時間。
【專利說明】一種防止可靠性測試時發(fā)生共振的結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于半導(dǎo)體測試工藝領(lǐng)域，尤其涉及一種防止可靠性測試時發(fā)生共振的結(jié)構(gòu)。
【背景技術(shù)】
[0002]在進行封裝級別的可靠性測試前，現(xiàn)有流程中都會做一次測試前的快速檢測(Quick check)來確認初始參數(shù)是否正常,如果一旦發(fā)生共振現(xiàn)象，Infinity (—種封裝級別的可靠性測試系統(tǒng))的Quickcheck結(jié)果就會發(fā)生漂移，Id和Ig值會不同程度變大，跟實際的值不符，這樣測試就無法正常進行。
[0003]共振是外加頻率與固有頻率相同或接近從而產(chǎn)生最大振幅的現(xiàn)象。產(chǎn)生共振的條件是當(dāng)電容的容抗與設(shè)備電感的感抗在50Hz下相等時，就產(chǎn)生共振。共振時，電感與電容上的電壓或電流會比正常值大得多，造成電容或設(shè)備的損壞。當(dāng)發(fā)現(xiàn)有共振問題后，只能把測試轉(zhuǎn)到晶圓級別的可靠性測試進行。
[0004]中國專利(CN102520340A)公開了一種具有測試結(jié)構(gòu)的半導(dǎo)體封裝元件及其測試方法。半導(dǎo)體封裝元件包括基板、測試用芯片、第一待測芯片及第二待測芯片。測試用芯片及第一待測芯片設(shè)于基板上。第二待測芯片電性連接于第一待測芯片。其中，一測試向量信號經(jīng)由基板及測試用芯片測試第一待測芯片及第二待測芯片。但該專利不能避免共振的發(fā)生。
[0005]中國專利(CN102654559A)公開了一種測試半導(dǎo)體封裝堆疊晶片的測試系統(tǒng)及其半導(dǎo)體自動化測試機臺，該用于測試一個置放在一組測試座上的待測晶片的測試系統(tǒng)，包括一組位于該測試座上方的測試臂及一組于該測試座上方位置以及遠離該測試座上方位置之間來回移動的測試機構(gòu)，其中該測試機構(gòu)內(nèi)部具有一檢測晶片，自該檢測晶片處電性導(dǎo)接并向該測試座方向延伸出多個測試探針；因此，當(dāng)該測試機構(gòu)移動至該組測試座上方位置與測試臂之間時，該測試臂向下壓迫該測試機構(gòu)，迫使該測試機構(gòu)的多個測試探針迫緊抵觸待測晶片，使該測試機構(gòu)內(nèi)部的檢測晶片與待測晶片電性連接形成一組測試回路，以進行半導(dǎo)體封裝堆疊晶片測試。于堆疊晶片封裝前自動將底部晶片分類，提高測試效率，節(jié)省人力成本。但該專利任然不能避免共振的發(fā)生。

【發(fā)明內(nèi)容】

[0006]鑒于上述問題，本發(fā)明提供一種防止可靠性測試時發(fā)生共振的結(jié)構(gòu)。
[0007]本發(fā)明解決技術(shù)問題所采用的技術(shù)方案為:
[0008]一種防止可靠性測試時發(fā)生共振的結(jié)構(gòu)，包括測試機臺、測試器件和外加電容，所述測試器件和外加電容設(shè)于所述測試機臺上，所述測試器件上設(shè)有漏極和襯底，所述測試器件的漏極和襯底之間并聯(lián)所述外加電容，所述并聯(lián)的測試器件和外加電容的外加頻率不等于所述測試機臺的固有頻率。
[0009]其中，所述外加電容的電容值為0.05?0.12皮法。[0010]其中，所述外加電容的電容值為0.1皮法。
[0011]其中，所述外加電容為耐高溫電容。
[0012]其中，所述測試機臺為封裝級別的測試機臺。
[0013]本發(fā)明的技術(shù)方案有效的解決了封裝級別可靠性測試發(fā)生共振無法正常測試的問題，如果轉(zhuǎn)到晶圓級別測試機臺上測試，不僅浪費了封裝所花的時間還占用了晶圓級別測試機臺的資源。所以本發(fā)明不但節(jié)約了測試資源，還節(jié)約了測試時間。
【專利附圖】

【附圖說明】
[0014]參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。
[0015]圖1本發(fā)明實施例的結(jié)構(gòu)示意圖；
[0016]圖2本發(fā)明實施例的等效電路示意圖。
【具體實施方式】
[0017]下面結(jié)合附圖和具體實施例對本發(fā)明作進一步說明，顯然，所描述的實例僅僅是本發(fā)明一部分實例，而不是全部的實例。基于本發(fā)明匯總的實例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有實例，都屬于本發(fā)明保護的范圍。
[0018]需要說明的是，在不沖突的情況下，本發(fā)明中的實例及實例中的特征可以相互自
由組合。
[0019]如圖1中所示，本發(fā)明是一種防止可靠性測試時發(fā)生共振的結(jié)構(gòu)，包括測試機臺、測試器件I和外加電容2。
[0020]本發(fā)明的實施例在測試器件I的漏極和襯底端之間并聯(lián)一個外加電容2來達到從改變測試結(jié)構(gòu)的電容值來改變外加頻率的目的，使得器件外加頻率與設(shè)備固有頻率無法在工頻50HZ附近接近或相同，避免共振現(xiàn)象的發(fā)生，并優(yōu)選外加電容2的電容值為0.1皮法。
[0021]也就是說，外加電容2使得器件整體的電容容抗值發(fā)生改變，如此造成器件外加頻率發(fā)生改變，與設(shè)備固有頻率存在較大差異，使得共振的條件無法滿足來避免共振的發(fā)生。
[0022]特別是在進行封裝級別可靠性測試時，當(dāng)快速檢測(Quick check)發(fā)現(xiàn)Id和Ig有明顯變大斷定發(fā)生共振后，就可以使用本發(fā)明的方法，在DUT板子上找到對應(yīng)漏極和襯底的插孔，插入事先準備的外加電容2即可。即在測試機臺的每個樣品插座旁邊的插孔上，根據(jù)具體的打線情況找到漏極和襯底兩端所對應(yīng)的插孔，把優(yōu)選為耐高溫電容的外加電容對應(yīng)插入就可以達到在漏極和襯底端之間并聯(lián)一個電容的目的。
[0023]如圖2中所示，當(dāng)在測試器件的漏極和襯底端之間并聯(lián)了一個外加電容后整個器件的電容值將發(fā)生改變，如此器件的外加頻率與設(shè)備的固有頻率無法在工頻50Hz下接近或相等，也就無法滿足產(chǎn)生共振的必要條件，來避免共振情況的發(fā)生。
[0024]本發(fā)明的實施例有效的解決了封裝級別可靠性測試發(fā)生共振無法正常測試的問題，不但節(jié)約了測試資源，還節(jié)約了測試時間。
[0025]以上所述僅為本發(fā)明較佳的實施例，并非因此限制本發(fā)明的實施方式及保護范圍，對于本領(lǐng)域技術(shù)人員而言，應(yīng)當(dāng)能夠意識到凡運用本發(fā)明說明書及圖示內(nèi)容所做出的等同替換和顯而易見的變化所得到的方案，均應(yīng)當(dāng)包含在本發(fā)明的保護范圍內(nèi)。
【權(quán)利要求】
1.一種防止可靠性測試時發(fā)生共振的結(jié)構(gòu)，其特征在于，包括測試機臺、測試器件和外加電容，所述測試器件和外加電容設(shè)于所述測試機臺上，所述測試器件上設(shè)有漏極和襯底，所述測試器件的漏極和襯底之間并聯(lián)所述外加電容，所述并聯(lián)的測試器件和外加電容的外加頻率不等于所述測試機臺的固有頻率。
2.如權(quán)利要求1所述的防止可靠性測試時發(fā)生共振的結(jié)構(gòu)，其特征在于，所述外加電容的電容值為0.05?0.12皮法。
3.如權(quán)利要求2所述的防止可靠性測試時發(fā)生共振的結(jié)構(gòu)，其特征在于，所述外加電容的電容值為0.1皮法。
4.如權(quán)利要求1所述的防止可靠性測試時發(fā)生共振的結(jié)構(gòu)，其特征在于，所述外加電容為耐高溫電容。
5.如權(quán)利要求1所述的防止可靠性測試時發(fā)生共振的結(jié)構(gòu)，其特征在于，所述測試機臺為封裝級別的測試機臺。
【文檔編號】G01R1/02GK103884873SQ201410106565
【公開日】2014年6月25日 申請日期:2014年3月20日 優(yōu)先權(quán)日:2014年3月20日
【發(fā)明者】王炯, 周柯, 陳雷剛 申請人:上海華力微電子有限公司