基于fpga和dsp的雷達(dá)回波實(shí)時(shí)模擬方法
【專利摘要】本發(fā)明屬于雷達(dá)回波模擬【技術(shù)領(lǐng)域】，特別涉及基于FPGA和DSP的雷達(dá)回波實(shí)時(shí)模擬方法。該方法包括以下步驟：步驟1，在FPGA芯片中預(yù)先存儲(chǔ)以下數(shù)據(jù)：每個(gè)方位時(shí)刻雷達(dá)的位置坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的坐標(biāo)和灰度值、距離向匹配函數(shù)的共軛項(xiàng)，根據(jù)FPGA芯片預(yù)先存儲(chǔ)的數(shù)據(jù)，得出每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)對(duì)應(yīng)的距離單元序號(hào)和方位向回波數(shù)據(jù)；步驟2，F(xiàn)PGA芯片將在步驟1中計(jì)算得到的兩部分?jǐn)?shù)據(jù)傳輸至DSP芯片，DSP芯片對(duì)來自FPGA芯片的數(shù)據(jù)進(jìn)行數(shù)據(jù)整合，得出矩陣Η；步驟3，DSP芯片將矩陣Η傳輸至FPGA芯片，F(xiàn)PGA芯片根據(jù)矩陣Η的每列元素和距離向匹配函數(shù)的共軛項(xiàng)，得出雷達(dá)回波數(shù)據(jù)矩陣。
【專利說明】基于FPGA和DSP的雷達(dá)回波實(shí)時(shí)模擬方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于雷達(dá)回波模擬【技術(shù)領(lǐng)域】，特別涉及基于FPGA和DSP的雷達(dá)回波實(shí)時(shí)模擬方法，可為成像系統(tǒng)設(shè)計(jì)和指標(biāo)評(píng)估提供精確的回波數(shù)據(jù)并對(duì)SAR成像處理系統(tǒng)進(jìn)行測(cè)試和檢驗(yàn)。

【背景技術(shù)】
[0002]傳統(tǒng)的SAR (Synthetic Aperture Radar合成孔徑雷達(dá))應(yīng)用于偵查領(lǐng)域，回波數(shù)據(jù)只需要在單次仿真任務(wù)確定后生成即可，對(duì)回波仿真的時(shí)間沒有嚴(yán)格的要求。大多數(shù)的回波模擬器都是基于PC (Personal Computer)平臺(tái)的模擬，主要目的是為系統(tǒng)設(shè)計(jì)、成像和指標(biāo)評(píng)估提供精確的回波數(shù)據(jù)。隨著SAR應(yīng)用領(lǐng)域的不斷擴(kuò)展，特別是在組合導(dǎo)航控制中的應(yīng)用，SAR仿真參與閉環(huán)仿真實(shí)驗(yàn)中。SAR模擬器需要根據(jù)實(shí)時(shí)提供的雷達(dá)飛行航跡，實(shí)時(shí)地提供回波信號(hào)，以供閉環(huán)仿真中的反饋控制使用。在傳統(tǒng)的PC機(jī)和工作站平臺(tái)的SAR模擬系統(tǒng)中，由于其在模擬效率、數(shù)據(jù)傳輸和數(shù)據(jù)形式上的劣勢(shì)，無法應(yīng)用在實(shí)時(shí)仿真的環(huán)境中。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提出基于FPGA和DSP的雷達(dá)回波實(shí)時(shí)模擬方法，以此實(shí)現(xiàn)實(shí)時(shí)模擬高速機(jī)動(dòng)平臺(tái)對(duì)自然場(chǎng)景錄取回波。
[0004]為實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明采用如下技術(shù)方案予以實(shí)現(xiàn)。
[0005]基于FPGA和DSP的雷達(dá)回波實(shí)時(shí)模擬方法包括以下步驟:
[0006]步驟1，利用FPGA芯片預(yù)先存儲(chǔ)以下數(shù)據(jù):每個(gè)方位時(shí)刻雷達(dá)的位置坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的灰度值、距離向匹配函數(shù)的共軛項(xiàng)、雷達(dá)的載波波長、雷達(dá)回波第一個(gè)距離單元對(duì)應(yīng)的斜距、雷達(dá)相鄰兩個(gè)距離單元對(duì)應(yīng)的斜距差，根據(jù)FPGA芯片預(yù)先存儲(chǔ)的數(shù)據(jù)，得出每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)對(duì)應(yīng)的距離單元序號(hào)、以及每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)；
[0007]步驟2，F(xiàn)PGA芯片將每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)對(duì)應(yīng)的距離單元序號(hào)、以及每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)傳輸至DSP芯片，DSP芯片對(duì)來自FPGA芯片的數(shù)據(jù)進(jìn)行數(shù)據(jù)整合，得出矩陣H ；
[0008]步驟3，DSP芯片將矩陣H傳輸至FPGA芯片，F(xiàn)PGA芯片根據(jù)矩陣H的每列元素、以及距離向匹配函數(shù)的共軛項(xiàng)，得出雷達(dá)回波數(shù)據(jù)矩陣。
[0009]本發(fā)明的特點(diǎn)和進(jìn)一步改進(jìn)在于:
[0010]所述步驟I的具體子步驟為:
[0011](1.1)利用FPGA芯片預(yù)先存儲(chǔ)以下數(shù)據(jù):第I方位時(shí)刻至第nan方位時(shí)刻雷達(dá)的位置坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的灰度值、距離向匹配函數(shù)的共軛項(xiàng)、雷達(dá)的載波波長、雷達(dá)回波第一個(gè)距離單元對(duì)應(yīng)的斜距、雷達(dá)相鄰兩個(gè)距離單元對(duì)應(yīng)的斜距差，nan表示雷達(dá)方位點(diǎn)數(shù)；
[0012]每個(gè)方位時(shí)刻雷達(dá)的位置坐標(biāo)包括:對(duì)應(yīng)方位時(shí)刻雷達(dá)的橫坐標(biāo)、縱坐標(biāo)和豎坐標(biāo)，對(duì)應(yīng)方位時(shí)刻雷達(dá)的豎坐標(biāo)指對(duì)應(yīng)方位時(shí)刻雷達(dá)的高度；矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的坐標(biāo)包括:矩形面目標(biāo)場(chǎng)景中對(duì)應(yīng)像素點(diǎn)的橫坐標(biāo)、縱坐標(biāo)和豎坐標(biāo)，矩形面目標(biāo)場(chǎng)景中對(duì)應(yīng)像素點(diǎn)的豎坐標(biāo)指:矩形面目標(biāo)場(chǎng)景中對(duì)應(yīng)像素點(diǎn)在雷達(dá)觀測(cè)場(chǎng)景中的對(duì)應(yīng)高度；
[0013](1.2)FPGA芯片根據(jù)每個(gè)方位時(shí)刻雷達(dá)的位置坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的坐標(biāo)，并按照以下公式計(jì)算出每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)相對(duì)雷達(dá)的斜距:

【權(quán)利要求】
1.基于FPGA和DSP的雷達(dá)回波實(shí)時(shí)模擬方法，其特征在于，包括以下步驟: 步驟1，利用FPGA芯片預(yù)先存儲(chǔ)以下數(shù)據(jù):每個(gè)方位時(shí)刻雷達(dá)的位置坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的灰度值、距離向匹配函數(shù)的共軛項(xiàng)、雷達(dá)的載波波長、雷達(dá)回波第一個(gè)距離單元對(duì)應(yīng)的斜距、雷達(dá)相鄰兩個(gè)距離單元對(duì)應(yīng)的斜距差，根據(jù)FPGA芯片預(yù)先存儲(chǔ)的數(shù)據(jù)，得出每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)對(duì)應(yīng)的距離單元序號(hào)、以及每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)； 步驟2，F(xiàn)PGA芯片將每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)對(duì)應(yīng)的距離單元序號(hào)、以及每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)傳輸至DSP芯片，DSP芯片對(duì)來自FPGA芯片的數(shù)據(jù)進(jìn)行數(shù)據(jù)整合，得出矩陣H ； 步驟3，DSP芯片將矩陣H傳輸至FPGA芯片，F(xiàn)PGA芯片根據(jù)矩陣H的每列元素、以及距離向匹配函數(shù)的共軛項(xiàng)，得出雷達(dá)回波數(shù)據(jù)矩陣。
2.如權(quán)利要求1所述的基于FPGA和DSP的雷達(dá)回波實(shí)時(shí)模擬方法，其特征在于，所述步驟I的具體子步驟為: (1.D利用FPGA芯片預(yù)先存儲(chǔ)以下數(shù)據(jù):第I方位時(shí)刻至第nan方位時(shí)刻雷達(dá)的位置坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的灰度值、距離向匹配函數(shù)的共軛項(xiàng)、雷達(dá)的載波波長、雷達(dá)回波第一個(gè)距離單元對(duì)應(yīng)的斜距、雷達(dá)相鄰兩個(gè)距離單元對(duì)應(yīng)的斜距差，nan表示雷達(dá)方位點(diǎn)數(shù)； 每個(gè)方位時(shí)刻雷達(dá)的位置坐標(biāo)包括:對(duì)應(yīng)方位時(shí)刻雷達(dá)的橫坐標(biāo)、縱坐標(biāo)和豎坐標(biāo)，對(duì)應(yīng)方位時(shí)刻雷達(dá)的豎坐標(biāo)指對(duì)應(yīng)方位時(shí)刻雷達(dá)的高度；矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的坐標(biāo)包括:矩形面目標(biāo)場(chǎng)景中對(duì)應(yīng)像素點(diǎn)的橫坐標(biāo)、縱坐標(biāo)和豎坐標(biāo)，矩形面目標(biāo)場(chǎng)景中對(duì)應(yīng)像素點(diǎn)的豎坐標(biāo)指:矩形面目標(biāo)場(chǎng)景中對(duì)應(yīng)像素點(diǎn)在雷達(dá)觀測(cè)場(chǎng)景中的對(duì)應(yīng)高度； (1.2)FPGA芯片根據(jù)每個(gè)方位時(shí)刻雷達(dá)的位置坐標(biāo)、矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的坐標(biāo)，并按照以下公式計(jì)算出每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)相對(duì)雷達(dá)的斜距:
其中，Ra,i表示第a個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景內(nèi)第i個(gè)像素點(diǎn)相對(duì)雷達(dá)的斜距，a為整數(shù)且ae [l，nan]，i為整數(shù)且i e [1，N]，N為矩形面目標(biāo)場(chǎng)景內(nèi)像素點(diǎn)的個(gè)數(shù)4社乂3表不第a個(gè)方位時(shí)刻雷達(dá)的橫坐標(biāo)，AntYa表不第a個(gè)方位時(shí)刻雷達(dá)的縱坐標(biāo)，AntZa表不第a個(gè)方位時(shí)刻雷達(dá)的豎坐標(biāo)；Xi表示矩形面目標(biāo)場(chǎng)景內(nèi)第i個(gè)像素點(diǎn)的橫坐標(biāo)，yi表示矩形面目標(biāo)場(chǎng)景內(nèi)第i個(gè)像素點(diǎn)的縱坐標(biāo)，Zi表示矩形面目標(biāo)場(chǎng)景內(nèi)第i個(gè)像素點(diǎn)的豎坐標(biāo)； (1.3)FPGA芯片根據(jù)以下公式計(jì)算每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的方位向相位、以及每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)對(duì)應(yīng)的距離單元序號(hào):
其中，P。表示第a個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景內(nèi)第i個(gè)像素點(diǎn)的方位向相位，λ。為雷達(dá)的載波波長;Ma，i表示第a個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景內(nèi)第i個(gè)像素點(diǎn)對(duì)應(yīng)的距離單元序號(hào)，Rmin表示雷達(dá)回波第一個(gè)距離單元對(duì)應(yīng)的斜距，Ar表示雷達(dá)相鄰兩個(gè)距離單元對(duì)應(yīng)的斜距差； (1.4)FPGA芯片根據(jù)以下公式得出每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的方位向回波數(shù)據(jù):
Ki = Pa, i X amPi 其中，Aa;i表示第a個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景內(nèi)第i個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)，amPi為矩形面目標(biāo)場(chǎng)景中第i個(gè)像素點(diǎn)的灰度值。
3.如權(quán)利要求1所述的基于FPGA和DSP的雷達(dá)回波實(shí)時(shí)模擬方法，其特征在于，在步驟I中，第a個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng) 景內(nèi)第i個(gè)像素點(diǎn)對(duì)應(yīng)的距離單元序號(hào)為Ma，i;a為整數(shù)且ae [1，nan]，nan表示雷達(dá)方位點(diǎn)數(shù)，i為整數(shù)且i e [1，N]，N為矩形面目標(biāo)場(chǎng)景內(nèi)像素點(diǎn)的個(gè)數(shù)；第a個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景內(nèi)第i個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)為Aiu ； 所述步驟2的具體子步驟為: FPGA芯片將子步驟(1.3)得出的每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)對(duì)應(yīng)的距離單元序號(hào)、以及子步驟(1.4)得出的每個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中每個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)傳輸至DSP芯片；DSP芯片對(duì)來自FPGA芯片的數(shù)據(jù)進(jìn)行數(shù)據(jù)整合； DSP芯片對(duì)來自FPGA芯片的數(shù)據(jù)進(jìn)行數(shù)據(jù)整合的過程為:在第a個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中第I個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)Ay至第N個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)Aa，N中，將具有距離單元序號(hào)的方位向回波數(shù)據(jù)進(jìn)行相加，根據(jù)相加結(jié)果將第a個(gè)方位時(shí)刻矩形面目標(biāo)場(chǎng)景中N個(gè)像素點(diǎn)的方位向回波數(shù)據(jù)整合為nrn個(gè)數(shù)據(jù)，按順序?qū)⒄虾蟮膎rn個(gè)數(shù)據(jù)組成長度為nrn的列向量，所述長度為nrn的列向量為矩陣H的第a列；將a從I至nan進(jìn)行遍歷，從而得出矩陣H的每列元素。
4.如權(quán)利要求1所述的基于FPGA和DSP的雷達(dá)回波實(shí)時(shí)模擬方法，其特征在于，所述步驟3的具體子步驟為: (3.1)DSP芯片將矩陣H傳輸至FPGA芯片，F(xiàn)PGA芯片對(duì)矩陣H的每列元素作FFT運(yùn)算，得出對(duì)應(yīng)的變化后的列向量，矩陣H第a列元素作傅里葉變換后變?yōu)榱邢蛄縃' (:, a)毋為整數(shù)且ae [1，nan], nan表示雷達(dá)方位點(diǎn)數(shù)； (3.2)FPGA芯片根據(jù)距離向匹配函數(shù)的共軛項(xiàng)，得出第I列頻域數(shù)據(jù)E' (:,1)至第nan列頻域數(shù)據(jù)E ' (:, nan)，第a列頻域數(shù)據(jù)E ' (:，a)為:
E ' (:, a) = H ; (:, a) Xs 其中，s表示距離向匹配函數(shù)的共軛項(xiàng)； 分別對(duì)第I列頻域數(shù)據(jù)E ' (:，I)至第nan列頻域數(shù)據(jù)E，(:,nan)進(jìn)行逆傅里葉變換，得出第I列時(shí)域數(shù)據(jù)E (:, I)至第nan列時(shí)域數(shù)據(jù)E (:,nan);利用第I列時(shí)域數(shù)據(jù)E (:, I)至第nan列時(shí)域數(shù)據(jù)E (:,nan)組成雷達(dá)回波數(shù)據(jù)矩陣E。
【文檔編號(hào)】G01S13/90GK104076341SQ201410317495
【公開日】2014年10月1日 申請(qǐng)日期:2014年7月4日 優(yōu)先權(quán)日:2014年7月4日
【發(fā)明者】李亞超, 陳露露, 全英匯, 邢孟道 申請(qǐng)人:西安電子科技大學(xué)