Fpga單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置及方法
【專利摘要】本發(fā)明涉及一種FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置，包括：控制電路模塊(11)、上位機(jī)控制模塊(12)、可控脈沖激光模塊(15)以及三維移動(dòng)模塊(16)；其中，三維移動(dòng)模塊(16)在測(cè)試時(shí)用于安裝待測(cè)試的被測(cè)FPGA器件(13)；上位機(jī)控制模塊(12)與控制電路模塊(11)連接，控制電路模塊(11)連接到可控脈沖激光模塊(15)，在測(cè)試時(shí)，控制電路模塊(11)還分別連接到被測(cè)FPGA器件(13)以及與被測(cè)FPGA器件(13)所對(duì)應(yīng)的對(duì)照FPGA器件(14)。
【專利說(shuō)明】FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及單粒子效應(yīng)檢測(cè)裝置，特別涉及一種FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置及方法。

【背景技術(shù)】
[0002]單粒子效應(yīng)(Single Event Effect),是指空間中的單個(gè)高能帶電粒子入射到半導(dǎo)體器件，產(chǎn)生大量的電子空穴對(duì)被器件敏感區(qū)收集，使器件邏輯狀態(tài)翻轉(zhuǎn)、存儲(chǔ)數(shù)據(jù)改變、甚至使器件永久損傷的一種電離輻射現(xiàn)象。常見的單粒子效應(yīng)包括單粒子翻轉(zhuǎn)(SingleEvent Upset)、單粒子瞬態(tài)(Single Event Transient)和單粒子鎖定(Single EventLatch-up)等。
[0003]空間中的航天器一直處于帶電粒子構(gòu)成的空間輻射環(huán)境中，其中的高能質(zhì)子和重離子等都能導(dǎo)致航天器電子系統(tǒng)中的半導(dǎo)體器件發(fā)生單粒子效應(yīng)，嚴(yán)重影響航天器的可靠性和壽命。根據(jù)“世界數(shù)據(jù)中心”收集的1971年?1986年美國(guó)40顆衛(wèi)星資料統(tǒng)計(jì)，1589次異常記錄中單粒子效應(yīng)有621起，占39%，是誘發(fā)航天器異常的主要輻射效應(yīng)之一。隨著半導(dǎo)體工藝尺寸的不斷縮小，單粒子效應(yīng)發(fā)生可能性和頻次都逐漸增加。雖然對(duì)于單粒子鎖定等破壞性的單粒子效應(yīng)的防護(hù)非常嚴(yán)格，但是像FPGA等數(shù)字器件在空間中發(fā)生單粒子翻轉(zhuǎn)和單粒子瞬態(tài)幾乎是不可避免，考慮到FPGA的存儲(chǔ)數(shù)據(jù)是通常是實(shí)現(xiàn)一定控制功能的，所以即使是一些軟錯(cuò)誤或瞬時(shí)擾動(dòng)，也可能造成致命后果。另外，單粒子效應(yīng)發(fā)生的不同時(shí)間和不同位置造成的FPGA功能錯(cuò)誤也是不同的。為了更精確的了解FPGA配置程序?qū)瘟Ｗ有?yīng)的空間和時(shí)間敏感性，也為了更真實(shí)的模擬FPGA在空間運(yùn)行時(shí)發(fā)生的單粒子效應(yīng)故障，有必要對(duì)FPGA的容錯(cuò)能力進(jìn)行全方位、全時(shí)序的動(dòng)態(tài)測(cè)試。
[0004]目前常用的地面模擬單粒子效應(yīng)手段包括重離子加速器、脈沖激光和軟件故障注入。重離子加速器能有效模擬空間粒子輻射，測(cè)試電子器件的單粒子效應(yīng)閾值和截面，但是粒子束流不易控制，而且測(cè)試費(fèi)用昂貴且機(jī)時(shí)有限。軟件故障注入通常是針對(duì)有存儲(chǔ)單元的數(shù)字器件如SRAM、FPGA等的一種故障注入手段，通過軟件定點(diǎn)寫入錯(cuò)誤研究電路的容錯(cuò)能力，該方法簡(jiǎn)便易行，但是只適用于單粒子翻轉(zhuǎn)，并且會(huì)增加接口電路，在測(cè)試時(shí)會(huì)中斷器件正常的工作狀態(tài)。脈沖激光是近年來(lái)發(fā)展起來(lái)的一種單粒子效應(yīng)模擬手段，雖然真實(shí)性不如重離子加速器，簡(jiǎn)便性不如軟件故障注入，但是其具有上述二者沒有的實(shí)時(shí)可控的特點(diǎn)，而且測(cè)試費(fèi)用較低、對(duì)被測(cè)器件破壞較小，作為一種故障注入手段，非常適用于構(gòu)建動(dòng)態(tài)的單粒子效應(yīng)測(cè)試。目前現(xiàn)有的基于脈沖激光的測(cè)試方法基本都是將模擬裝置和被測(cè)器件獨(dú)立運(yùn)行，沒有建立二者的動(dòng)態(tài)同步關(guān)系，特別是針對(duì)FPGA功能故障，缺乏準(zhǔn)確的敏感時(shí)間和敏感位置的實(shí)時(shí)測(cè)試分析方法。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)中的測(cè)試方法沒有建立模擬裝置與被測(cè)器件間動(dòng)態(tài)同步關(guān)系的缺陷，從而提供一種能夠?qū)PGA單粒子效應(yīng)故障做動(dòng)態(tài)檢測(cè)的測(cè)試裝置與方法。
[0006]為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置，包括:控制電路模塊11、上位機(jī)控制模塊12、可控脈沖激光模塊15以及三維移動(dòng)模塊16 ;其中，
[0007]所述三維移動(dòng)模塊16在測(cè)試時(shí)用于安裝待測(cè)試的被測(cè)FPGA器件13 ;所述上位機(jī)控制模塊12與所述控制電路模塊11連接，所述控制電路模塊11連接到所述可控脈沖激光模塊15，在測(cè)試時(shí)，所述控制電路模塊11還分別連接到所述被測(cè)FPGA器件13以及與所述被測(cè)FPGA器件13所對(duì)應(yīng)的對(duì)照FPGA器件14。
[0008]上述技術(shù)方案中，所述控制電路模塊11進(jìn)一步包括:主控器件21、第一配置數(shù)據(jù)存儲(chǔ)器22、第二配置數(shù)據(jù)存儲(chǔ)器23，接口芯片24、晶振25和應(yīng)用接口 26 ;其中，
[0009]所述的第一配置數(shù)據(jù)存儲(chǔ)器22用于存儲(chǔ)所述的主控器件21的配置數(shù)據(jù)；所述的第二配置數(shù)據(jù)存儲(chǔ)器23用于存儲(chǔ)被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置數(shù)據(jù)；所述的接口芯片24用于實(shí)現(xiàn)所述的主控器件21和所述的上位機(jī)控制模塊12之間的通信，包括接收所述上位機(jī)控制模塊12發(fā)出的指令和向上位機(jī)控制模塊12傳輸測(cè)試數(shù)據(jù)；所述的晶振25用于提供整個(gè)裝置的工作時(shí)鐘；所述的應(yīng)用接口 26 —方面用于傳輸可控脈沖激光模塊15的觸發(fā)信號(hào)，一方面用于與被測(cè)FPGA器件13和對(duì)照FPGA器件14的信號(hào)傳輸；所述的主控器件21用于根據(jù)上位機(jī)控制模塊13的指令控制整個(gè)裝置的運(yùn)行，實(shí)現(xiàn)對(duì)被測(cè)FPGA器件13和對(duì)照FPGA器件14的數(shù)據(jù)讀寫，對(duì)獲得數(shù)據(jù)的比對(duì)、分析、上傳，以及對(duì)可控脈沖激光模塊15的觸發(fā)控制。
[0010]上述技術(shù)方案中，所述主控器件21進(jìn)一步包括:上位機(jī)通信單元、時(shí)鐘分頻單元、脈沖激光觸發(fā)單元、配置數(shù)據(jù)處理單元、功能數(shù)據(jù)處理單元和復(fù)位單元；其中，
[0011]上位機(jī)通信單元用于實(shí)現(xiàn)所述的主控器件21和所述的上位機(jī)控制模塊12之間的通信，包括解析上位機(jī)指令和對(duì)打包好的數(shù)據(jù)按串口協(xié)議上傳到上位機(jī)；
[0012]時(shí)鐘分頻單元用于將晶振輸出的時(shí)鐘信號(hào)分頻到合適的頻率，分別作為其他各個(gè)功能單元的時(shí)鐘輸入；
[0013]脈沖激光觸發(fā)單元用于在合適的時(shí)間觸發(fā)脈沖激光；
[0014]復(fù)位單元用于控制其它各個(gè)功能單元的復(fù)位。
[0015]配置數(shù)據(jù)處理單元用于處理被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置存儲(chǔ)數(shù)據(jù)，包括配置、回讀、刷新和比對(duì)分析；
[0016]功能數(shù)據(jù)處理單元用于處理被測(cè)FPGA器件13和對(duì)照FPGA器件14的功能數(shù)據(jù)，包括同步輸出數(shù)據(jù)到被測(cè)FPGA器件13和對(duì)照FPGA器件14，同步接收被測(cè)FPGA器件13和對(duì)照FPGA器件14的數(shù)據(jù)并實(shí)時(shí)比對(duì)分析，判斷被測(cè)FPGA器件13和對(duì)照FPGA器件14的輸出數(shù)據(jù)異同。
[0017]上述技術(shù)方案中，所述配置數(shù)據(jù)處理單元所完成的配置包括:讀取第二配置數(shù)據(jù)存儲(chǔ)器23中的存儲(chǔ)數(shù)據(jù)，分別配置到被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置存儲(chǔ)位；所述配置數(shù)據(jù)處理單元所完成的回讀包括:回讀被測(cè)FPGA器件13的配置存儲(chǔ)數(shù)據(jù)；所述配置數(shù)據(jù)處理單元所完成的刷新包括:讀取第二配置數(shù)據(jù)存儲(chǔ)器23中的存儲(chǔ)數(shù)據(jù)，然后根據(jù)該數(shù)據(jù)分別刷新被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置存儲(chǔ)位；所述配置數(shù)據(jù)處理單元所完成的比對(duì)分析包括:所述比對(duì)分析與回讀過程同時(shí)進(jìn)行，在回讀同時(shí)同步讀取第二配置數(shù)據(jù)存儲(chǔ)器23中的存儲(chǔ)數(shù)據(jù)與回讀數(shù)據(jù)一一比對(duì)，記錄翻轉(zhuǎn)的配置位地址。
[0018]上述技術(shù)方案中，所述上位機(jī)控制模塊12用于:
[0019]發(fā)送指令，包括配置指令、運(yùn)行/停止指令和復(fù)位指令；其中，配置指令用于對(duì)被測(cè)FPGA器件13和對(duì)照FPGA器件14進(jìn)行初始配置；運(yùn)行/停止指令用于控制測(cè)試運(yùn)行狀態(tài)；復(fù)位指令用于對(duì)主控器件21各功能單元的復(fù)位；
[0020]接收及實(shí)時(shí)顯示數(shù)據(jù)，數(shù)據(jù)包括配置位翻轉(zhuǎn)信息和功能數(shù)據(jù)錯(cuò)誤信息。
[0021]本發(fā)明還提供了基于所述的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置所實(shí)現(xiàn)的測(cè)試方法，包括:
[0022]步驟I)、將預(yù)先生成的主控器件21的配置數(shù)據(jù)寫入第一配置數(shù)據(jù)存儲(chǔ)器22，將預(yù)先生成的被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置數(shù)據(jù)寫入第二配置數(shù)據(jù)存儲(chǔ)器23 ；所述被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置數(shù)據(jù)是同一個(gè)文件；
[0023]步驟2)、設(shè)置控制電路模塊11，使其上電后，所述第一配置數(shù)據(jù)存儲(chǔ)器22中的數(shù)據(jù)自動(dòng)對(duì)所述主控器件21進(jìn)行配置；
[0024]步驟3)、打開上位機(jī)控制模塊12，發(fā)送指令使主控器件21從第二配置數(shù)據(jù)存儲(chǔ)器23讀出數(shù)據(jù)，寫入被測(cè)FPGA器件13的配置存儲(chǔ)位；
[0025]步驟4)、上位機(jī)控制模塊12發(fā)送指令使主控器件21從第二配置數(shù)據(jù)存儲(chǔ)器23讀出數(shù)據(jù)，對(duì)對(duì)照FPGA器件14進(jìn)行配置，所述對(duì)照FPGA器件14和被測(cè)FPGA器件13實(shí)現(xiàn)完全相同的功能；
[0026]步驟5)、調(diào)節(jié)三維移動(dòng)臺(tái)模塊16，使可控脈沖激光模塊15能準(zhǔn)確輻照到被測(cè)FPGA器件13的配置存儲(chǔ)位；
[0027]步驟6)、將可控脈沖激光模塊15設(shè)定為受控觸發(fā)狀態(tài)；
[0028]步驟7)、通過上位機(jī)控制模塊12發(fā)送指令啟動(dòng)整個(gè)裝置工作；裝置工作時(shí)包括N個(gè)測(cè)試周期，每個(gè)測(cè)試周期包括如下過程:
[0029]步驟7-1)、主控器件21同步輸出數(shù)據(jù)至被測(cè)FPGA器件13和對(duì)照FPGA器件14，觸發(fā)被測(cè)FPGA器件13和對(duì)照FPGA器件14功能運(yùn)行；
[0030]步驟7-2)、主控器件21同步觸發(fā)脈沖激光在被測(cè)FPGA器件13程序功能的輻照；
[0031]步驟7-3)、主控器件21同步接收被測(cè)FPGA器件13和對(duì)照FPGA器件14輸出的數(shù)據(jù)進(jìn)行比對(duì)；
[0032]步驟7-4)、主控器件21回讀被測(cè)FPGA器件13的配置存儲(chǔ)數(shù)據(jù)與第二配置數(shù)據(jù)存儲(chǔ)器23中的數(shù)據(jù)比對(duì)；
[0033]步驟7-5)、主控器件21將步驟7-3)、步驟7-4)中的比對(duì)結(jié)果上傳至上位機(jī)實(shí)時(shí)顯示;
[0034]步驟7-6)、主控器件21刷新被測(cè)FPGA器件13的配置存儲(chǔ)位，等待下一個(gè)測(cè)試周期；
[0035]步驟8)、所有周期測(cè)試完成后，上位機(jī)記錄下所有測(cè)試數(shù)據(jù)，對(duì)數(shù)據(jù)進(jìn)行分析，研究該程序在所輻照存儲(chǔ)位發(fā)生單粒子效應(yīng)時(shí)的時(shí)序敏感性，必要時(shí)重復(fù)進(jìn)行測(cè)試；
[0036]步驟9)、更改被測(cè)FPGA器件13的功能時(shí)鐘頻率，重復(fù)上述步驟，分析被測(cè)FPGA器件13功能對(duì)單粒子效應(yīng)故障的頻率敏感性；
[0037]步驟10)、輻照被測(cè)FPGA器件13的不同存儲(chǔ)位，重復(fù)上述步驟，分析被測(cè)FPGA器件13功能對(duì)單粒子效應(yīng)故障的空間敏感性；
[0038]步驟11)、綜合這些實(shí)驗(yàn)結(jié)果，全面評(píng)估被測(cè)FPGA器件13在發(fā)生單粒子效應(yīng)故障時(shí)對(duì)功能的影響。
[0039]本發(fā)明的優(yōu)點(diǎn)在于:
[0040]1.本發(fā)明的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置及方法利用脈沖激光定位精確、觸發(fā)可控的優(yōu)點(diǎn)，實(shí)現(xiàn)對(duì)單粒子效應(yīng)發(fā)生位置、時(shí)間的準(zhǔn)確控制，并與被測(cè)FPGA程序占用配置存儲(chǔ)位和功能時(shí)序相關(guān)聯(lián)，從而實(shí)現(xiàn)被測(cè)FPGA單粒子效應(yīng)故障的動(dòng)態(tài)測(cè)試。
[0041]2.本發(fā)明的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置及方法具有實(shí)時(shí)性的特點(diǎn)，大量數(shù)據(jù)分析處理在下位機(jī)完成，上位機(jī)只需對(duì)少量結(jié)果進(jìn)行譯碼顯示，能有效保證數(shù)據(jù)的實(shí)時(shí)性，并節(jié)約通信端口和上位機(jī)資源。
[0042]3.本發(fā)明的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置及方法具有結(jié)構(gòu)簡(jiǎn)單、成本低廉、操作方便、兼容性和擴(kuò)展性強(qiáng)的特點(diǎn)。

【專利附圖】

【附圖說(shuō)明】
[0043]圖1是本發(fā)明的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置的結(jié)構(gòu)圖；
[0044]圖2是本發(fā)明的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置中的控制電路模塊的功能示意圖；
[0045]圖3是控制電路模塊中的主控器件的功能示意圖；
[0046]圖4是本發(fā)明的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置中的上位機(jī)控制模塊的功能示意圖。

【具體實(shí)施方式】
[0047]現(xiàn)結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的描述。
[0048]在圖1中，給出了在一個(gè)實(shí)施例中，本發(fā)明的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置的結(jié)構(gòu)圖，該裝置包括:控制電路模塊11、上位機(jī)控制模塊12、可控脈沖激光模塊15以及三維移動(dòng)模塊16 ;其中，所述上位機(jī)控制模塊12與所述控制電路模塊11連接，所述控制電路模塊11還連接到所述可控脈沖激光模塊15。
[0049]本發(fā)明的測(cè)試裝置在對(duì)FPGA進(jìn)行檢測(cè)時(shí)，將待測(cè)試的被測(cè)FPGA器件13安裝在所述三維移動(dòng)模塊16上且將所述被測(cè)FPGA器件13與控制電路模塊11連接，此外，還需要將與被測(cè)FPGA器件13所對(duì)應(yīng)的對(duì)照FPGA器件14連接到控制電路模塊11。
[0050]下面對(duì)本發(fā)明的裝置中的各個(gè)部件做進(jìn)一步的說(shuō)明。
[0051]參考圖2，本發(fā)明的控制電路模塊11包括主控器件21、第一配置數(shù)據(jù)存儲(chǔ)器22、第二配置數(shù)據(jù)存儲(chǔ)器23，接口芯片24、晶振25和應(yīng)用接口 26 ;其中，所述的第一配置數(shù)據(jù)存儲(chǔ)器22用于存儲(chǔ)所述的主控器件21的配置數(shù)據(jù)，在控制電路模塊11上電時(shí)立即自動(dòng)配置；所述的第二配置數(shù)據(jù)存儲(chǔ)器23用于存儲(chǔ)被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置數(shù)據(jù)，在接收到配置指令后，第二配置數(shù)據(jù)存儲(chǔ)器23所存儲(chǔ)的配置數(shù)據(jù)通過主控器件21配置到被測(cè)FPGA器件13和對(duì)照FPGA器件14 ;所述的接口芯片24用于實(shí)現(xiàn)所述的主控器件21和所述的上位機(jī)控制模塊12之間的通信，包括接收所述上位機(jī)控制模塊12發(fā)出的指令和向上位機(jī)控制模塊12傳輸測(cè)試數(shù)據(jù)；所述的晶振25用于提供整個(gè)裝置的工作時(shí)鐘；所述的應(yīng)用接口 26 —方面用于傳輸可控脈沖激光模塊15的觸發(fā)信號(hào)，一方面用于與被測(cè)FPGA器件13和對(duì)照FPGA器件14的信號(hào)傳輸；所述的主控器件21用于根據(jù)上位機(jī)控制模塊13的指令控制整個(gè)裝置的運(yùn)行，實(shí)現(xiàn)對(duì)被測(cè)FPGA器件13和對(duì)照FPGA器件14的數(shù)據(jù)讀寫，對(duì)獲得數(shù)據(jù)的比對(duì)、分析、上傳，以及對(duì)可控脈沖激光模塊15的觸發(fā)控制。
[0052]如圖3所示，主控器件21通過編程實(shí)現(xiàn)6個(gè)主要功能單元，包括上位機(jī)通信單元、時(shí)鐘分頻單元、脈沖激光觸發(fā)單元、配置數(shù)據(jù)處理單元、功能數(shù)據(jù)處理單元和復(fù)位單元。上位機(jī)通信單元用于實(shí)現(xiàn)所述的主控器件21和所述的上位機(jī)控制模塊12之間的通信，包括解析上位機(jī)指令和對(duì)打包好的數(shù)據(jù)按串口協(xié)議上傳到上位機(jī)；時(shí)鐘分頻單元用于將晶振輸出的時(shí)鐘信號(hào)分頻到合適的頻率，分別作為其他各個(gè)功能單元的時(shí)鐘輸入；脈沖激光觸發(fā)單元用于在合適的時(shí)間觸發(fā)脈沖激光；復(fù)位單元用于控制其它各個(gè)功能單元的復(fù)位。
[0053]配置數(shù)據(jù)處理單元用于處理被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置存儲(chǔ)數(shù)據(jù)，包括配置、回讀、刷新和比對(duì)分析，具體過程如下:
[0054]a)配置過程:讀取第二配置數(shù)據(jù)存儲(chǔ)器23中的存儲(chǔ)數(shù)據(jù)，分別配置到被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置存儲(chǔ)位；
[0055]b)回讀過程:回讀被測(cè)FPGA器件13的配置存儲(chǔ)數(shù)據(jù)；
[0056]c)刷新過程:與配置過程類似，區(qū)別在于不中斷被測(cè)FPGA器件13的功能運(yùn)行；
[0057]d)比對(duì)分析過程:測(cè)試時(shí)與回讀過程同時(shí)進(jìn)行，在回讀同時(shí)同步讀取第二配置數(shù)據(jù)存儲(chǔ)器23中的存儲(chǔ)數(shù)據(jù)與回讀數(shù)據(jù)一一比對(duì)，記錄翻轉(zhuǎn)的配置位地址；
[0058]功能數(shù)據(jù)處理單元用于處理被測(cè)FPGA器件13和對(duì)照FPGA器件14的功能數(shù)據(jù)，包括同步輸出數(shù)據(jù)到被測(cè)FPGA器件13和對(duì)照FPGA器件14，同步接收被測(cè)FPGA器件13和對(duì)照FPGA器件14的數(shù)據(jù)并實(shí)時(shí)比對(duì)分析，判斷被測(cè)FPGA器件13和對(duì)照FPGA器件14的輸出數(shù)據(jù)異同。
[0059]如圖4所示，上位機(jī)控制模塊12包括兩大功能，一是發(fā)送指令，包括配置指令、運(yùn)行/停止指令和復(fù)位指令。配置指令用于對(duì)被測(cè)FPGA器件13和對(duì)照FPGA器件14進(jìn)行初始配置；運(yùn)行/停止指令用于控制測(cè)試運(yùn)行狀態(tài)；復(fù)位指令用于對(duì)主控器件21各功能單元的復(fù)位。二是接收及實(shí)時(shí)顯示數(shù)據(jù)，數(shù)據(jù)包括配置位翻轉(zhuǎn)信息和功能數(shù)據(jù)錯(cuò)誤信息，上位機(jī)對(duì)實(shí)時(shí)上傳的二進(jìn)制數(shù)據(jù)進(jìn)行譯碼后顯示。
[0060]以上是對(duì)本發(fā)明的基于脈沖激光的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置的說(shuō)明，下面對(duì)以該裝置為基礎(chǔ)的方法的相關(guān)步驟描述如下:
[0061](I)將預(yù)先生成的主控器件21的配置數(shù)據(jù)寫入第一配置數(shù)據(jù)存儲(chǔ)器22，將預(yù)先生成的被測(cè)FPGA器件13和對(duì)照FPGA器件14的配置數(shù)據(jù)(二者配置數(shù)據(jù)是同一個(gè)文件)寫入第二配置數(shù)據(jù)存儲(chǔ)器23 ；
[0062](2)設(shè)置控制電路模塊11，使其上電后，第一配置數(shù)據(jù)存儲(chǔ)器22中的數(shù)據(jù)自動(dòng)對(duì)主控器件21進(jìn)行配置；
[0063](3)打開上位機(jī)控制模塊12，發(fā)送指令使主控器件21從第二配置數(shù)據(jù)存儲(chǔ)器23讀出數(shù)據(jù)，寫入被測(cè)FPGA器件13的配置存儲(chǔ)位；
[0064](4)同樣上位機(jī)控制模塊12發(fā)送指令使主控器件21從第二配置數(shù)據(jù)存儲(chǔ)器23讀出數(shù)據(jù)，對(duì)對(duì)照FPGA器件14進(jìn)行配置，對(duì)照FPGA器件14和被測(cè)FPGA器件13實(shí)現(xiàn)完全相同的功能；
[0065](5)調(diào)節(jié)三維移動(dòng)臺(tái)模塊16，使可控脈沖激光模塊15能準(zhǔn)確輻照到被測(cè)FPGA器件13的配置存儲(chǔ)位；
[0066](6)將可控脈沖激光模塊15設(shè)定為受控觸發(fā)狀態(tài)；
[0067](7)通過上位機(jī)控制模塊12發(fā)送指令啟動(dòng)整個(gè)裝置工作；
[0068]本實(shí)施示例以一段包含170個(gè)時(shí)鐘周期的64位DES程序作為被測(cè)FPGA器件13的配置功能程序進(jìn)行說(shuō)明。為了測(cè)試在每個(gè)時(shí)鐘周期發(fā)生單粒子故障時(shí)該DES程序的功能錯(cuò)誤情況，應(yīng)將該程序運(yùn)行170次，依次在每一個(gè)時(shí)鐘周期注入脈沖激光，比對(duì)分析配置位翻轉(zhuǎn)和功能錯(cuò)誤情況。第N(N從I到170)個(gè)測(cè)試周期包括如下過程:
[0069]a)主控器件21同步輸出64位數(shù)據(jù)至被測(cè)FPGA器件13和對(duì)照FPGA器件14，觸發(fā)被測(cè)FPGA器件13和對(duì)照FPGA器件14功能運(yùn)行；
[0070]b)主控器件21同步觸發(fā)脈沖激光在被測(cè)FPGA器件13程序功能的第N個(gè)周期輻昭.[0071 ] c)主控器件21同步接收被測(cè)FPGA器件13和對(duì)照FPGA器件14輸出的64位數(shù)據(jù)進(jìn)行比對(duì)；
[0072]d)主控器件21回讀被測(cè)FPGA器件13的配置存儲(chǔ)數(shù)據(jù)與第二配置數(shù)據(jù)存儲(chǔ)器23中的數(shù)據(jù)比對(duì)；
[0073]e)主控器件21將c)、d)中的比對(duì)結(jié)果上傳至上位機(jī)實(shí)時(shí)顯示；
[0074]f)主控器件21刷新被測(cè)FPGA器件13的配置存儲(chǔ)位，等待下一個(gè)測(cè)試周期。
[0075](8)所有周期測(cè)試完成后，上位機(jī)記錄下所有測(cè)試數(shù)據(jù)，對(duì)數(shù)據(jù)進(jìn)行分析，研究該程序在所輻照存儲(chǔ)位發(fā)生單粒子效應(yīng)時(shí)的時(shí)序敏感性，必要時(shí)可重復(fù)進(jìn)行測(cè)試；
[0076](9)更改被測(cè)FPGA器件13的功能時(shí)鐘頻率，重復(fù)上述步驟，分析被測(cè)FPGA器件13功能對(duì)單粒子效應(yīng)故障的頻率敏感性；
[0077](10)輻照被測(cè)FPGA器件13的不同存儲(chǔ)位，重復(fù)上述步驟，分析被測(cè)FPGA器件13功能對(duì)單粒子效應(yīng)故障的空間敏感性；
[0078](11)綜合這些實(shí)驗(yàn)結(jié)果，全面評(píng)估被測(cè)FPGA器件13在發(fā)生單粒子效應(yīng)故障時(shí)對(duì)功能的影響。
[0079]最后所應(yīng)說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非限制。盡管參照實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置，其特征在于，包括:控制電路模塊(11)、上位機(jī)控制模塊(12)、可控脈沖激光模塊(15)以及三維移動(dòng)模塊(16);其中， 所述三維移動(dòng)模塊(16)在測(cè)試時(shí)用于安裝待測(cè)試的被測(cè)FPGA器件(13);所述上位機(jī)控制模塊(12)與所述控制電路模塊(11)連接，所述控制電路模塊(11)連接到所述可控脈沖激光模塊(15)，在測(cè)試時(shí)，所述控制電路模塊(11)還分別連接到所述被測(cè)FPGA器件(13)以及與所述被測(cè)FPGA器件(13)所對(duì)應(yīng)的對(duì)照FPGA器件(14)。
2.根據(jù)權(quán)利要求1所述的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置，其特征在于，所述控制電路模塊(11)進(jìn)一步包括:主控器件(21)、第一配置數(shù)據(jù)存儲(chǔ)器(22)、第二配置數(shù)據(jù)存儲(chǔ)器(23)，接口芯片(24)、晶振(25)和應(yīng)用接口 (26);其中， 所述的第一配置數(shù)據(jù)存儲(chǔ)器(22)用于存儲(chǔ)所述的主控器件(21)的配置數(shù)據(jù)；所述的第二配置數(shù)據(jù)存儲(chǔ)器(23)用于存儲(chǔ)被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的配置數(shù)據(jù)；所述的接口芯片(24)用于實(shí)現(xiàn)所述的主控器件(21)和所述的上位機(jī)控制模塊(12)之間的通信，包括接收所述上位機(jī)控制模塊(12)發(fā)出的指令和向上位機(jī)控制模塊(12)傳輸測(cè)試數(shù)據(jù)；所述的晶振(25)用于提供整個(gè)裝置的工作時(shí)鐘；所述的應(yīng)用接口(26) —方面用于傳輸可控脈沖激光模塊(15)的觸發(fā)信號(hào)，一方面用于與被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的信號(hào)傳輸；所述的主控器件(21)用于根據(jù)上位機(jī)控制模塊(13)的指令控制整個(gè)裝置的運(yùn)行，實(shí)現(xiàn)對(duì)被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的數(shù)據(jù)讀寫，對(duì)獲得數(shù)據(jù)的比對(duì)、分析、上傳，以及對(duì)可控脈沖激光模塊(15)的觸發(fā)控制。
3.根據(jù)權(quán)利要求2所述的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置，其特征在于，所述主控器件(21)進(jìn)一步包括:上位機(jī)通信單元、時(shí)鐘分頻單元、脈沖激光觸發(fā)單元、配置數(shù)據(jù)處理單元、功能數(shù)據(jù)處理單元和復(fù)位單元；其中， 上位機(jī)通信單元用于實(shí)現(xiàn)所述的主控器件(21)和所述的上位機(jī)控制模塊(12)之間的通信，包括解析上位機(jī)指令和對(duì)打包好的數(shù)據(jù)按串口協(xié)議上傳到上位機(jī)； 時(shí)鐘分頻單元用于將晶振輸出的時(shí)鐘信號(hào)分頻到合適的頻率，分別作為其他各個(gè)功能單元的時(shí)鐘輸入； 脈沖激光觸發(fā)單元用于在合適的時(shí)間觸發(fā)脈沖激光； 復(fù)位單元用于控制其它各個(gè)功能單元的復(fù)位； 配置數(shù)據(jù)處理單元用于處理被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的配置存儲(chǔ)數(shù)據(jù)，包括配置、回讀、刷新和比對(duì)分析； 功能數(shù)據(jù)處理單元用于處理被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的功能數(shù)據(jù)，包括同步輸出數(shù)據(jù)到被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)，同步接收被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的數(shù)據(jù)并實(shí)時(shí)比對(duì)分析，判斷被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的輸出數(shù)據(jù)異同。
4.根據(jù)權(quán)利要求3所述的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置，其特征在于，所述配置數(shù)據(jù)處理單元所完成的配置包括:讀取第二配置數(shù)據(jù)存儲(chǔ)器(23)中的存儲(chǔ)數(shù)據(jù)，分別配置到被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的配置存儲(chǔ)位；所述配置數(shù)據(jù)處理單元所完成的回讀包括:回讀被測(cè)FPGA器件13的配置存儲(chǔ)數(shù)據(jù)；所述配置數(shù)據(jù)處理單元所完成的刷新包括:讀取第二配置數(shù)據(jù)存儲(chǔ)器(23)中的存儲(chǔ)數(shù)據(jù)，然后根據(jù)該數(shù)據(jù)分別刷新被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的配置存儲(chǔ)位；所述配置數(shù)據(jù)處理單元所完成的比對(duì)分析包括:所述比對(duì)分析與回讀過程同時(shí)進(jìn)行，在回讀同時(shí)同步讀取第二配置數(shù)據(jù)存儲(chǔ)器(23)中的存儲(chǔ)數(shù)據(jù)與回讀數(shù)據(jù)一一比對(duì)，記錄翻轉(zhuǎn)的配置位地址。
5.根據(jù)權(quán)利要求3所述的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置，其特征在于，所述上位機(jī)控制模塊(12)用于: 發(fā)送指令，包括配置指令、運(yùn)行/停止指令和復(fù)位指令；其中，配置指令用于對(duì)被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)進(jìn)行初始配置；運(yùn)行/停止指令用于控制測(cè)試運(yùn)行狀態(tài)；復(fù)位指令用于對(duì)主控器件(21)各功能單元的復(fù)位； 接收及實(shí)時(shí)顯示數(shù)據(jù)，數(shù)據(jù)包括配置位翻轉(zhuǎn)信息和功能數(shù)據(jù)錯(cuò)誤信息。
6.基于權(quán)利要求1-5之一所述的FPGA單粒子效應(yīng)動(dòng)態(tài)故障測(cè)試裝置所實(shí)現(xiàn)的測(cè)試方法，包括: 步驟I)、將預(yù)先生成的主控器件(21)的配置數(shù)據(jù)寫入第一配置數(shù)據(jù)存儲(chǔ)器(22)，將預(yù)先生成的被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的配置數(shù)據(jù)寫入第二配置數(shù)據(jù)存儲(chǔ)器(23);所述被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)的配置數(shù)據(jù)是同一個(gè)文件； 步驟2)、設(shè)置控制電路模塊(11)，使其上電后，所述第一配置數(shù)據(jù)存儲(chǔ)器(22)中的數(shù)據(jù)自動(dòng)對(duì)所述主控器件(21)進(jìn)行配置； 步驟3)、打開上位機(jī)控制模塊(12)，發(fā)送指令使主控器件(21)從第二配置數(shù)據(jù)存儲(chǔ)器(23)讀出數(shù)據(jù)，寫入被測(cè)FPGA器件(13)的配置存儲(chǔ)位； 步驟4)、上位機(jī)控制模塊(12)發(fā)送指令使主控器件(21)從第二配置數(shù)據(jù)存儲(chǔ)器(23)讀出數(shù)據(jù)，對(duì)對(duì)照FPGA器件(14)進(jìn)行配置，所述對(duì)照FPGA器件(14)和被測(cè)FPGA器件(13)實(shí)現(xiàn)完全相同的功能； 步驟5)、調(diào)節(jié)三維移動(dòng)臺(tái)模塊(16)，使可控脈沖激光模塊(15)能準(zhǔn)確輻照到被測(cè)FPGA器件(13)的配置存儲(chǔ)位； 步驟6)、將可控脈沖激光模塊(15)設(shè)定為受控觸發(fā)狀態(tài)； 步驟7)、通過上位機(jī)控制模塊(12)發(fā)送指令啟動(dòng)整個(gè)裝置工作；裝置工作時(shí)包括N個(gè)測(cè)試周期，每個(gè)測(cè)試周期包括如下過程: 步驟7-1)、主控器件(21)同步輸出數(shù)據(jù)至被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)，觸發(fā)被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)功能運(yùn)行； 步驟7-2)、主控器件(21)同步觸發(fā)脈沖激光在被測(cè)FPGA器件(13)程序功能的輻照；步驟7-3)、主控器件(21)同步接收被測(cè)FPGA器件(13)和對(duì)照FPGA器件(14)輸出的數(shù)據(jù)進(jìn)行比對(duì)； 步驟7-4)、主控器件(21)回讀被測(cè)FPGA器件(13)的配置存儲(chǔ)數(shù)據(jù)與第二配置數(shù)據(jù)存儲(chǔ)器(23)中的數(shù)據(jù)比對(duì)； 步驟7-5)、主控器件(21)將步驟7-3)、步驟7-4)中的比對(duì)結(jié)果上傳至上位機(jī)實(shí)時(shí)顯示； 步驟7-6)、主控器件(21)刷新被測(cè)FPGA器件(13)的配置存儲(chǔ)位，等待下一個(gè)測(cè)試周期； 步驟8)、所有周期測(cè)試完成后，上位機(jī)記錄下所有測(cè)試數(shù)據(jù)，對(duì)數(shù)據(jù)進(jìn)行分析，研究該程序在所輻照存儲(chǔ)位發(fā)生單粒子效應(yīng)時(shí)的時(shí)序敏感性，必要時(shí)重復(fù)進(jìn)行測(cè)試； 步驟9)、更改被測(cè)FPGA器件(13)的功能時(shí)鐘頻率，重復(fù)上述步驟，分析被測(cè)FPGA器件(13)功能對(duì)單粒子效應(yīng)故障的頻率敏感性； 步驟10)、輻照被測(cè)FPGA器件(13)的不同存儲(chǔ)位，重復(fù)上述步驟，分析被測(cè)FPGA器件(13)功能對(duì)單粒子效應(yīng)故障的空間敏感性； 步驟11)、綜合這些實(shí)驗(yàn)結(jié)果，全面評(píng)估被測(cè)FPGA器件(13)在發(fā)生單粒子效應(yīng)故障時(shí)對(duì)功能的影響。
【文檔編號(hào)】G01R31/3193GK104181421SQ201410419050
【公開日】2014年12月3日 申請(qǐng)日期:2014年8月22日 優(yōu)先權(quán)日:2014年8月22日
【發(fā)明者】朱翔, 封國(guó)強(qiáng), 韓建偉, 姜昱光, 上官士鵬, 馬英起, 陳睿, 余永濤 申請(qǐng)人:中國(guó)科學(xué)院空間科學(xué)與應(yīng)用研究中心