集成電路硬件木馬檢測(cè)方法和系統(tǒng)的制作方法
【專利摘要】一種集成電路硬件木馬檢測(cè)方法和系統(tǒng)，對(duì)所有待測(cè)芯片進(jìn)行多參數(shù)旁路測(cè)試獲取旁路數(shù)據(jù)。提取部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān)督學(xué)習(xí)聚類分析，得到第一聚類和第二聚類。分別抽取兩個(gè)聚類中的部分樣本進(jìn)行逆向工程分析，對(duì)聚類進(jìn)行辨識(shí)，得到木馬芯片聚類和非木馬芯片聚類并分別設(shè)置標(biāo)記值。根據(jù)木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)以及對(duì)應(yīng)的標(biāo)記值進(jìn)行有監(jiān)督學(xué)習(xí)得到神經(jīng)網(wǎng)絡(luò)。根據(jù)神經(jīng)網(wǎng)絡(luò)對(duì)未用作無(wú)監(jiān)督學(xué)習(xí)聚類分析的待測(cè)芯片進(jìn)行木馬檢測(cè)。將先聚類后抽樣分析得到的數(shù)據(jù)用于有監(jiān)督學(xué)習(xí)可以提高學(xué)習(xí)的準(zhǔn)確度，從而提高硬件木馬特征識(shí)別能力。與傳統(tǒng)的集成電路硬件木馬檢測(cè)方法相比，提高了檢測(cè)準(zhǔn)確性。
【專利說(shuō)明】集成電路硬件木馬檢測(cè)方法和系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電路檢測(cè)【技術(shù)領(lǐng)域】，特別是涉及一種集成電路硬件木馬檢測(cè)方法和系 統(tǒng)。

【背景技術(shù)】
[0002] 隨著半導(dǎo)體技術(shù)和制造技術(shù)的發(fā)展，硬件外包設(shè)計(jì)已成為全球化趨勢(shì)。近年來(lái)出 現(xiàn)了一種針對(duì)集成電路芯片的新型硬件攻擊方式，稱為"硬件木馬"。硬件木馬主要是指在 IC(integratedcircuit,集成電路）設(shè)計(jì)和制造過(guò)程中人為地惡意添加一些非法電路或者 篡改原始設(shè)計(jì)文件，從而留下"時(shí)間炸彈"或"電子后門"等，為后續(xù)攻擊打開(kāi)方便之門。硬 件木馬的危害主要包括竊取芯片重要的信息、影響電路性能和可靠性、篡改芯片功能甚至 損壞芯片等，因此對(duì)集成電路進(jìn)行硬件木馬檢測(cè)越來(lái)越受國(guó)內(nèi)外的重視。
[0003] 傳統(tǒng)的集成電路硬件木馬檢測(cè)方法主要是通過(guò)檢測(cè)分析電路中的旁路信息來(lái)判 斷電路中是否存在木馬。但是對(duì)于特別小面積的硬件木馬電路，木馬對(duì)旁路信息的貢獻(xiàn)通 常非常小，特別容易淹沒(méi)在測(cè)試噪聲中，簡(jiǎn)單的旁路數(shù)據(jù)處理難以順利區(qū)分開(kāi)木馬芯片和 非木馬芯片。傳統(tǒng)的集成電路硬件木馬檢測(cè)方法存在檢測(cè)準(zhǔn)確性低的缺點(diǎn)。


【發(fā)明內(nèi)容】

[0004] 基于此，有必要針對(duì)上述問(wèn)題，提供一種可提高檢測(cè)準(zhǔn)確性的集成電路硬件木馬 檢測(cè)方法和系統(tǒng)。
[0005] -種集成電路硬件木馬檢測(cè)方法，包括以下步驟：
[0006] 對(duì)所有待測(cè)芯片進(jìn)行多參數(shù)旁路測(cè)試，獲取所有待測(cè)芯片的旁路數(shù)據(jù)；
[0007] 提取部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān)督學(xué)習(xí)聚類分析，得到第一聚類和第二聚 類；
[0008] 分別抽取所述第一聚類和第二聚類中的部分樣本進(jìn)行逆向工程分析，對(duì)所述第一 聚類和第二聚類進(jìn)行辨識(shí)，得到木馬芯片聚類和非木馬芯片聚類并分別設(shè)置標(biāo)記值；
[0009] 根據(jù)所述木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)以及對(duì)應(yīng)的標(biāo)記值進(jìn)行 有監(jiān)督學(xué)習(xí)，得到訓(xùn)練后的神經(jīng)網(wǎng)絡(luò)；
[0010] 根據(jù)所述神經(jīng)網(wǎng)絡(luò)對(duì)未用作無(wú)監(jiān)督學(xué)習(xí)聚類分析的待測(cè)芯片進(jìn)行木馬檢測(cè)。
[0011] 一種集成電路硬件木馬檢測(cè)系統(tǒng)，包括：
[0012] 數(shù)據(jù)獲取模塊，用于對(duì)所有待測(cè)芯片進(jìn)行多參數(shù)旁路測(cè)試，獲取所有待測(cè)芯片的 旁路數(shù)據(jù)；
[0013] 數(shù)據(jù)分類模塊，用于提取部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān)督學(xué)習(xí)聚類分析，得 到第一聚類和第二聚類；
[0014] 聚類識(shí)別模塊，用于分別抽取所述第一聚類和第二聚類中的部分樣本進(jìn)行逆向工 程分析，對(duì)所述第一聚類和第二聚類進(jìn)行辨識(shí)，得到木馬芯片聚類和非木馬芯片聚類并分 別設(shè)置標(biāo)記值；
[0015] 學(xué)習(xí)訓(xùn)練模塊，用于根據(jù)所述木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)以及 對(duì)應(yīng)的標(biāo)記值進(jìn)行有監(jiān)督學(xué)習(xí)，得到訓(xùn)練后的神經(jīng)網(wǎng)絡(luò)；
[0016] 木馬測(cè)試模塊，用于根據(jù)所述神經(jīng)網(wǎng)絡(luò)對(duì)未用作無(wú)監(jiān)督學(xué)習(xí)聚類分析的待測(cè)芯片 進(jìn)行木馬檢測(cè)。
[0017] 上述集成電路硬件木馬檢測(cè)方法和系統(tǒng)，對(duì)所有待測(cè)芯片進(jìn)行多參數(shù)旁路測(cè)試， 獲取所有待測(cè)芯片的旁路數(shù)據(jù)。提取部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān)督學(xué)習(xí)聚類分析， 得到第一聚類和第二聚類。分別抽取第一聚類和第二聚類中的部分樣本進(jìn)行逆向工程分 析，對(duì)第一聚類和第二聚類進(jìn)行辨識(shí)，得到木馬芯片聚類和非木馬芯片聚類并分別設(shè)置標(biāo) 記值。根據(jù)木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)以及對(duì)應(yīng)的標(biāo)記值進(jìn)行有監(jiān)督學(xué) 習(xí)，得到訓(xùn)練后的神經(jīng)網(wǎng)絡(luò)。根據(jù)神經(jīng)網(wǎng)絡(luò)對(duì)未用作無(wú)監(jiān)督學(xué)習(xí)聚類分析的待測(cè)芯片進(jìn)行 木馬檢測(cè)。將無(wú)監(jiān)督學(xué)習(xí)與有監(jiān)督學(xué)習(xí)算法相融合，利用無(wú)監(jiān)督學(xué)習(xí)對(duì)旁路數(shù)據(jù)進(jìn)行聚類 分析，利用有監(jiān)督學(xué)習(xí)對(duì)木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)以及對(duì)應(yīng)的標(biāo)記值 進(jìn)行訓(xùn)練得到神經(jīng)網(wǎng)絡(luò)，通過(guò)先聚類后抽樣分析的方法可以降低逆向工程分析的工作量和 成本，提高分析效率，聚類分析后的數(shù)據(jù)用于有監(jiān)督學(xué)習(xí)可以提高學(xué)習(xí)的準(zhǔn)確度，從而提高 硬件木馬特征識(shí)別能力。與傳統(tǒng)的集成電路硬件木馬檢測(cè)方法相比，提高了檢測(cè)準(zhǔn)確性。

【專利附圖】

【附圖說(shuō)明】
[0018] 圖1為一實(shí)施例中集成電路硬件木馬檢測(cè)方法的流程圖；
[0019] 圖2為一實(shí)施例中自組織特征映射神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)圖；
[0020] 圖3為一實(shí)施例中提取部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān)督學(xué)習(xí)聚類分析，得到 第一聚類和第二聚類的流程圖；
[0021] 圖4為一實(shí)施例中徑向基神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)圖；
[0022] 圖5為一實(shí)施例中根據(jù)木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)以及對(duì)應(yīng) 的標(biāo)記值進(jìn)行有監(jiān)督學(xué)習(xí)，得到訓(xùn)練后的神經(jīng)網(wǎng)絡(luò)的流程圖；
[0023] 圖6為一實(shí)施例中集成電路硬件木馬檢測(cè)系統(tǒng)的結(jié)構(gòu)圖；
[0024] 圖7為一實(shí)施例中數(shù)據(jù)分類模塊的結(jié)構(gòu)圖；
[0025] 圖8為一實(shí)施例中學(xué)習(xí)訓(xùn)練模塊的結(jié)構(gòu)圖。

【具體實(shí)施方式】
[0026] 為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明 的【具體實(shí)施方式】做詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā) 明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不 違背本發(fā)明內(nèi)涵的情況下做類似改進(jìn)，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。
[0027] 除非另有定義，本文所使用的所有的技術(shù)和科學(xué)術(shù)語(yǔ)與屬于本發(fā)明的【技術(shù)領(lǐng)域】的 技術(shù)人員通常理解的含義相同。本文中在本發(fā)明的說(shuō)明書中所使用的術(shù)語(yǔ)只是為了描述具 體的實(shí)施例的目的，不是在于限制本發(fā)明。
[0028] -種集成電路硬件木馬檢測(cè)方法，如圖1所示，包括以下步驟：
[0029] 步驟S110 :對(duì)所有待測(cè)芯片進(jìn)行多參數(shù)旁路測(cè)試，獲取所有待測(cè)芯片的旁路數(shù) 據(jù)。
[0030] 旁路數(shù)據(jù)可以看作是由待測(cè)芯片的最大工作頻率、延時(shí)、功耗、電磁和熱效應(yīng)等信 息組成的多維特征向量。通過(guò)對(duì)待測(cè)芯片進(jìn)行多參數(shù)旁路測(cè)試，獲取待測(cè)芯片的旁路數(shù)據(jù)， 作為區(qū)分開(kāi)木馬芯片和非木馬芯片的數(shù)據(jù)基礎(chǔ)。
[0031] 具體地，可以是將測(cè)得的多維原始數(shù)直接作為待測(cè)芯片的旁路數(shù)據(jù)，也可以是對(duì) 測(cè)得的多維原始數(shù)進(jìn)行降維處理，將降維處理后得到的特征數(shù)據(jù)作為待測(cè)芯片的旁路數(shù) 據(jù)。
[0032] 步驟S120 :提取部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān)督學(xué)習(xí)聚類分析，得到第一聚 類和第二聚類。
[0033] 提取部分待測(cè)芯片的旁路數(shù)據(jù)，可以是隨機(jī)獲取預(yù)設(shè)個(gè)數(shù)的待測(cè)芯片的旁路數(shù) 據(jù)，也可以是按預(yù)設(shè)比值隨機(jī)提取待測(cè)芯片的數(shù)據(jù)，例如提取所有待測(cè)芯片中20%或30% 的待測(cè)芯片的數(shù)據(jù)。對(duì)提取的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān)督學(xué)習(xí)聚類分析，得到第一聚類和第二聚 類。
[0034] 在其中一個(gè)實(shí)施例中，無(wú)監(jiān)督學(xué)習(xí)聚類分析通過(guò)自組織特征映射神經(jīng)網(wǎng)絡(luò)完成。 在自組織特征映射神經(jīng)網(wǎng)絡(luò)中，鄰近的神經(jīng)元能夠識(shí)別輸入空間中鄰近的部分，這樣自組 織特征映射神經(jīng)網(wǎng)絡(luò)不但能像自組織競(jìng)爭(zhēng)神經(jīng)網(wǎng)絡(luò)一樣學(xué)習(xí)輸入的分布情況，還可以學(xué)習(xí) 進(jìn)行訓(xùn)練輸入向量的拓?fù)浣Y(jié)構(gòu)。自組織特征映射神經(jīng)網(wǎng)絡(luò)是一種無(wú)監(jiān)督聚類方法，它所形 成的聚類中心能映射到一個(gè)曲面或平面上，而保持拓?fù)浣Y(jié)構(gòu)不變。由于自組織特征映射神 經(jīng)網(wǎng)絡(luò)較符合集成電路硬件木馬檢測(cè)實(shí)際的分類需求，可提高聚類分析的精度和速度，從 而提_檢測(cè)準(zhǔn)確性和檢測(cè)效率。
[0035] 如圖2所示，自組織特征映射神經(jīng)網(wǎng)絡(luò)的基本結(jié)構(gòu)是由輸入層和競(jìng)爭(zhēng)層組成的。 輸入神經(jīng)元個(gè)數(shù)為M，競(jìng)爭(zhēng)層由m*n個(gè)神經(jīng)元組成，構(gòu)成一個(gè)二維平面陣列。網(wǎng)絡(luò)中有兩種 連接權(quán)，一種是神經(jīng)元對(duì)外部輸入反應(yīng)的連接權(quán)值，另一種是神經(jīng)元之間的連接權(quán)值，它的 大小控制著神經(jīng)元之間的交互作用的大小。對(duì)于給定的輸入模式，訓(xùn)練過(guò)程不僅要調(diào)節(jié)競(jìng) 爭(zhēng)獲勝單元的各連接權(quán)值，而且要調(diào)節(jié)獲勝單元的鄰域單元的權(quán)值。
[0036] 如圖3所示，步驟S120包括步驟S122至步驟S126。
[0037] 步驟S122 :根據(jù)提取的部分待測(cè)芯片的旁路數(shù)據(jù)確定競(jìng)爭(zhēng)層的競(jìng)爭(zhēng)獲勝單元。
[0038] 具體地，在其中一個(gè)實(shí)施例中，步驟S122包括步驟12至步驟18。
[0039] 步驟12 :初始化競(jìng)爭(zhēng)層各單元的連接權(quán)值。對(duì)競(jìng)爭(zhēng)層各單元的連接權(quán)值進(jìn)行初始 化處理，賦予[0，1]區(qū)間內(nèi)的隨機(jī)值。
[0040] 步驟14 :將提取的部分待測(cè)芯片的旁路數(shù)據(jù)作為輸入層的輸入，得到輸入模式。 將提取的部分待測(cè)芯片中每一個(gè)待測(cè)芯片的旁路數(shù)據(jù)作為自組織特征映射神經(jīng)網(wǎng)絡(luò)的輸 入層的一個(gè)輸入向量，輸入層的各輸入向量組成固定的輸入模式。
[0041] 步驟16 :計(jì)算競(jìng)爭(zhēng)層各單元的連接權(quán)值與輸入模式之間的距離。根據(jù)歐氏距離公 式可計(jì)算得到競(jìng)爭(zhēng)層各單元的連接權(quán)值與輸入模式之間的距離。
[0042] 步驟18 :提取連接權(quán)值與輸入模式距離最小的單元作為競(jìng)爭(zhēng)獲勝單元。將步驟16 計(jì)算得到的各個(gè)距離值中，連接權(quán)值與輸入模式距離最小的單元作為競(jìng)爭(zhēng)獲勝單元。
[0043] 步驟S124:對(duì)競(jìng)爭(zhēng)獲勝單元及其鄰域單元的連接權(quán)值進(jìn)行更新。具體為
[0044] (〇M(k+1) -coy(k) +A(0y
[0045]

【權(quán)利要求】
1. 一種集成電路硬件木馬檢測(cè)方法，其特征在于，包括以下步驟： 對(duì)所有待測(cè)芯片進(jìn)行多參數(shù)旁路測(cè)試，獲取所有待測(cè)芯片的旁路數(shù)據(jù)； 提取部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān)督學(xué)習(xí)聚類分析，得到第一聚類和第二聚類； 分別抽取所述第一聚類和第二聚類中的部分樣本進(jìn)行逆向工程分析，對(duì)所述第一聚類 和第二聚類進(jìn)行辨識(shí)，得到木馬芯片聚類和非木馬芯片聚類并分別設(shè)置標(biāo)記值； 根據(jù)所述木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)以及對(duì)應(yīng)的標(biāo)記值進(jìn)行有監(jiān) 督學(xué)習(xí)，得到訓(xùn)練后的神經(jīng)網(wǎng)絡(luò)； 根據(jù)所述神經(jīng)網(wǎng)絡(luò)對(duì)未用作無(wú)監(jiān)督學(xué)習(xí)聚類分析的待測(cè)芯片進(jìn)行木馬檢測(cè)。
2. 根據(jù)權(quán)利要求1所述的集成電路硬件木馬檢測(cè)方法，其特征在于，將所述待測(cè)芯片 的多維原始數(shù)據(jù)作為所述待測(cè)芯片的旁路數(shù)據(jù)，或?qū)?duì)所述多維原始數(shù)據(jù)進(jìn)行降維處理后 得到的特征數(shù)據(jù)作為所述待測(cè)芯片的旁路數(shù)據(jù)。
3. 根據(jù)權(quán)利要求1所述的集成電路硬件木馬檢測(cè)方法，其特征在于，所述無(wú)監(jiān)督學(xué)習(xí) 聚類分析通過(guò)自組織特征映射神經(jīng)網(wǎng)絡(luò)完成；所述提取部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān) 督學(xué)習(xí)聚類分析，得到第一聚類和第二聚類的步驟，如下： 根據(jù)提取的部分待測(cè)芯片的旁路數(shù)據(jù)確定競(jìng)爭(zhēng)層的競(jìng)爭(zhēng)獲勝單元； 對(duì)所述競(jìng)爭(zhēng)獲勝單元及其鄰域單元的連接權(quán)值進(jìn)行更新，具體為
其中，C^iGO表示更新前的連接權(quán)值，(k+i)表示更新后的連接權(quán)值，n。和心分 別表示競(jìng)爭(zhēng)獲勝單元和鄰域單元的權(quán)值學(xué)習(xí)因子，取值范圍為（〇，1)，且分 別表示競(jìng)爭(zhēng)獲勝單元的輸入樣本及連接權(quán)值； 根據(jù)更新連接權(quán)值后的競(jìng)爭(zhēng)獲勝單元及其鄰域單元，對(duì)提取的部分待測(cè)芯片的旁路數(shù) 據(jù)進(jìn)行分類，得到所述第一聚類和第二聚類。
4. 根據(jù)權(quán)利要求3所述的集成電路硬件木馬檢測(cè)方法，其特征在于，所述根據(jù)提取的 部分待測(cè)芯片的旁路數(shù)據(jù)確定競(jìng)爭(zhēng)層的競(jìng)爭(zhēng)獲勝單元的步驟，包括以下步驟： 初始化所述競(jìng)爭(zhēng)層各單元的連接權(quán)值； 將提取的部分待測(cè)芯片的旁路數(shù)據(jù)作為輸入層的輸入，得到輸入模式； 計(jì)算所述競(jìng)爭(zhēng)層各單元的連接權(quán)值與所述輸入模式之間的距離； 提取連接權(quán)值與所述輸入模式距離最小的單元作為所述競(jìng)爭(zhēng)獲勝單元。
5. 根據(jù)權(quán)利要求3所述的集成電路硬件木馬檢測(cè)方法，其特征在于，所述根據(jù)更新連 接權(quán)值的競(jìng)爭(zhēng)獲勝單元及其鄰域單元，對(duì)提取的部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行分類，得到 所述第一聚類和第二聚類的步驟，具體包括以下步驟： 提取分布于所述競(jìng)爭(zhēng)層，且與所述競(jìng)爭(zhēng)層各單元的距離小于或等于預(yù)設(shè)距離的旁路數(shù) 據(jù)，得到所述第一聚類； 提取分布于所述競(jìng)爭(zhēng)層，且與所述競(jìng)爭(zhēng)層各單元的距離大于預(yù)設(shè)距離的旁路數(shù)據(jù)，得 到所述第二聚類。
6. 根據(jù)權(quán)利要求1所述的集成電路硬件木馬檢測(cè)方法，其特征在于，所述神經(jīng)網(wǎng)絡(luò)為 徑向基神經(jīng)網(wǎng)絡(luò)；所述根據(jù)所述木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)以及對(duì)應(yīng)的 標(biāo)記值進(jìn)行有監(jiān)督學(xué)習(xí)，得到訓(xùn)練后的神經(jīng)網(wǎng)絡(luò)的步驟，如下： 對(duì)隱含層各節(jié)點(diǎn)的中心向量進(jìn)行初始化處理； 將所述木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)作為輸入樣本，計(jì)算隱含層中各 節(jié)點(diǎn)與所述輸入樣本的距離，具體為
其中，CliGO表示輸入樣本x(k)與各節(jié)點(diǎn)的中心向量Ci (k_l)的距離，q為節(jié)點(diǎn)個(gè)數(shù)； dr(k)表示輸入樣本與節(jié)點(diǎn)的最小距離，r為中心向量Ci(k_l)與輸入樣本x(k)距離最近的 隱節(jié)點(diǎn)序號(hào)； 對(duì)隱含層各節(jié)點(diǎn)的中心向量進(jìn)行更新并計(jì)算聚類質(zhì)量，直至所述聚類質(zhì)量小于或等于 停止閾值，具體為
其中，X (k)為輸入樣本，Ci (k-1)、CiGO分別為與輸入樣本最近的節(jié)點(diǎn)之外的其他節(jié)點(diǎn) 更新前和更新后的中心向量，(^(k-l)、q(k)分別表示與輸入樣本最近的節(jié)點(diǎn)更新前和更新 后的中心向量，P (k-1)、P (k)分別表示更新前和更新后的學(xué)習(xí)速率，into函數(shù)表示取整 運(yùn)算，Jej為聚類質(zhì)量，e為停止閾值； 將所述木馬芯片聚類和非木馬芯片聚類對(duì)應(yīng)的標(biāo)記值作為輸出樣本，根據(jù)所述輸入樣 本和輸出樣本訓(xùn)練由隱含層至輸出層之間的權(quán)值，得到訓(xùn)練后的徑向基神經(jīng)網(wǎng)絡(luò)，具體為 wki(k+l) = wki(k)+n(tk_yk) Ui/(UtU) u = (U1, U2,…，uq)T 其中，n為學(xué)習(xí)速率，通常取〇〈n〈i ;tk和yk分別為輸出期望值和實(shí)際值,Ui為第i個(gè) 隱含層節(jié)點(diǎn)的輸出值，《ki(k)、《ki (k+1)分別表示訓(xùn)練前和訓(xùn)練后的隱含層至輸出層之間 的權(quán)值。
7. -種集成電路硬件木馬檢測(cè)系統(tǒng)，其特征在于，包括： 數(shù)據(jù)獲取模塊，用于對(duì)所有待測(cè)芯片進(jìn)行多參數(shù)旁路測(cè)試，獲取所有待測(cè)芯片的旁路 數(shù)據(jù)； 數(shù)據(jù)分類模塊，用于提取部分待測(cè)芯片的旁路數(shù)據(jù)進(jìn)行無(wú)監(jiān)督學(xué)習(xí)聚類分析，得到第 一聚類和第二聚類； 聚類識(shí)別模塊，用于分別抽取所述第一聚類和第二聚類中的部分樣本進(jìn)行逆向工程分 析，對(duì)所述第一聚類和第二聚類進(jìn)行辨識(shí)，得到木馬芯片聚類和非木馬芯片聚類并分別設(shè) 置標(biāo)記值； 學(xué)習(xí)訓(xùn)練模塊，用于根據(jù)所述木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)以及對(duì)應(yīng) 的標(biāo)記值進(jìn)行有監(jiān)督學(xué)習(xí)，得到訓(xùn)練后的神經(jīng)網(wǎng)絡(luò)； 木馬測(cè)試模塊，用于根據(jù)所述神經(jīng)網(wǎng)絡(luò)對(duì)未用作無(wú)監(jiān)督學(xué)習(xí)聚類分析的待測(cè)芯片進(jìn)行 木馬檢測(cè)。
8. 根據(jù)權(quán)利要求7所述的集成電路硬件木馬檢測(cè)系統(tǒng)，其特征在于，所述數(shù)據(jù)獲取模 塊將所述待測(cè)芯片的多維原始數(shù)作為所述待測(cè)芯片的旁路數(shù)據(jù)，或?qū)?duì)所述多維原始數(shù)進(jìn) 行降維后得到的特征數(shù)據(jù)作為所述待測(cè)芯片的旁路數(shù)據(jù)。
9. 根據(jù)權(quán)利要求7所述的集成電路硬件木馬檢測(cè)系統(tǒng)，其特征在于，所述無(wú)監(jiān)督學(xué)習(xí) 聚類分析由自組織特征映射神經(jīng)網(wǎng)絡(luò)完成；所述數(shù)據(jù)分類模塊包括： 處理單元，用于根據(jù)提取的部分待測(cè)芯片的旁路數(shù)據(jù)確定競(jìng)爭(zhēng)層的競(jìng)爭(zhēng)獲勝單元； 更新單元，用于對(duì)所述競(jìng)爭(zhēng)獲勝單元及其鄰域單元的連接權(quán)值進(jìn)行更新，具體為 cOj^k+l) = co Ji (k) + A co Ji
其中，C^iGO表示更新前的連接權(quán)值，(k+i)表示更新后的連接權(quán)值，n。和心分 別表示競(jìng)爭(zhēng)獲勝單元和鄰域單元的權(quán)值學(xué)習(xí)因子，取值范圍為（〇，1)，且分 別表示競(jìng)爭(zhēng)獲勝單元的輸入樣本及連接權(quán)值； 分類單元，用于根據(jù)更新連接權(quán)值的競(jìng)爭(zhēng)獲勝單元及其鄰域單元，對(duì)提取的部分待測(cè) 芯片的旁路數(shù)據(jù)進(jìn)行分類，得到所述第一聚類和第二聚類。
10. 根據(jù)權(quán)利要求7所述的集成電路硬件木馬檢測(cè)系統(tǒng)，其特征在于，所述學(xué)習(xí)訓(xùn)練模 塊包括： 初始化單元，用于對(duì)隱含層各節(jié)點(diǎn)的中心向量進(jìn)行初始化處理； 計(jì)算單元，用于將所述木馬芯片聚類和非木馬芯片聚類中的旁路數(shù)據(jù)作為輸入樣本， 計(jì)算隱含層中各節(jié)點(diǎn)與所述輸入樣本的距離，具體為
其中，CliGO表示輸入樣本x(k)與各節(jié)點(diǎn)的中心向量Ci (k_l)的距離，q為節(jié)點(diǎn)個(gè)數(shù)； dr(k)表示輸入樣本與節(jié)點(diǎn)的最小距離，r為中心向量Ci(k_l)與輸入樣本x(k)距離最近的 隱節(jié)點(diǎn)序號(hào)； 控制單元，用于對(duì)隱含層各節(jié)點(diǎn)的中心向量進(jìn)行更新并計(jì)算聚類質(zhì)量，直至所述聚類 質(zhì)量小于或等于停止閾值，具體為
其中，x(k)為輸入樣本，Ci(k_l)、Ci(k)分別為除與輸入樣本最近的節(jié)點(diǎn)之外的其他節(jié) 點(diǎn)更新前和更新后的中心向量，cjk-l)、q(k)分別表示與輸入樣本最近的節(jié)點(diǎn)更新前和更 新后的中心向量，P (k-1)、P (k)分別表示更新前和更新后的學(xué)習(xí)速率，into函數(shù)表示取 整運(yùn)算，為聚類質(zhì)量，e為停止閾值； 訓(xùn)練單元，用于將所述木馬芯片聚類和非木馬芯片聚類對(duì)應(yīng)的標(biāo)記值作為輸出樣本， 根據(jù)所述輸入樣本和輸出樣本訓(xùn)練由隱含層至輸出層之間的權(quán)值，得到訓(xùn)練后的徑向基神 經(jīng)網(wǎng)絡(luò)，具體為 wki(k+l) = wki(k)+n(tk_yk) Ui/(UtU) u = (U1, U2,…，uq)T 其中，n為學(xué)習(xí)速率，通常取〇〈n〈l ;tk和yk分別為輸出期望值和實(shí)際值，Ui為第i個(gè) 隱含層節(jié)點(diǎn)的輸出值，《ki(k)、《ki (k+1)分別表示訓(xùn)練前和訓(xùn)練后的隱含層至輸出層之間 的權(quán)值。
【文檔編號(hào)】G01R31/28GK104330721SQ201410598741
【公開(kāi)日】2015年2月4日 申請(qǐng)日期:2014年10月29日 優(yōu)先權(quán)日:2014年10月29日
【發(fā)明者】何春華, 侯波, 王力緯, 恩云飛, 謝少鋒 申請(qǐng)人:工業(yè)和信息化部電子第五研究所