Mos器件偏壓溫度不穩(wěn)定性退化的測試裝置及其方法
【專利摘要】本發(fā)明公開了一種MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置，包括：待測電路、參考校準電路和檢測電路；待測電路和參考校準電路的輸出同時連接至檢測電路；待測電路的內部設置第一反饋控制組件和第一斯密特觸發(fā)器，第一反饋控制組件對第一斯密特觸發(fā)器內待測的反饋回路元器件施加應力使其發(fā)生退化，待測電路輸出退化后的實際遲滯電壓信號；參考校準電路輸出標準遲滯電壓信號；檢測電路通過比較測量實際遲滯電壓信號與參考標準遲滯電壓信號之間的差異來測試反饋回路元器件的退化程度。本發(fā)明可同時實現(xiàn)NBTI及PBTI特性的測試，具有電路結構簡單、測試精度高的特點。本發(fā)明公開了一種MOS器件偏壓溫度不穩(wěn)定性退化的測試方法。
【專利說明】MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置及其方法

【技術領域】
[0001] 本發(fā)明屬于屬于半導體器件可靠性【技術領域】，尤其涉及一種MOS器件偏壓溫度不 穩(wěn)定性退化的測試裝置。

【背景技術】
[0002] 隨著半導體工藝技術進入深亞微米時代，負偏壓溫度不穩(wěn)定性（NBTI)成為影響 器件性能退化及壽命的主要因素之一。NBTI效應是指在高溫下對PMOS器件施加負柵壓而 引起的一系列電學參數(shù)的退化。對器件的影響表現(xiàn)為：隨著時間增加，PMOS器件的閾值電 壓增大和漏電流變小，對電路的影響表現(xiàn)為在模擬電路中引起晶體管間失配，在數(shù)字電路 中導致時序漂移、噪聲容限縮小，甚至產(chǎn)品失效。
[0003] 所以，這使得電路設計者必須在產(chǎn)品設計階段就需要考慮NBTI退化對電路性能 的影響，留有足夠的設計容限使得殘品在使用壽命內保證電路功能正確。然而較大的設計 容限必然帶來電路功耗和芯片面積的增加。
[0004] 因此，目前亟需一種在芯片設計一種簡單宜行的NBTI退化監(jiān)測電路。本發(fā)明提出 了一種MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置及其方法。


【發(fā)明內容】

[0005] 本發(fā)明提出了一種MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置，包括：待測電路、 參考校準電路和檢測電路；所述待測電路和所述參考校準電路的輸出同時連接至所述檢 測電路；所述待測電路的內部設置第一反饋控制組件和第一斯密特觸發(fā)器，所述第一反饋 控制組件和所述第一斯密特觸發(fā)器連接，所述第一反饋控制組件對所述第一斯密特觸發(fā)器 內待測的反饋回路元器件施加應力從而使所述反饋回路元器件發(fā)生偏壓溫度不穩(wěn)定性退 化效應，實現(xiàn)改變所述第一斯密特觸發(fā)器的反饋增益，進而改變所述第一斯密特觸發(fā)器的 遲滯電壓，所述待測電路輸出退化后的實際遲滯電壓信號；所述參考校準電路內部設置第 二反饋控制組件和第二斯密特觸發(fā)器，所述第二反饋控制組件和所述第二斯密特觸發(fā)器連 接；在所述第一斯密特觸發(fā)器被施加應力的同時，所述第二反饋控制組件使所述第二斯密 特觸發(fā)器不被施加應力，所述第二斯密特觸發(fā)器的反饋增益保持不變從而使所述第二斯密 特觸發(fā)器的遲滯電壓保持不變，所述參考校準電路輸出標準遲滯電壓信號；所述檢測電路 通過比較測量所述實際遲滯電壓信號與所述參考標準遲滯電壓信號之間的差異，用于反映 所述反饋回路元器件的偏壓溫度不穩(wěn)定性退化程度。
[0006] 本發(fā)明提出的所述MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置中，所述檢測電路 為異或門，所述異或門的輸入分別接收所述實際遲滯電壓信號與所述標準遲滯電壓信號， 當所述實際遲滯電壓信號與所述標準遲滯電壓信號之間的電平存在差異時，所述異或門輸 出高電平信號，通過測量所述高電平信號的脈沖寬度以測試所述反饋回路元器件的偏壓溫 度不穩(wěn)定性退化程度。
[0007] 本發(fā)明提出的所述MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置中，所述第一反饋 控制組件包括第三PMOS管、第三NMOS管、第四NMOS管、第四PMOS管、第五PMOS管、第五NMOS管、第六NMOS管和第六PMOS管；所述第三PMOS管和所述第三NMOS管的柵極相連， 用于接收第一控制信號；所述第三NMOS管的源極接地，所述第三PMOS管的源極用于接收 第一反饋增益調節(jié)電壓，漏極與所述第三NMOS管的漏極連接；所述第四NMOS管和所述第 四PMOS管的柵極相連，用于接收第零控制信號；所述第四PMOS管的源極接電源，所述第四 NMOS管的源極與所述第三NMOS管的漏極連接，漏極與所述第四PMOS管的漏極相連構成第 一輸出端與所述第一斯密特觸發(fā)器連接；所述第五PMOS管和所述第五NMOS管的柵極相連， 用于接收第一控制信號；所述第五NMOS管的源極接地，所述第五PMOS管的源極用于接收 第二反饋增益調節(jié)電壓，漏極與所述第五NMOS管的漏極連接；所述第六NMOS管和所述第 六PMOS管的柵極相連，用于接收第零控制信號；所述第六PMOS管的源極接電源，所述第六 NMOS管的源極與所述第五NMOS管的漏極連接，漏極與所述第六PMOS管的漏極相連構成第 二輸出端與所述第一斯密特觸發(fā)器連接。
[0008] 本發(fā)明提出的所述MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置中，所述第二反饋 控制組件包括第九PMOS管、第九NMOS管、第十NMOS管、第十PMOS管、第^^一PMOS管、第 i^一NMOS管、第十二NMOS管、第十二PMOS管和非門；所述第九PMOS管和所述第九NMOS管 的柵極相連，用于接收第一控制信號；所述第九NMOS管的源極接地，所述第九PMOS管的源 極用于接收第一反饋增益調節(jié)電壓，漏極與所述第九NMOS管的漏極連接；所述第十PMOS管 的柵極通過非門與所述第十NMOS管的柵極相連，用于接收第零控制信號；所述第十PMOS管 的源極接地，所述第十NMOS管的源極與所述第九NMOS管的漏極連接，漏極與所述第十PMOS 管的漏極相連構成第一輸出端與所述第二斯密特觸發(fā)器連接；所述第十一NMOS管的柵極 通過非門與所述第十一PMOS管的柵極相連，用于接收第一控制信號；所述第十一NMOS管 的源極接電源，所述第十一PMOS管的源極用于接收第二反饋增益調節(jié)電壓，漏極與所述第 十一NMOS管的漏極連接；所述第十二NMOS管和所述第十二PMOS管的柵極相連，用于接收 第零控制信號；所述第十二PMOS管的源極接電源，所述第十二NMOS管的源極與所述第十一 NMOS管的漏極連接，漏極與所述第十二PMOS管的漏極相連構成第二輸出端與所述第二斯 密特觸發(fā)器連接。
[0009] 本發(fā)明還提出了一種MOS器件偏壓溫度不穩(wěn)定性退化的測試方法，包括如下步 驟：
[0010] 步驟一：對于待測電路，利用第一反饋控制組件對第一斯密特觸發(fā)器內部待測的 反饋回路元器件施加應力；同時對于參考校準電路，利用第二反饋控制組件不對第二斯密 特觸發(fā)器內部的反饋回路元器件施加應力；
[0011] 步驟二：所述第一斯密特觸發(fā)器內的反饋回路元器件將在應力作用下發(fā)生偏壓溫 度不穩(wěn)定性退化，從而改變所述第一斯密特觸發(fā)器反饋增益，進而改變所述第一斯密特觸 發(fā)器的遲滯電壓，所述待測電路輸出退化后的實際遲滯電壓信號；所述第二斯密特觸發(fā)器 內部的反饋回路元器件未發(fā)生偏壓溫度不穩(wěn)定性退化，所述參考校準電路輸出標準遲滯電 壓信號；
[0012] 步驟三：利用檢測電路對比所述實際遲滯電壓信號和所述標準遲滯電壓信號，計 算所述實際遲滯電壓信號與所述標準遲滯電壓信號之間存在差異的脈沖寬度；
[0013] 步驟四：將所述脈沖寬度換算為偏壓溫度不穩(wěn)定性退化程度。
[0014] 本發(fā)明提出的所述MOS器件偏壓溫度不穩(wěn)定性退化的測試方法中，所述存在差異 的脈沖寬度為異或門輸出的脈沖寬度，所述異或門的輸入為所述實際遲滯電壓信號與所述 標準遲滯電壓信號。
[0015] 本發(fā)明提出的所述MOS器件偏壓溫度不穩(wěn)定性退化的測試方法中，將所述脈沖寬 度換算為偏壓溫度不穩(wěn)定性退化程度的換算方法為：根據(jù)所述脈沖寬度換算所述實際遲滯 電壓信號的改變量，并根據(jù)對電路進行仿真獲取的退化電壓與遲滯電壓的曲線確定實際的 退化值。
[0016] 本發(fā)明的有益效果在于：本發(fā)明可同時實現(xiàn)負偏壓溫度不穩(wěn)定性退化（NBTI)及 正偏壓溫度不穩(wěn)定性退化（PBTI)特性的測試，本發(fā)明測試裝置的具有電路結構簡單、測試 精度高的特點。

【專利附圖】

【附圖說明】
[0017] 圖1是本發(fā)明MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置的結構圖。
[0018] 圖2是待測電路的線路結構圖。
[0019] 圖3是參考校準電路的線路結構圖。
[0020] 圖4是NBTI退化測試過程的波形圖。
[0021] 圖5是PBTI退化測試過程的波形圖。
[0022] 圖6是第一斯密特觸發(fā)器對應于不同退化程度時的輸出曲線示意圖。

【具體實施方式】
[0023] 結合以下具體實施例和附圖，對本發(fā)明作進一步的詳細說明。實施本發(fā)明的過程、 條件、實驗方法等，除以下專門提及的內容之外，均為本領域的普遍知識和公知常識，本發(fā) 明沒有特別限制內容。
[0024] 參閱圖1，本發(fā)明MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置包括待測電路、參考 校準電路和檢測電路；待測電路和參考校準電路的輸出同時連接至檢測電路；待測電路的 內部設置第一反饋控制組件和第一斯密特觸發(fā)器，第一反饋控制組件和第一斯密特觸發(fā)器 連接，第一反饋控制組件對第一斯密特觸發(fā)器內待測的反饋回路元器件施加應力從而使反 饋回路元器件發(fā)生偏壓溫度不穩(wěn)定性退化效應，實現(xiàn)改變第一斯密特觸發(fā)器的反饋增益， 進而改變第一斯密特觸發(fā)器的遲滯電壓，待測電路輸出退化后的實際遲滯電壓信號；參考 校準電路內部設置第二反饋控制組件和第二斯密特觸發(fā)器，第二反饋控制組件和第二斯密 特觸發(fā)器連接；在第一斯密特觸發(fā)器被施加應力的同時，第二反饋控制組件使第二斯密特 觸發(fā)器不被施加應力，第二斯密特觸發(fā)器的反饋增益保持不變從而使第二斯密特觸發(fā)器的 遲滯電壓保持不變，參考校準電路輸出標準遲滯電壓信號；檢測電路通過比較測量實際遲 滯電壓信號與參考標準遲滯電壓信號之間的差異，用于反映反饋回路元器件的偏壓溫度不 穩(wěn)定性退化程度。
[0025] 以下分別對待測電路、檢測電路和參考校準電路的線路結構作進一步闡述。
[0026] (1)待測電路的線路結構
[0027] 參閱圖2,待測電路包括第一斯密特觸發(fā)器和第一反饋控制組件。第一斯密特觸 發(fā)器的反饋回路中設置有兩個待測的反饋回路元器件，具體為NMOS反饋增益控制管26和 PMOS反饋增益控制管27。第一反饋控制組件用于調節(jié)NMOS反饋增益控制管26和PMOS反 饋增益控制管27的柵極所被施加的電壓，NMOS反饋增益控制管26的柵極施加VDD電壓時 為被施加應力，而PMOS反饋增益控制管27的柵極施加OV電壓時為被施加應力。
[0028] (I. 1)第一斯密特觸發(fā)器的線路結構
[0029] 第一斯密特觸發(fā)器包括：第一反相器、第二反相器、NMOS反饋增益控制管26、第一 NMOS反饋晶體管25、PM0S反饋增益控制管27和第一PMOS反饋晶體管28。NMOS反饋增益 控制管26和PMOS反饋增益控制管27為待測的反饋回路元器件。
[0030] 第一反相器包括第一PMOS管22與第一NMOS管21，第一PMOS管22的源極接電 源，第一NMOS管21的源極接地，第一PMOS管22與第一NMOS管21的柵極相連構成第一反 相器的輸入端，用于接收輸入電壓，第一PMOS管22與第一NMOS管21的漏極相連構成第一 反相器的輸出端。
[0031] 第二反相器包括第二PMOS管24與第二NMOS管23,第二PMOS管24的源極接電 源，第二NMOS管23的源極接地，第二PMOS管24與第二NMOS管23的柵極相連構成第二反 相器的輸入端，第二PMOS管24與第二NMOS管23的漏極相連構成第二反相器的輸出端。第 二反相器的輸入端與第一反相器的輸出端連接，輸出端與待測校準電路的輸出端連接。
[0032] NMOS反饋增益控制管26的柵極與第一反饋控制組件的輸出連接，漏極與第一反 相器的輸出端連接，用于被施加正偏壓溫度不穩(wěn)定應力，發(fā)生正偏壓溫度不穩(wěn)定退化效應。
[0033] 第一NMOS反饋晶體管25的柵極與待測校準電路的輸出端連接，源極接地，漏極與 NMOS反饋增益控制管26的源極連接，用于反應NMOS反饋增益控制管26的反饋增益，輸出 實際遲滯電壓信號。
[0034] PMOS反饋增益控制管27的柵極與第一反饋控制組件的輸出連接，漏極與第一反 相器的輸出端連接，用于被施加負偏壓溫度不穩(wěn)定應力，發(fā)生負偏壓溫度不穩(wěn)定退化效應。
[0035] 第一PMOS反饋晶體管28的柵極與待測校準電路的輸出端連接，源極接電源，漏極 與PMOS反饋增益控制管27的源極連接，用于反應PMOS反饋增益控制管27的反饋增益，輸 出實際遲滯電壓信號。
[0036] (1. 2)第一反饋控制組件的控制方法及線路結構
[0037] 第一反饋控制組件的輸入包括第零控制信號、第一控制信號、第一反饋增益調節(jié) 電壓、第二反饋增益調節(jié)電壓，其輸出包括第一輸出端和第二輸出端。第一輸出端與NMOS 反饋增益控制管26的柵極連接，第二輸出端與PMOS反饋增益控制管27的柵極連接。
[0038] 第一反饋控制組件包括第三PMOS管29、第三NMOS管30、第四NMOS管31、第四 PMOS管32、第五PMOS管33、第五NMOS管34、第六NMOS管35和第六PMOS管36。
[0039] 第三PMOS管29和第三NMOS管30的柵極相連，用于接收第一控制信號。第三 NMOS管30的源極接地，第三PMOS管29的源極用于接收第一反饋增益調節(jié)電壓，漏極與第 三NMOS管30的漏極連接。第四NMOS管31和第四PMOS管32的柵極相連，用于接收第零 控制信號。第四PMOS管32的源極接電源，第四NMOS管31的源極與第三NMOS管30的漏 極連接，漏極與第四PMOS管32的漏極相連構成第一輸出端與NMOS反饋增益控制管26的 柵極連接。
[0040] 第五PMOS管33和第五NMOS管34的柵極相連，用于接收第一控制信號。第五 NMOS管34的源極接地，第五PMOS管33的源極用于接收第二反饋增益調節(jié)電壓，漏極與第 五NMOS管34的漏極連接。第六NMOS管35和第六PMOS管36的柵極相連，用于接收第零 控制信號。第六PMOS管36的源極接電源，第六NMOS管35的源極與第五NMOS管34的漏 極連接，漏極與第六PMOS管36的漏極相連構成第二輸出端與PMOS反饋增益控制管27的 柵極連接。
[0041] 當?shù)谝豢刂菩盘柡偷诹憧刂菩盘柾瑸榈碗娖綍r，PMOS反饋增益控制管27的柵極 接VDD電源，NMOS反饋增益控制管26的柵極接VDD電源，用于對NMOS反饋增益控制管26 施加正偏壓溫度不穩(wěn)定應力。
[0042] 當?shù)谝豢刂菩盘枮榈碗娖?，第零控制信號為高電平時，PMOS反饋增益控制管27的 柵極接第二反饋增益調節(jié)電壓，NMOS反饋增益控制管26的柵極接第一反饋增益調節(jié)電壓， 用于測試NMOS反饋增益控制管26或者NMOS反饋增益控制管27的偏壓溫度不穩(wěn)定性退化 程度。
[0043] 當?shù)谝豢刂菩盘枮楦唠娖?，第零控制信號為低電平時，PMOS反饋增益控制管27的 柵極斷開，NMOS反饋增益控制管26的柵極斷開，用于結束或暫定測試。
[0044] 當?shù)谝豢刂菩盘柡偷诹憧刂菩盘柾瑸楦唠娖綍r，PMOS反饋增益控制管27的柵極 接地，NMOS反饋增益控制管26的柵極接地，用于對PMOS反饋增益控制管26施加負偏壓溫 度不穩(wěn)定應力。
[0045] (2)參考校準電路的線路結構
[0046] 參閱圖3,參考校準電路包括第二斯密特觸發(fā)器和第二反饋控制組件。
[0047] (2. 1)第二斯密特觸發(fā)器的線路結構
[0048] 第二斯密特觸發(fā)器與第一斯密特觸發(fā)器的結構相同，其包括第三反相器、第四反 相器、NMOS標準反饋增益管6、第八NMOS反饋晶體管5、PM0S標準反饋增益管7和第七PMOS 反饋晶體管8。NMOS標準反饋增益管6和PMOS標準反饋增益管7為標準器件。
[0049] 第三反相器包括第七PMOS管2與第七NMOS管1，第七PMOS管2的源極接電源，第 七NMOS管1的源極接地，第七PMOS管2與第七NMOS管1的柵極相連構成第三反相器的輸 入端，用于接收輸入電壓，第七PMOS管2與第七NMOS管1的漏極相連構成第三反相器的輸 出端。
[0050] 第四反相器包括第八PMOS管4與第八NMOS管3,第八PMOS管4的源極接電源，第 八NMOS管3的源極接地，第八PMOS管4與第八NMOS管3的柵極相連構成第四反相器的輸 入端，第八PMOS管4與第八NMOS管3的漏極相連構成第四反相器的輸出端。第四反相器 的輸入端與第三反相器的輸出端連接，輸出端與待測校準電路的輸出端連接。
[0051] NMOS標準反饋增益管6的柵極與第七反饋控制組件的輸出連接，漏極與第三反相 器的輸出端連接，NMOS標準反饋增益管6不發(fā)生正偏壓溫度不穩(wěn)定退化效應。
[0052] 第八NMOS反饋晶體管5的柵極與待測校準電路的輸出端連接，源極接地，漏極與 NMOS標準反饋增益管6的源極連接，用于反應NMOS標準反饋增益管6的反饋增益，輸出標 準遲滯電壓信號。
[0053] PMOS標準反饋增益管7的柵極與第七反饋控制組件的輸出連接，漏極與第三反相 器的輸出端連接，PMOS標準反饋增益管7不發(fā)生負偏壓溫度不穩(wěn)定退化效應。。
[0054] 第七PMOS反饋晶體管8的柵極與待測校準電路的輸出端連接，源極接電源，漏極 與PMOS標準反饋增益管7的源極連接，用于反應PMOS標準反饋增益管7的反饋增益，輸出 標準遲滯電壓信號。
[0055] (2. 2)第二反饋控制組件的控制方法及線路結構
[0056] 第二反饋控制組件的輸入包括第零控制信號、第一控制信號、第一反饋增益調節(jié) 電壓、第二反饋增益調節(jié)電壓，其輸出包括第三輸出端和第四輸出端。第三輸出端與NMOS 標準反饋增益管6的柵極連接，第四輸出端與PMOS標準反饋增益管7的柵極連接。
[0057] 當?shù)谝豢刂菩盘柡偷诹憧刂菩盘柾瑸榈碗娖綍r，PMOS標準反饋增益管7的柵極接 電源，NMOS標準反饋增益管6的柵極接地，用于使NMOS標準反饋增益管6或者PMOS標準 反饋增益管7不發(fā)生偏壓溫度不穩(wěn)定性退化效應。
[0058] 當?shù)谝豢刂菩盘枮榈碗娖?，第零控制信號為高電平時，PMOS標準反饋增益管7的 柵極接第二反饋增益調節(jié)電壓，NMOS標準反饋增益管6的柵極接第一反饋增益調節(jié)電壓， 用于輸出標準遲滯電壓信號。
[0059] 當?shù)谝豢刂菩盘枮楦唠娖?，第零控制信號為低電平時，PMOS標準反饋增益管7的 柵極斷開，NMOS標準反饋增益管6的柵極斷開，用于結束或暫定測試。
[0060] 當?shù)谝豢刂菩盘柡偷诹憧刂菩盘柾瑸楦唠娖綍r，PMOS標準反饋增益管7的柵極接 電源，NMOS標準反饋增益管6的柵極接地，用于使NMOS標準反饋增益管6或者PMOS標準 反饋增益管7不發(fā)生偏壓溫度不穩(wěn)定性退化效應。
[0061] 第二反饋控制組件包括第九PMOS管9、第九NMOS管10、第十NMOS管11、第十PMOS 管12、第^^一PMOS管13、第^^一NMOS管14、第十二NMOS管15、第十二PMOS管16和非門。
[0062] 第九PMOS管9和第九NMOS管10的柵極相連，用于接收第一控制信號。第九NMOS 管10的源極接地，第九PMOS管9的源極用于接收第一反饋增益調節(jié)電壓，漏極與第九NMOS 管10的漏極連接。第十PMOS管12的柵極通過非門與第十NMOS管11的柵極相連，用于接 收第零控制信號。第十PMOS管12的源極接地，第十NMOS管11的源極與第九NMOS管10 的漏極連接，漏極與第十PMOS管12的漏極相連構成第一輸出端與NMOS反饋增益控制管6 的柵極連接。
[0063] 第十一NMOS管14的柵極通過非門與第十一PMOS管13的柵極相連，用于接收第 一控制信號。第十一NMOS管14的源極接電源，第十一PMOS管13的源極用于接收第二反 饋增益調節(jié)電壓，漏極與第i^一NMOS管14的漏極連接。第十二NMOS管15和第十二PMOS 管16的柵極相連，用于接收第零控制信號。第十二PMOS管16的源極接電源，第十二NMOS 管15的源極與第^^一NMOS管14的漏極連接，漏極與第十二PMOS管16的漏極相連構成第 二輸出端與PMOS反饋增益控制管7的柵極連接。
[0064] 以上是關于本發(fā)明測試裝置內部線路結構的詳細描述，本發(fā)明的技術方案是以斯 密特觸發(fā)器中的NMOS反饋增益控制管或PMOS反饋增益控制管作為待測的反饋回路元器 件，將BTI退化應力轉換成斯密特觸發(fā)器的反饋增益退化，從而轉換成斯密特觸發(fā)器遲滯 電壓變化。以下本發(fā)明測試方法的步驟及具體實施過程做進一步說明。
[0065] 本發(fā)明還提出了一種MOS器件偏壓溫度不穩(wěn)定性退化的測試方法，包括如下步 驟：
[0066] 步驟一：對于待測電路，利用第一反饋控制組件對第一斯密特觸發(fā)器內部待測的 反饋回路元器件施加應力；同時對于參考校準電路，利用第二反饋控制組件不對第二斯密 特觸發(fā)器內部的反饋回路元器件施加應力；
[0067] 步驟二：第一斯密特觸發(fā)器內的反饋回路元器件將在應力作用下發(fā)生偏壓溫度不 穩(wěn)定性退化，從而改變第一斯密特觸發(fā)器反饋增益，進而改變第一斯密特觸發(fā)器的遲滯電 壓，待測電路輸出退化后的實際遲滯電壓信號；第二斯密特觸發(fā)器內部的反饋回路元器件 未發(fā)生偏壓溫度不穩(wěn)定性退化，參考校準電路輸出標準遲滯電壓信號；
[0068] 步驟三：利用檢測電路對比實際遲滯電壓信號和標準遲滯電壓信號，計算實際遲 滯電壓信號與標準遲滯電壓信號之間存在差異的脈沖寬度；
[0069] 步驟四：將脈沖寬度換算為偏壓溫度不穩(wěn)定性退化程度。
[0070] 結合上述本發(fā)明測試裝置的線路結構，本實施例中對第一斯密特觸發(fā)器施加偏壓 溫度不穩(wěn)定性退化應力的模式分為四種，NBTI施加應力模式、PBTI施加應力模式、測試模 式和禁止模式。各模式的控制信號功能列表如以下表1所示：
[0071] 表1控制信號功能
[0072]

【權利要求】
1. 一種MOS器件偏壓溫度不穩(wěn)定性退化的測試裝置，其特征在于，包括：待測電路、參 考校準電路和檢測電路；所述待測電路和所述參考校準電路的輸出同時連接至所述檢測電 路； 所述待測電路的內部設置第一反饋控制組件和第一斯密特觸發(fā)器，所述第一反饋控制 組件和所述第一斯密特觸發(fā)器連接，所述第一反饋控制組件對所述第一斯密特觸發(fā)器內待 測的反饋回路元器件施加應力從而使所述反饋回路元器件發(fā)生偏壓溫度不穩(wěn)定性退化效 應，實現(xiàn)改變所述第一斯密特觸發(fā)器的反饋增益，進而改變所述第一斯密特觸發(fā)器的遲滯 電壓，所述待測電路輸出退化后的實際遲滯電壓信號； 所述參考校準電路內部設置第二反饋控制組件和第二斯密特觸發(fā)器，所述第二反饋控 制組件和所述第二斯密特觸發(fā)器連接；在所述第一斯密特觸發(fā)器被施加應力的同時，所述 第二反饋控制組件使所述第二斯密特觸發(fā)器不被施加應力，所述第二斯密特觸發(fā)器的反饋 增益保持不變從而使所述第二斯密特觸發(fā)器的遲滯電壓保持不變，所述參考校準電路輸出 標準遲滯電壓信號； 所述檢測電路通過比較測量所述實際遲滯電壓信號與所述參考標準遲滯電壓信號之 間的差異，用于反映所述反饋回路元器件的偏壓溫度不穩(wěn)定性退化程度。
2. 如權利要求1所述的M0S器件偏壓溫度不穩(wěn)定性退化的測試裝置，其特征在于，所述 檢測電路為異或門，所述異或門的輸入分別接收所述實際遲滯電壓信號與所述標準遲滯電 壓信號，當所述實際遲滯電壓信號與所述標準遲滯電壓信號之間的電平存在差異時，所述 異或門輸出高電平信號，通過測量所述高電平信號的脈沖寬度以測試所述反饋回路元器件 的偏壓溫度不穩(wěn)定性退化程度。
3. 如權利要求1所述的M0S器件偏壓溫度不穩(wěn)定性退化的測試裝置，其特征在于，所述 第一反饋控制組件包括第三PM0S管（29)、第三NM0S管（30)、第四NM0S管（31)、第四PM0S 管（32)、第五PM0S管（33)、第五NM0S管（34)、第六NM0S管（35)和第六PM0S管（36); 所述第三PM0S管（29)和所述第三匪0S管（30)的柵極相連，用于接收第一控制信號； 所述第三NM0S管（30)的源極接地，所述第三PM0S管（29)的源極用于接收第一反饋增益 調節(jié)電壓，漏極與所述第三NM0S管（30)的漏極連接；所述第四NM0S管（31)和所述第四 PM0S管（32)的柵極相連，用于接收第零控制信號；所述第四PM0S管（32)的源極接電源， 所述第四NM0S管（31)的源極與所述第三NM0S管（30)的漏極連接，漏極與所述第四PM0S 管（32)的漏極相連構成第一輸出端與所述第一斯密特觸發(fā)器連接； 所述第五PM0S管（33)和所述第五匪0S管（34)的柵極相連，用于接收第一控制信號； 所述第五NM0S管（34)的源極接地，所述第五PM0S管（33)的源極用于接收第二反饋增益 調節(jié)電壓，漏極與所述第五NM0S管（34)的漏極連接；所述第六NM0S管（35)和所述第六 PM0S管（36)的柵極相連，用于接收第零控制信號；所述第六PM0S管（36)的源極接電源， 所述第六NM0S管（35)的源極與所述第五NM0S管（34)的漏極連接，漏極與所述第六PM0S 管（36)的漏極相連構成第二輸出端與所述第一斯密特觸發(fā)器連接。
4. 如權利要求1所述的M0S器件偏壓溫度不穩(wěn)定性退化的測試裝置，其特征在于，所述 第二反饋控制組件包括第九PM0S管（9)、第九NM0S管（10)、第十NM0S管（11)、第十PM0S 管（12)、第^^一 PM0S 管（13)、第^^一 NM0S 管（14)、第十二 NM0S 管（15)、第十二 PM0S 管 (16)和非門； 所述第九PMOS管（9)和所述第九NMOS管（10)的柵極相連，用于接收第一控制信號； 所述第九NM0S管（10)的源極接地，所述第九PM0S管（9)的源極用于接收第一反饋增益調 節(jié)電壓，漏極與所述第九NM0S管（10)的漏極連接；所述第十PM0S管（12)的柵極通過非門 與所述第十NM0S管（11)的柵極相連，用于接收第零控制信號；所述第十PM0S管（12)的源 極接地，所述第十NM0S管（11)的源極與所述第九NM0S管（10)的漏極連接，漏極與所述第 十PM0S管（12)的漏極相連構成第一輸出端與所述第二斯密特觸發(fā)器連接； 所述第十一 NM0S管（14)的柵極通過非門與所述第十一 PM0S管（13)的柵極相連，用 于接收第一控制信號；所述第十一 NM0S管（14)的源極接電源，所述第十一 PM0S管（13)的 源極用于接收第二反饋增益調節(jié)電壓，漏極與所述第十一NM0S管（14)的漏極連接；所述第 十二NM0S管（15)和所述第十二PM0S管（16)的柵極相連，用于接收第零控制信號；所述 第十二PM0S管（16)的源極接電源，所述第十二NM0S管（15)的源極與所述第^^一 NM0S管 (14)的漏極連接，漏極與所述第十二PM0S管（16)的漏極相連構成第二輸出端與所述第二 斯密特觸發(fā)器連接。
5. -種M0S器件偏壓溫度不穩(wěn)定性退化的測試方法，其特征在于，包括如下步驟： 步驟一：對于待測電路，利用第一反饋控制組件對第一斯密特觸發(fā)器內部待測的反饋 回路元器件施加應力；同時對于參考校準電路，利用第二反饋控制組件不對第二斯密特觸 發(fā)器內部的反饋回路元器件施加應力； 步驟二：所述第一斯密特觸發(fā)器內的反饋回路元器件將在應力作用下發(fā)生偏壓溫度不 穩(wěn)定性退化，從而改變所述第一斯密特觸發(fā)器反饋增益，進而改變所述第一斯密特觸發(fā)器 的遲滯電壓，所述待測電路輸出退化后的實際遲滯電壓信號；所述第二斯密特觸發(fā)器內部 的反饋回路元器件未發(fā)生偏壓溫度不穩(wěn)定性退化，所述參考校準電路輸出標準遲滯電壓信 號； 步驟三：利用檢測電路對比所述實際遲滯電壓信號和所述標準遲滯電壓信號，計算所 述實際遲滯電壓信號與所述標準遲滯電壓信號之間存在差異的脈沖寬度； 步驟四：將所述脈沖寬度換算為偏壓溫度不穩(wěn)定性退化程度。
6. 如權利要求5所述的M0S器件偏壓溫度不穩(wěn)定性退化的測試方法，其特征在于，所述 存在差異的脈沖寬度為異或門輸出的脈沖寬度，所述異或門的輸入為所述實際遲滯電壓信 號與所述標準遲滯電壓信號。
7. 如權利要求5所述的M0S器件偏壓溫度不穩(wěn)定性退化的測試方法，其特征在于，將所 述脈沖寬度換算為偏壓溫度不穩(wěn)定性退化程度的換算方法為：根據(jù)所述脈沖寬度換算所述 實際遲滯電壓信號的改變量，并根據(jù)對電路進行仿真獲取的退化電壓與遲滯電壓的曲線確 定實際的退化值。
【文檔編號】G01R31/26GK104483611SQ201410681403
【公開日】2015年4月1日 申請日期:2014年11月24日 優(yōu)先權日:2014年11月24日
【發(fā)明者】李小進, 王艷玲, 卿健, 石艷玲, 胡少堅 申請人:華東師范大學, 上海集成電路研發(fā)中心有限公司