一種基于fpga的聲吶顯示與控制裝置制造方法
【專利摘要】本發(fā)明公開了一種基于FPGA的聲吶顯示與控制裝置。HotLink接口接收到聲納數(shù)據(jù)，通過HotLink邏輯控制器和數(shù)據(jù)存取邏輯控制模塊，將聲納數(shù)據(jù)存儲于SDRAM中；SOPC模塊中包含UCGUI嵌入式圖形界面，通過VGA邏輯控制器將UCGUI嵌入式圖形界面和SOPC模塊產(chǎn)生的數(shù)據(jù)傳送給顯示器進(jìn)行顯示，PS/2邏輯控制模塊將鼠標(biāo)的操作信息傳送給SOPC模塊，UCGUI嵌入式圖形界面產(chǎn)生控制信息和設(shè)置信息，SOPC模塊根據(jù)控制信息控制數(shù)據(jù)存取邏輯控制模塊讀取SDRAM中的數(shù)據(jù)，進(jìn)行數(shù)據(jù)處理操作；SOPC模塊將設(shè)置信息傳送給HotLink接口，對聲納進(jìn)行設(shè)置。本發(fā)明具有實(shí)時性強(qiáng)、操作方便的優(yōu)點(diǎn)。
【專利說明】一種基于FPGA的聲吶顯示與控制裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于一種顯示與控制裝置，尤其涉及應(yīng)用于聲納的一種基于FPGA的聲吶顯示與控制裝置。

【背景技術(shù)】
[0002]近年來，人類對資源的需求與日俱增，廣袤的海洋中蘊(yùn)藏著大量的寶貴財(cái)富，世界各國紛紛把目光投向了海洋資源的開發(fā)和利用，因此對海洋的開發(fā)與勘探有著十分重要的意義。
[0003]水下探測裝備是多種現(xiàn)代技術(shù)及系統(tǒng)集成的產(chǎn)物，發(fā)展水下探測裝備，為海洋支柱產(chǎn)業(yè)和新興產(chǎn)業(yè)提供成套技術(shù)保障，對我國海洋經(jīng)濟(jì)、海洋產(chǎn)業(yè)、海洋開發(fā)具有特殊的重要意義。
[0004]水聲探測是實(shí)現(xiàn)水下目標(biāo)遙測的主要手段，目前使用最多的探測設(shè)備有兩類:第一類是水下電視，使用很普遍，由水下攝像機(jī)、傳輸電纜、控制器和監(jiān)視器組成。由于海水吸收可見光的能力很強(qiáng)，一般探測距離超過數(shù)米以上時就需要使用人工照明；第二類是各種聲吶設(shè)備，海洋對于電磁波的傳導(dǎo)性很差，無論是波長很長的無線電波還是波長很短的紫外線，即使是達(dá)到千米量級的無線電波也只能穿透海洋的表面，水聲是被證明唯一可以在水下遠(yuǎn)程傳播的信息載體。它不僅可以被用作通信用途，還可以被用作水下目標(biāo)探測和定位，探測距離可達(dá)數(shù)十公里的范圍。
[0005]國外一些海洋大國在水下探測方面取得了明顯的成果，且一部分已生產(chǎn)出相應(yīng)的產(chǎn)品。針對水下大目標(biāo)的探測，比較典型的如英國Tritech Internat1nal公司生產(chǎn)的DST系列聲吶等；對水下小目標(biāo)探測則多數(shù)集中在成像聲吶設(shè)備上，比較典型的是挪威Kongsberg 公司的 EM3002、GeoSwath Plus、美國 Reson 公司的 Seabat 7125 等。我國在水下探測設(shè)備方面的研宄相比于國際領(lǐng)先技術(shù)還有一定的差距，特別是現(xiàn)有的探測設(shè)備很難實(shí)現(xiàn)脫離主控計(jì)算機(jī)顯示探測結(jié)果。


【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種實(shí)時性強(qiáng)、操作方便的一種基于FPGA的聲吶顯示與控制裝置。
[0007]本發(fā)明是通過以下技術(shù)方案實(shí)現(xiàn)的:
[0008]一種基于FPGA的聲吶顯示與控制裝置，包括HotLink接口、SDRAM、顯示器、鼠標(biāo)、和FPGA信號總控平臺，F(xiàn)PGA信號總控平臺包括HotLink邏輯控制器、數(shù)據(jù)存取邏輯控制模塊、SOPC模塊、VGA邏輯控制器和PS/2邏輯控制模塊，
[0009]HotLink接口接收到聲納數(shù)據(jù)，通過HotLink邏輯控制器和數(shù)據(jù)存取邏輯控制模塊，將聲納數(shù)據(jù)存儲于SDRAM中；
[0010]SOPC模塊中包含UCGUI嵌入式圖形界面，通過VGA邏輯控制器將UCGUI嵌入式圖形界面和SOPC模塊產(chǎn)生的數(shù)據(jù)傳送給顯示器進(jìn)行顯示，PS/2邏輯控制模塊將鼠標(biāo)的操作信息傳送給SOPC模塊，UCGUI嵌入式圖形界面產(chǎn)生控制信息和設(shè)置信息，SOPC模塊根據(jù)控制信息控制數(shù)據(jù)存取邏輯控制模塊讀取SDRAM中的數(shù)據(jù)，進(jìn)行數(shù)據(jù)處理操作，將結(jié)果傳送給顯示器，并且SOPC模塊將設(shè)置信息傳送給HotLink接口，對聲納進(jìn)行設(shè)置。
[0011]本發(fā)明一種基于FPGA的聲吶顯示與控制裝置還可以包括:
[0012]1、UCGUI嵌入式圖形界面包括接收信號顯示界面、深度信息顯示界面和地形3維顯示界面。
[0013]2、控制信息包括:啟動、復(fù)位、停止指令，對數(shù)據(jù)的讀取和處理結(jié)果上傳指令，對UCGUI嵌入式圖形界面的三個顯示界面切換指令；設(shè)置信息為信號形式、脈沖寬度、信號頻率、脈沖周期、發(fā)射功率或掃描范圍的設(shè)置指令。
[0014]本發(fā)明的有益效果為:
[0015]將數(shù)據(jù)采集、信號處理、系統(tǒng)控制和結(jié)果顯示功能集成在單一的FPGA芯片內(nèi)，相比于常見的聲吶顯示與控制裝置所采用的DSP、ARM等處理器組合使用方案，可靠性強(qiáng)、功耗低、結(jié)構(gòu)緊湊，符合聲吶裝置便攜化的發(fā)展趨勢。可以廣泛應(yīng)用于海洋工程、水上安全航行、海洋資源調(diào)查、水下定位與導(dǎo)航、捕魚、避障、打撈救援等多種場合。

【專利附圖】

【附圖說明】
[0016]圖1是本發(fā)明測深聲吶顯示與控制系統(tǒng)裝置的結(jié)構(gòu)原理圖；
[0017]圖2是本發(fā)明測深聲吶顯示與控制系統(tǒng)數(shù)據(jù)流程圖；
[0018]圖3是本發(fā)明測深聲吶顯示與控制系統(tǒng)部分硬件電路圖。

【具體實(shí)施方式】
[0019]下面將結(jié)合附圖對本發(fā)明做進(jìn)一步詳細(xì)說明。
[0020]本發(fā)明硬件主要包括HotLink接口 1、SDRAM 2、顯示器4、PS/2鼠標(biāo)5、FPGA3。FPGA內(nèi)部邏輯主要包括HotLink邏輯控制器6、數(shù)據(jù)存取邏輯控制模塊7、SOPC模塊10、VGA邏輯控制器8、PS/2邏輯控制模塊9。數(shù)據(jù)通過HotLink接口 I接收數(shù)據(jù)，將接收到的數(shù)據(jù)經(jīng)過數(shù)據(jù)存儲邏輯控制模塊6存儲于SDRAM 2。SOPC 10依據(jù)系統(tǒng)工作狀態(tài)通過數(shù)據(jù)存取邏輯控制模塊6定時讀取SDRAM 2中的數(shù)據(jù)和PS/2鼠標(biāo)5的輸出數(shù)據(jù)，然后SOPC對數(shù)據(jù)進(jìn)行綜合處理，將處理結(jié)果輸出到顯示器上，即將水下地形的示意圖輸出到顯示器上。其中:
[0021]1.開發(fā)平臺選用的是Altera公司生產(chǎn)的Cyclone II系列EP2C70F896C8N芯片。
[0022]2.顯示器4使用的是ACER公司的AL1706A顯示器。
[0023]3.鼠標(biāo)驅(qū)動選用的是PS/2接口的雙飛燕0P-220光學(xué)鼠標(biāo)。
[0024]4.在FPGA中嵌入SOPC系統(tǒng)，并在該系統(tǒng)的基礎(chǔ)上利用μ C/⑶I進(jìn)行人機(jī)交互界面的設(shè)計(jì)。
[0025]5.在N1s嵌入式軟核中對外設(shè)接口進(jìn)行驅(qū)動，最終使連接到電路板上的IXD顯示器和PS/2鼠標(biāo)正常工作。
[0026]結(jié)合圖1:在FPGA 3中構(gòu)建SOPC 10、數(shù)據(jù)存儲邏輯控制模塊7、Hotlink邏輯邏輯控制模塊6、VGA邏輯控制器8、PS/2驅(qū)動控制模塊9 ;其中SOPC 10中嵌入N1s軟核，在該軟核中嵌入圖形用戶界面，通過VGA邏輯控制器8將系統(tǒng)工作界面和探測結(jié)果輸出到顯示器4上，并且在軟核中驅(qū)動PS/2接口，通過PS/2鼠標(biāo)5的操作選擇相應(yīng)的工作參數(shù)，實(shí)現(xiàn)對整個系統(tǒng)的顯示和控制。數(shù)據(jù)存儲邏輯控制器模塊7主要完成兩個功能:1.將Hotlink邏輯控制器6收到的數(shù)據(jù)傳輸給數(shù)據(jù)存儲邏輯控制器，該控制器將接收的數(shù)據(jù)儲存于SDRAM中。2.當(dāng)SOPC需要數(shù)據(jù)時，該控制器將數(shù)據(jù)讀出，并傳輸給S0PC，以便于SOPC對數(shù)據(jù)進(jìn)行處理。SDRAM存儲器2為硬件平臺提供足夠的存儲空間。該存儲采用雙穩(wěn)態(tài)方式，具有讀寫速度快的優(yōu)勢；Hotlink接口 I主要用于接收原始數(shù)據(jù)或?qū)⒚顐鞒觥?br> [0027]結(jié)合圖2:對本發(fā)明的原理進(jìn)行詳細(xì)闡述:接收機(jī)輸出的數(shù)據(jù)在Hotlink邏輯控制模塊6控制下，通過Hotlink接口 I將數(shù)據(jù)傳輸至內(nèi)部緩存，并利用數(shù)據(jù)存取模塊14，將內(nèi)部緩存中的數(shù)據(jù)傳輸至SDRAM模塊2。數(shù)據(jù)臨時存儲于SDRAM中。當(dāng)讀取數(shù)據(jù)時，在數(shù)據(jù)存儲邏輯控制模塊7控制下通過讀取數(shù)據(jù)模塊2將數(shù)據(jù)傳輸至SOPC 10的內(nèi)部緩存20。在系統(tǒng)控制下依據(jù)系統(tǒng)設(shè)置進(jìn)行如下操作:
[0028]1.當(dāng)顯示器顯示的畫面是3D顯示模式下時，首先將數(shù)據(jù)進(jìn)行波束形成22并將計(jì)算結(jié)果存儲在數(shù)據(jù)結(jié)果緩存23。其次讀取設(shè)置信息24，并將讀取到的設(shè)置信息值反饋給Hotlink邏輯控制模塊6。最后將數(shù)據(jù)輸出到顯示器4。
[0029]2.當(dāng)顯示器顯示的畫面是接收機(jī)模式時，首先進(jìn)行數(shù)據(jù)坐標(biāo)變換21，通過坐標(biāo)變換可以使數(shù)據(jù)與畫面顯示的坐標(biāo)值進(jìn)行對應(yīng)。其次讀取設(shè)置信息24，并將讀取到的設(shè)置信息值反饋給Hotlink邏輯控制模塊6。最后將數(shù)據(jù)輸出到顯示器4。
[0030]3.當(dāng)顯示器顯示的畫面是深度信息模式下時，首先將數(shù)據(jù)進(jìn)行波束形成22，其次讀取設(shè)置信息24，并將讀取到的設(shè)置信息值反饋給Hotlink邏輯控制模塊6。最后將數(shù)據(jù)輸出到顯示器4。
[0031]在SOPC內(nèi)部通過鼠標(biāo)選擇嵌入式圖形界面上相應(yīng)的控制按鈕，將控制信號直接傳輸?shù)紽PGA芯片中，對邏輯控制器進(jìn)行控制，使其執(zhí)行相應(yīng)的操作。可實(shí)現(xiàn)的控制功能包括:對整個系統(tǒng)的啟動、復(fù)位、停止操作；對發(fā)射信號的信號形式、脈沖寬度、信號頻率、脈沖周期、發(fā)射功率、掃描范圍等參數(shù)進(jìn)行設(shè)定；對數(shù)據(jù)的讀取和處理結(jié)果的上傳進(jìn)行控制；對不同的圖形化操作顯示界面進(jìn)行切換控制。
[0032]本發(fā)明的工作原理是:
[0033]在顯示器4上顯示的嵌入式圖形用戶界面中，用PS/2鼠標(biāo)5點(diǎn)擊相應(yīng)的控件，對顯示畫面進(jìn)行設(shè)計(jì)并對相應(yīng)參數(shù)進(jìn)行設(shè)置，設(shè)置完成后點(diǎn)擊啟動按鈕，將該信號指令通過邏輯控制裝置I傳送到發(fā)射機(jī)部分。同時接收機(jī)接收到相應(yīng)回波信號后，會以數(shù)字信號的形式通過HotLink接口 I傳輸給至FPGA內(nèi)部，F(xiàn)PGA內(nèi)部數(shù)據(jù)存儲邏輯控制模塊7，將數(shù)據(jù)儲存與SDRAM 2中。當(dāng)P/2鼠標(biāo)5點(diǎn)擊控件時，該控件會調(diào)用后臺程序，后臺程序會通過對數(shù)據(jù)存取邏輯控制模塊7對SDRAM 2中的數(shù)據(jù)不定時的讀取，并對數(shù)據(jù)進(jìn)行相應(yīng)的處理。在信號處理部分，主要是對各陣元接收信號進(jìn)行波束形成處理，形成空間指向性信息，用來確定目標(biāo)方位，將處理后結(jié)果先存入動態(tài)隨機(jī)存儲器2中，再通過嵌入式操作系統(tǒng)的調(diào)度和軟核23中對數(shù)據(jù)從數(shù)值到像素的轉(zhuǎn)換，將其按預(yù)定的方式顯示到顯示器4上，本發(fā)明測深聲吶顯示與控制系統(tǒng)部分硬件電路圖如圖3所示。
【權(quán)利要求】
1.一種基于FPGA的聲吶顯示與控制裝置，其特征在于:包括HotLink接口、SDRAM、顯示器、鼠標(biāo)、和FPGA信號總控平臺，F(xiàn)PGA信號總控平臺包括HotLink邏輯控制器、數(shù)據(jù)存取邏輯控制模塊、SOPC模塊、VGA邏輯控制器和PS/2邏輯控制模塊， HotLink接口接收到聲納數(shù)據(jù)，通過HotLink邏輯控制器和數(shù)據(jù)存取邏輯控制模塊，將聲納數(shù)據(jù)存儲于SDRAM中； SOPC模塊中包含UCGUI嵌入式圖形界面，通過VGA邏輯控制器將UCGUI嵌入式圖形界面和SOPC模塊產(chǎn)生的數(shù)據(jù)傳送給顯示器進(jìn)行顯示，PS/2邏輯控制模塊將鼠標(biāo)的操作信息傳送給SOPC模塊，UCGUI嵌入式圖形界面產(chǎn)生控制信息和設(shè)置信息，SOPC模塊根據(jù)控制信息控制數(shù)據(jù)存取邏輯控制模塊讀取SDRAM中的數(shù)據(jù)，進(jìn)行數(shù)據(jù)處理操作，將結(jié)果傳送給顯示器，并且SOPC模塊將設(shè)置信息傳送給HotLink接口，對聲納進(jìn)行設(shè)置。
2.根據(jù)權(quán)利要求1所述的一種基于FPGA的聲吶顯示與控制裝置，其特征在于:所述的UCGUI嵌入式圖形界面包括接收信號顯示界面、深度信息顯示界面和地形3維顯示界面。
3.根據(jù)權(quán)利要求1或2所述的一種基于FPGA的聲吶顯示與控制裝置，其特征在于:所述的控制信息包括:啟動、復(fù)位、停止指令，對數(shù)據(jù)的讀取和處理結(jié)果上傳指令，對UCGUI嵌入式圖形界面的三個顯示界面切換指令；設(shè)置信息為信號形式、脈沖寬度、信號頻率、脈沖周期、發(fā)射功率或掃描范圍的設(shè)置指令。
【文檔編號】G01S7/56GK104483666SQ201410765051
【公開日】2015年4月1日 申請日期:2014年12月11日 優(yōu)先權(quán)日:2014年12月11日
【發(fā)明者】周天, 李海森, 張悅, 魏玉闊, 陳寶偉, 杜偉東, 彭東東 申請人:哈爾濱工程大學(xué)