一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置制造方法
【專利摘要】本實用新型提供一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，包括：電壓和電流輸入傳變電路、信號調(diào)理電路、模數(shù)轉(zhuǎn)換電路、主控現(xiàn)場可編程門陣列單元；電壓和電流輸入傳變電路，用于將電力系統(tǒng)的電壓電流暫態(tài)信號線性地傳變?yōu)榘卸鄠€頻率段的模擬電壓電流信號；信號調(diào)理電路，用于對多個頻率段的模擬電壓電流信號進行濾波和運放處理；模數(shù)轉(zhuǎn)換電路，用于將模擬電壓電流信號轉(zhuǎn)換為數(shù)字電壓電流信號；主控現(xiàn)場可編程門陣列單元，用于實現(xiàn)對電壓電流暫態(tài)信號的同步高速采樣。本實用新型的裝置可以實現(xiàn)多個通道的同步高速數(shù)據(jù)采樣，并且多個采樣裝置可以在同一個時鐘信號的控制下實現(xiàn)多采樣模塊的同步采樣，使得采樣通道的擴展不受限制。
【專利說明】一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置
【技術領域】
[0001]本實用新型涉及電力【技術領域】，尤其涉及一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置。
【背景技術】
[0002]目前，常規(guī)的電力系統(tǒng)微機保護對電氣模擬量信號的采集，基本都是基于周期性的穩(wěn)態(tài)工頻信號，通過頻率跟蹤技術實現(xiàn)多通道的數(shù)據(jù)同步采樣，采樣速率不高，相關技術也已經(jīng)比較成熟。在采樣速率方面，無論是大規(guī)模使用的微機保護采樣系統(tǒng)還是數(shù)字化變電站中使用的采樣系統(tǒng)，每個工頻周期的采樣率基本都小于200點/周波，裝置能夠分辨的最高諧波次數(shù)不會超過20次諧波。
[0003]近幾年，人們認識到電力系統(tǒng)故障暫態(tài)信號中含有豐富的高頻分量，通過數(shù)字信號處理技術可以從中獲得一些非常有價值的故障特征信息，因此，基于故障信號暫態(tài)信號的保護理論逐漸得到開發(fā)和應用。但是，相對于穩(wěn)態(tài)信號，暫態(tài)信號的采樣存在以下難題:
[0004]1、信號呈現(xiàn)非周期性，無法使用頻率跟蹤方法實現(xiàn)同步采樣。
[0005]2、信號持續(xù)時間很短，一般只有幾個毫秒，甚至只有幾十微秒。
[0006]3、一般需要對多條線路的電壓、電流等模擬量進行同步采樣，單片模數(shù)轉(zhuǎn)換器(以下簡稱ADC)有時無法完成所有通道的采集。
[0007]傳統(tǒng)的數(shù)據(jù)采集方式，是使用微控制器(以下簡稱MCU)來控制ADC工作，該方式電路簡單，在一些采樣通道不多，采樣速率要求不高的系統(tǒng)中得到廣泛應用，但是，在高速采樣系統(tǒng)中，如果仍然采用這種方式，將帶來很多問題，主要有:
[0008]1、采樣速度受MCU處理速度的影響。
[0009]由于ADC是在MCU的控制下進行數(shù)據(jù)的采樣、傳輸，所以，數(shù)據(jù)采樣速度不可能高于MCU的工作頻率。同時，通訊、人機、數(shù)據(jù)處理等其它任務也會占用MCU大量的時間，因此，利用MCU控制ADC工作的方式效率比較低，限制了采樣速率的提高。
[0010]2、ADC與MCU時序同步存在問題
[0011]電力系統(tǒng)中，一般需要多通道同步采樣。當采樣頻率過高時,對MCU與ADC之間的時序同步要求非常高，如果無法同步，將引起ADC無法正常工作，導致整個數(shù)據(jù)采集系統(tǒng)崩潰。
[0012]3、影響MCU的工作效率
[0013]當采樣頻率過高時，MCU將會把大量的處理器時間用于控制ADC及讀取轉(zhuǎn)換后的數(shù)據(jù)，從而導致分配給其他任務的時間減少，影響系統(tǒng)的整體性能。過去在解決高速采樣系統(tǒng)時，由于沒有好的方法，只好額外采用一片從MCU來專門控制ADC，然后通過通訊接口將采樣數(shù)據(jù)傳給主MCU，這將增加硬件成本，降低硬件可靠性，影響主MCU的運行效率。
[0014]4、高速采樣通道數(shù)目有限
[0015]當MCU用于控制ADC進行高速采樣時，受制于MCU本身的性能，如果增加過多采樣通道，勢必增加MCU的數(shù)據(jù)處理時間，影響系統(tǒng)性能。而在繼電保護設備，特別是單相接地故障選線裝置中，對采樣通道數(shù)目和采樣數(shù)據(jù)的同步性有較高的要求，若無法實現(xiàn)多通道的采樣，則嚴重制約著裝置的使用領域，不能滿足實際運行需求。
實用新型內(nèi)容
[0016]為解決上述技術問題，本實用新型提供一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，包括:電壓和電流輸入傳變電路、信號調(diào)理電路、模數(shù)轉(zhuǎn)換電路、主控現(xiàn)場可編程門陣列單元；
[0017]所述電壓和電流輸入傳變電路，用于將電力系統(tǒng)的電壓電流暫態(tài)信號線性地傳變?yōu)榘卸鄠€頻率段的模擬電壓電流信號；
[0018]所述信號調(diào)理電路，包括濾波電路和運放電路，用于對所述多個頻率段的模擬電壓電流信號進行濾波和運放處理；
[0019]所述模數(shù)轉(zhuǎn)換電路，用于將經(jīng)過所述信號調(diào)理電路處理的模擬電壓電流信號轉(zhuǎn)換為數(shù)字電壓電流信號；
[0020]主控現(xiàn)場可編程門陣列單元，用于生成控制信號以控制所述電壓和電流輸入傳變電路、信號調(diào)理電路、模數(shù)轉(zhuǎn)換電路工作以實現(xiàn)對所述電壓電流暫態(tài)信號的同步高速采樣。
[0021]其中，所述裝置還包括:外部時鐘電路；
[0022]用于產(chǎn)生所述主控現(xiàn)場可編程門陣列單元生成控制信號所需的外部時鐘信號。
[0023]其中，所述電壓和電流輸入傳變電路包括:
[0024]用于傳變電壓暫態(tài)信號的霍爾傳感器；
[0025]用于傳變電流暫態(tài)信號的羅氏線圈。
[0026]其中，所述主控現(xiàn)場可編程門陣列單元包括:
[0027]基準定時采樣控制模塊，用于檢測微控制單元或者全球定位系統(tǒng)裝置發(fā)出的基準定時采樣控制信號；
[0028]模數(shù)轉(zhuǎn)換控制模塊，其轉(zhuǎn)換信號線和讀數(shù)據(jù)信號線與所述主控現(xiàn)場可編程門陣列單元的輸入/輸出管腳連接，當所述基準定時采樣控制模塊檢測到基準定時采樣控制信號后，輸出模數(shù)轉(zhuǎn)換控制信號，以控制所述模數(shù)轉(zhuǎn)換電路的所有通道進行同步高速采樣，在采樣完成后的，將采樣數(shù)據(jù)存儲到雙口隨機存取存儲器中；
[0029]雙口隨機存取存儲器，其包括兩個雙口隨機存取存儲器區(qū)以實現(xiàn)的高速數(shù)據(jù)緩存功能。
[0030]其中，所述主控現(xiàn)場可編程門陣列單元將所述模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號存儲到第一個雙口隨機存取存儲器區(qū)處，當?shù)谝粋€雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)后，所述主控現(xiàn)場可編程門陣列單元便向微處理器發(fā)出中斷請求信號，同時立即將模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號存儲到第二個雙口隨機存取存儲器區(qū)處；在第二個雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)之前，微處理器響應中斷請求，讀出第一個雙口隨機存取存儲器區(qū)里的數(shù)據(jù)；
[0031]所述第二個雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)后，所述主控現(xiàn)場可編程門陣列單元再將數(shù)據(jù)存儲到第一個雙口隨機存取存儲器區(qū)，然后微處理器在第一個雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)之前讀取第二個雙口隨機存取存儲器區(qū)里的數(shù)據(jù)。
[0032]其中，所述微處理器從第一個雙口隨機存取存儲器區(qū)或者第二個雙口隨機存取存儲器區(qū)中讀數(shù)據(jù)的時間小于向第一個雙口隨機存取存儲器區(qū)或者第二個雙口隨機存取存儲器區(qū)中寫數(shù)據(jù)的時間。
[0033]其中，所述主控現(xiàn)場可編程門陣列單元還包括:
[0034]中斷產(chǎn)生控制模塊，在其控制雙口隨機存取存儲器在預定的地址空間內(nèi)存放數(shù)據(jù)完成后，產(chǎn)生一個中斷信號，該中斷信號與外部中斷源相連接。
[0035]其中，所述裝置還包括:
[0036]中央處理器，用于檢測所述中斷產(chǎn)生控制模塊產(chǎn)生的中斷信號，當其檢測到該中斷信號有效后，釋放數(shù)據(jù)總線、地址總線、控制總線來讀取雙口隨機存取存儲器中緩存的采樣數(shù)據(jù)。
[0037]其中，所述中央處理器讀取完所述雙口隨機存取存儲器的一個地址中的數(shù)據(jù)時，所述中斷產(chǎn)生控制模塊收回中斷信號，使該雙口隨機存取存儲器準備好進行下一次的數(shù)據(jù)緩存。
[0038]實施本實用新型，具有如下有益效果:
[0039]本實用新型利用現(xiàn)場可編程門陣列單元(以下簡稱FPGA)控制模數(shù)轉(zhuǎn)換器(ADC)實現(xiàn)的電力系統(tǒng)中電壓、電流暫態(tài)信號的高速同步數(shù)據(jù)采樣，以克服傳統(tǒng)的使用MCU控制ADC進行數(shù)據(jù)采樣的一系列缺點。
[0040]本實用新型設計的一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置可以實現(xiàn)多個通道的同步高速數(shù)據(jù)采樣，并且多個電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置可以在同一個時鐘信號的控制下實現(xiàn)多采樣模塊的同步采樣，使得采樣通道的擴展不受限制。
【專利附圖】

【附圖說明】
[0041]為了更清楚地說明本實用新型實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0042]圖1是本實用新型提供的一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置實施例一的結構不意圖；
[0043]圖2是本實用新型提供的一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置實施例二的結構示意圖；
[0044]圖3是本實用新型提供的一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置實施例三的結構示意圖；
[0045]圖4是本實用新型提供的一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置實施例四的結構示意圖。
【具體實施方式】
[0046]參見圖1，本實用新型提供的一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，包括:
[0047]電壓和電流輸入傳變電路1、信號調(diào)理電路2、模數(shù)轉(zhuǎn)換電路3、主控現(xiàn)場可編程門陣列單兀(FPGA, Field — Programmable Gate Array) 4 ；
[0048]所述電壓和電流輸入傳變電路1，用于將線性的電力系統(tǒng)的電壓電流暫態(tài)信號傳變?yōu)榘卸鄠€頻率段的模擬電壓電流信號；
[0049]所述信號調(diào)理電路2，包括濾波電路和運放電路，用于對所述多個頻率段的模擬電壓電流信號進行濾波和運放處理；
[0050]所述模數(shù)轉(zhuǎn)換電路3，用于將經(jīng)過所述信號調(diào)理電路2處理的模擬電壓電流信號轉(zhuǎn)換為數(shù)字電壓電流信號；
[0051]主控現(xiàn)場可編程門陣列單元4，用于生成控制信號以控制所述電壓和電流輸入傳變電路1、信號調(diào)理電路2、模數(shù)轉(zhuǎn)換電路3工作以實現(xiàn)對所述電壓電流暫態(tài)信號的同步高速采樣。
[0052]所述裝置還包括:外部時鐘電路5 ；
[0053]用于產(chǎn)生所述主控現(xiàn)場可編程門陣列單元4生成控制信號所需的外部時鐘信號。
[0054]電力系統(tǒng)的電壓、電流暫態(tài)信號在進行信號調(diào)理之前，需要先對信號進行傳變，將其線性地傳變?yōu)檫m合模數(shù)轉(zhuǎn)換器輸入和處理的模擬信號。
[0055]參見圖2，本實用新型提供的一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置實施例二的結構示意圖。
[0056]本實施例中，所述電壓和電流輸入傳變電路I包括:
[0057]用于傳變電壓暫態(tài)信號的霍爾傳感器10 ;
[0058]用于傳變電流暫態(tài)信號的羅氏線圈11。
[0059]需要說明的是，現(xiàn)有技術中是利用電磁式電壓互感器來傳變電壓信號，用電磁式電流電流互感器來傳變電流信號。但是，電磁式互感器在傳變電氣模擬量時有磁飽和、相角誤差大、能量損耗大等缺點，無法適用于瞬時性故障的電氣量檢測，也不適用高速信號的檢測。本實用新型采用霍爾傳感器10傳變電壓信號，霍爾傳感器10線性度好、帶寬范圍大、測量范圍大、過載能力強的特點，很好地解決電壓暫態(tài)信號的傳變問題。另外，本實用新型中采用羅氏線圈11來傳變電流信號，羅氏線圈的線性度好、帶寬范圍大、測量范圍大、過流能力強、功能低、抗干擾性好的特點，能夠解決電流暫態(tài)信號的傳變問題。
[0060]具體實現(xiàn)中，電力系統(tǒng)電壓、電流信號分別經(jīng)過霍爾互感器10和羅氏線圈11的傳變后，得到包含有多個頻率段的模擬信號。該模擬信號需要進一步的調(diào)理，如圖2所示，所述信號調(diào)理電路2包括濾波電路20部分和運放電路21部分，在實際應用中主要使用頻率在5kHz以內(nèi)的信號，所以，信號調(diào)理電路2中的濾波電路20設計成寬頻帶、高輸入阻抗、低輸出阻抗、相頻特性好的電路，截止頻率限制在5kHz。
[0061]需要說明的是，每個電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置能夠?qū)崿F(xiàn)12個通道的數(shù)據(jù)采集，為了保證每個通道的獨立性，對每個通道都設計獨立的有源濾波器電路和運放電路進行信號調(diào)理。
[0062]圖2所示的，模數(shù)轉(zhuǎn)換電路(ADC)所選用的模數(shù)轉(zhuǎn)換器芯片為16位、快速、低功耗逐次逼近型ADC，最大吞吐量可達250ksps，并且內(nèi)置低噪聲、寬帶寬采樣保持放大器，可處理高達12MHz的輸入頻率，具備高速并行數(shù)據(jù)接口，主要應用于電力系統(tǒng)繼電保護裝置以及僅表和控制系統(tǒng)中。
[0063]本實用新型的一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置配置兩個模數(shù)轉(zhuǎn)換器芯片，共實現(xiàn)12個通道的模數(shù)轉(zhuǎn)換。兩塊模數(shù)轉(zhuǎn)換器芯片共用同一套控制信號和數(shù)據(jù)信號，這樣既可以保證兩塊芯片的同步控制，又能簡化電路設計。結合電力系統(tǒng)實際需要和系統(tǒng)電磁兼容性能設計考慮，兩塊模數(shù)轉(zhuǎn)換器芯片在采樣時鐘和選通信號的控制下，實現(xiàn)51.2Ksample/s的米樣速率。
[0064]如圖2所示的主控現(xiàn)場可編程門陣列單元4，即主控FPGA4是整個電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置的核心，它產(chǎn)生系統(tǒng)所需的全部控制信號，保證電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置的各個部分能夠協(xié)調(diào)一致地工作，另外，它還實現(xiàn)數(shù)據(jù)的高速緩存功能。主控FPGA利用外部時鐘信號在內(nèi)部倍頻或者分頻處理，實現(xiàn)控制需要的時鐘信號。實現(xiàn)主控FPGA芯片選擇美國ALTERA公司設計生產(chǎn)的EP1C3芯片，實現(xiàn)的主要功能有基準定時采樣控制、ADC轉(zhuǎn)換控制、雙口 RAM控制、中斷產(chǎn)生控制等。
[0065]具體的，如圖3所示，所述主控現(xiàn)場可編程門陣列單元4具體包括:
[0066]基準定時采樣控制模塊40，用于檢測微控制單元或者全球定位系統(tǒng)裝置發(fā)出的基準定時采樣控制信號；
[0067]模數(shù)轉(zhuǎn)換控制模塊41，其轉(zhuǎn)換信號線和讀數(shù)據(jù)信號線與所述主控現(xiàn)場可編程門陣列單元4的輸入/輸出管腳連接，當所述基準定時采樣控制模塊40檢測到基準定時采樣控制信號后，輸出模數(shù)轉(zhuǎn)換控制信號，以控制所述模數(shù)轉(zhuǎn)換電路ADC3的所有通道進行同步高速采樣，在采樣完成后的，將采樣數(shù)據(jù)存儲到雙口隨機存取存儲器42中；
[0068]具體的，當FPGA4的基準定時采樣控制模塊40檢測到MCU或者GPS裝置發(fā)出的基準定時采樣控制信號時，F(xiàn)PGA4才啟動ADC轉(zhuǎn)換控制。這樣，電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置可以在同一時刻進行模數(shù)轉(zhuǎn)換，實現(xiàn)同步采樣。由于電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置采用統(tǒng)一的基準定時采樣控制信號，所以其采樣時鐘誤差極小，并且不會存在多模塊間的采樣時鐘累積誤差，能夠很好地保證多采樣模塊的采樣同步性。
[0069]雙口隨機存取存儲器42，其包括兩個雙口隨機存取存儲器區(qū)以實現(xiàn)的高速數(shù)據(jù)緩存功能。
[0070]其中，所述主控現(xiàn)場可編程門陣列單元4將所述模數(shù)轉(zhuǎn)換器3輸出的數(shù)字信號存儲到第一個雙口隨機存取存儲器區(qū)處，當?shù)谝粋€雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)后，所述主控現(xiàn)場可編程門陣列單元便向微處理器發(fā)出中斷請求信號，同時立即將模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號存儲到第二個雙口隨機存取存儲器區(qū)處；在第二個雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)之前，微處理器響應中斷請求，讀出第一個雙口隨機存取存儲器區(qū)里的數(shù)據(jù)；
[0071]所述第二個雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)后，所述主控現(xiàn)場可編程門陣列單元再將數(shù)據(jù)存儲到第一個雙口隨機存取存儲器區(qū)，然后微處理器在第一個雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)之前讀取第二個雙口隨機存取存儲器區(qū)里的數(shù)據(jù)。
[0072]其中，所述微處理器從第一個雙口隨機存取存儲器區(qū)或者第二個雙口隨機存取存儲器區(qū)中讀數(shù)據(jù)的時間小于向第一個雙口隨機存取存儲器區(qū)或者第二個雙口隨機存取存儲器區(qū)中寫數(shù)據(jù)的時間。
[0073]其中，所述主控現(xiàn)場可編程門陣列單元4還包括:
[0074]中斷產(chǎn)生控制模塊43，在其控制雙口隨機存取存儲器在預定的地址空間內(nèi)存放數(shù)據(jù)完成后，產(chǎn)生一個中斷信號，該中斷信號與外部中斷源相連接。
[0075]如圖4所示，所述電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置還包括:
[0076]中央處理器6，簡稱CPU，其用于檢測所述中斷產(chǎn)生控制模塊43產(chǎn)生的中斷信號，當其檢測到該中斷信號有效后，釋放數(shù)據(jù)總線、地址總線、控制總線來讀取雙口隨機存取存儲器中緩存的采樣數(shù)據(jù)。[0077]其中，所述中央處理器6讀取完所述雙口隨機存取存儲器42的一個地址中的數(shù)據(jù)時，所述中斷產(chǎn)生控制模塊43收回中斷信號，使該雙口隨機存取存儲器42準備好進行下一次的數(shù)據(jù)緩存。
[0078]以下將結合圖f圖4詳細描述電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置通過雙口隨機存取存儲器42實現(xiàn)高速緩存以及通過中斷產(chǎn)生控制模塊43實現(xiàn)中斷控制的過程。
[0079]具體實現(xiàn)中，在FPGA4內(nèi)開辟兩個雙口 RAM區(qū)來實現(xiàn)的高速數(shù)據(jù)緩存功能。兩個雙口 RAM區(qū)分別命名為RAMl和RAM2，它們之間采用乒乓切換的方式進行存儲數(shù)據(jù)。首先，F(xiàn)PGA4將ADC3輸出的數(shù)字信號存儲到RAMl地址處，當RAMl存滿數(shù)據(jù)后，F(xiàn)PGA便向MCU發(fā)出中斷請求信號，同時立即將ADC3輸出的數(shù)字信號存儲到RAM2地址處。在RAM2存滿數(shù)據(jù)之前，MCU響應中斷請求，讀出RAMl里的數(shù)據(jù)。同樣，等RAM2存滿數(shù)據(jù)后，F(xiàn)PGA4再將數(shù)據(jù)存儲到RAMl區(qū)，然后MCU在RAMl存滿數(shù)據(jù)之前讀取RAM2里的數(shù)據(jù)。不斷重復這一過程，就可以實現(xiàn)ADC采樣和MCU讀數(shù)據(jù)同時進行，能夠顯著提高采樣速率。由于從RAMl或者RAM2中讀數(shù)據(jù)的時間明顯小于向RAMl或者RAM2中寫數(shù)據(jù)的時間，因此，在FPGA控制ADC采樣的時候，MCU有足夠的時間讀取上一次采樣的數(shù)據(jù)，不會發(fā)生數(shù)據(jù)讀寫錯誤。
[0080]FPGA控制雙口 RAM在一定的地址空間內(nèi)存放數(shù)據(jù)完成后，F(xiàn)PGA4的中斷產(chǎn)生控制模塊43將會產(chǎn)生一個中斷信號，該中斷信號與CPU6的外部中斷源相連接，當CPU6檢測到該中斷信號有效后，CPU6將釋放數(shù)據(jù)總線、地址總線、控制總線來讀取雙口 RAM中緩存的采樣數(shù)據(jù)。當CPU6讀取雙口 RAM的第一個地址中的數(shù)據(jù)時，F(xiàn)PGA4將會收回中斷信號，使該片雙口 RAM準備好進行下一次的數(shù)據(jù)緩存。
[0081]采取以上措施后，能夠?qū)崿F(xiàn)多通道的同步高速采樣。以1024點/周波的采樣速率為例，傳統(tǒng)方法下，CPU直接控制ADC采樣和讀取ADC數(shù)據(jù)，每周波CPU需要中斷1024次，中斷間隔為20/1024=0.0195ms，若CPU主頻為50M，即時鐘為0.02us，那么CPU執(zhí)行時間只有19.5/0.02=975個時鐘，按平均每條指令3個時鐘周期算，最多只能執(zhí)行325條指令，顯然是無法滿足系統(tǒng)要求的。而本方案采樣中斷間隔為2.5ms，是傳統(tǒng)方法的128倍，最多執(zhí)行325*128=41600條指令，實現(xiàn)了高速采樣下的數(shù)據(jù)實時性處理。
[0082]實施本實用新型，具有如下有益效果:
[0083]本實用新型利用現(xiàn)場可編程門陣列單元(以下簡稱FPGA)控制模數(shù)轉(zhuǎn)換器(ADC)實現(xiàn)的電力系統(tǒng)中電壓、電流暫態(tài)信號的高速同步數(shù)據(jù)采樣，以克服傳統(tǒng)的使用MCU控制ADC進行數(shù)據(jù)采樣的一系列缺點。
[0084]本實用新型設計的一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置可以實現(xiàn)多個通道的同步高速數(shù)據(jù)采樣，并且多個電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置可以在同一個時鐘信號的控制下實現(xiàn)多采樣模塊的同步采樣，使得采樣通道的擴展不受限制。
[0085]值得注意的是，本實用新型描述的是一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置的一種產(chǎn)品形式，其它滿足本實用新型所述結構的產(chǎn)品，即使材質(zhì)、器件名稱、外觀、器件擺放順序等不影響產(chǎn)品特性的因素不相同，仍然屬于本實用新型保護的范圍。
[0086]以上內(nèi)容是結合具體的優(yōu)選實施方式對本實用新型所作的進一步詳細說明，不能認定本實用新型的具體實施只局限于這些說明。對于本實用新型所屬【技術領域】的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干簡單推演或替換，都應當視為屬于本實用新型的保護范圍。
【權利要求】
1.一種電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，其特征在于，包括:電壓和電流輸入傳變電路、信號調(diào)理電路、模數(shù)轉(zhuǎn)換電路、主控現(xiàn)場可編程門陣列單元； 所述電壓和電流輸入傳變電路，用于將電力系統(tǒng)的電壓電流暫態(tài)信號線性地傳變?yōu)榘卸鄠€頻率段的模擬電壓電流信號； 所述信號調(diào)理電路，包括濾波電路和運放電路，用于對所述多個頻率段的模擬電壓電流信號進行濾波和運放處理； 所述模數(shù)轉(zhuǎn)換電路，用于將經(jīng)過所述信號調(diào)理電路處理的模擬電壓電流信號轉(zhuǎn)換為數(shù)字電壓電流信號； 主控現(xiàn)場可編程門陣列單元，用于生成控制信號以控制所述電壓和電流輸入傳變電路、信號調(diào)理電路、模數(shù)轉(zhuǎn)換電路工作以實現(xiàn)對所述電壓電流暫態(tài)信號的同步高速采樣。
2.如權利要求1所述的電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，其特征在于，所述裝置還包括:外部時鐘電路； 用于產(chǎn)生所述主控現(xiàn)場可編程門陣列單元生成控制信號所需的外部時鐘信號。
3.如權利要求2所述的電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，其特征在于，所述電壓和電流輸入傳變電路包括: 用于傳變電壓暫態(tài)信號的霍爾傳感器； 用于傳變電流暫態(tài)信號的羅氏線圈。
4.如權利要求3所述的電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，其特征在于，所述主控現(xiàn)場可編程門陣列單元包括: 基準定時采樣控制模塊，用于檢測微控制單元或者全球定位系統(tǒng)裝置發(fā)出的基準定時采樣控制信號； 模數(shù)轉(zhuǎn)換控制模塊，其轉(zhuǎn)換信號線和讀數(shù)據(jù)信號線與所述主控現(xiàn)場可編程門陣列單元的輸入/輸出管腳連接，當所述基準定時采樣控制模塊檢測到基準定時采樣控制信號后，輸出模數(shù)轉(zhuǎn)換控制信號，以控制所述模數(shù)轉(zhuǎn)換電路的所有通道進行同步高速采樣，在采樣完成后的，將采樣數(shù)據(jù)存儲到雙口隨機存取存儲器中； 雙口隨機存取存儲器，其包括兩個雙口隨機存取存儲器區(qū)以實現(xiàn)的高速數(shù)據(jù)緩存功倉泛。
5.如權利要求4所述的電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，其特征在于，所述主控現(xiàn)場可編程門陣列單元將所述模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號存儲到第一個雙口隨機存取存儲器區(qū)處，當?shù)谝粋€雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)后，所述主控現(xiàn)場可編程門陣列單元便向微處理器發(fā)出中斷請求信號，同時立即將模數(shù)轉(zhuǎn)換器輸出的數(shù)字信號存儲到第二個雙口隨機存取存儲器區(qū)處；在第二個雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)之前，微處理器響應中斷請求，讀出第一個雙口隨機存取存儲器區(qū)里的數(shù)據(jù)； 所述第二個雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)后，所述主控現(xiàn)場可編程門陣列單元再將數(shù)據(jù)存儲到第一個雙口隨機存取存儲器區(qū)，然后微處理器在第一個雙口隨機存取存儲器區(qū)存滿數(shù)據(jù)之前讀取第二個雙口隨機存取存儲器區(qū)里的數(shù)據(jù)。
6.如權利要求5所述的電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，其特征在于，所述微處理器從第一個雙口隨機存取存儲器區(qū)或者第二個雙口隨機存取存儲器區(qū)中讀數(shù)據(jù)的時間小于向第一個雙口隨機存取存儲器區(qū)或者第二個雙口隨機存取存儲器區(qū)中寫數(shù)據(jù)的時間。
7.如權利要求6所述的電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，其特征在于，所述主控現(xiàn)場可編程門陣列單元還包括: 中斷產(chǎn)生控制模塊，在其控制雙口隨機存取存儲器在預定的地址空間內(nèi)存放數(shù)據(jù)完成后，產(chǎn)生一個中斷信號，該中斷信號與外部中斷源相連接。
8.如權利要求7所述的電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，其特征在于，所述裝置還包括: 中央處理器，用于檢測所述中斷產(chǎn)生控制模塊產(chǎn)生的中斷信號，當其檢測到該中斷信號有效后，釋放數(shù)據(jù)總線、地址總線、控制總線來讀取雙口隨機存取存儲器中緩存的采樣數(shù)據(jù)。
9.如權利要求8所述的電壓電流暫態(tài)信號高速同步數(shù)據(jù)采樣裝置，其特征在于，所述中央處理器讀取完所述雙口隨機存取存儲器的一個地址中的數(shù)據(jù)時，所述中斷產(chǎn)生控制模塊收回中斷信號，使 該雙口隨機存取存儲器準備好進行下一次的數(shù)據(jù)緩存。
【文檔編號】G01R19/25GK203720258SQ201420045983
【公開日】2014年7月16日 申請日期:2014年1月24日 優(yōu)先權日:2014年1月24日
【發(fā)明者】余英, 姚森敬, 張瑞, 黃超, 劉海峰 申請人:深圳供電局有限公司, 廣西星宇智能電氣有限公司