一種雷達信號幅相一致性標校系統(tǒng)的制作方法
【專利摘要】本實用新型提供了一種雷達信號幅相一致性標校系統(tǒng)，包括標校電路、數(shù)字信號處理電路和標校控制電路，標校電路包括三個電路相同的單路標校電路，單路標校電路包括單路信號輸入端、多路選擇器、信號放大器、第一射頻濾波器、第一數(shù)控衰減器、混頻器、第一中頻放大器、第二數(shù)控衰減器、第一中頻濾波器、第二中頻放大器、放大器和第二中頻濾波器，數(shù)字信號處理電路包括AD轉(zhuǎn)換器、FPGA和存儲器，標校控制電路包括單片機、第一鎖相環(huán)、第二鎖相環(huán)、第一壓控振蕩器、第二壓控振蕩器、第一晶振和第二晶振。本系統(tǒng)能夠去除和差三路信號傳輸過程中的非固定誤差。
【專利說明】一種雷達信號幅相一致性標校系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種雷達信號標校系統(tǒng)，尤其是一種對雷達信號的福相一致性進行標校的系統(tǒng)。

【背景技術(shù)】
[0002]目前采用振幅和差式單脈沖體制的雷達對和差信號三個通道的幅度和相位一致性有嚴格的要求，如果和差通道之間的幅度與相位存在誤差，會影響角度跟蹤的精度，嚴重時將無法進行跟蹤。
[0003]雷達的和差三路信號由和差網(wǎng)絡(luò)輸出，且在傳輸過程中，由于傳輸路徑環(huán)節(jié)多、路徑長、各個元器件裝配帶來的不一致性以及采樣時鐘的抖動性等原因，使得三路信號之間的幅度與相位不可避免的會有一定的差異，此誤差為非固定誤差。


【發(fā)明內(nèi)容】

[0004]本實用新型的目的是提供一種精確地對雷達信號福相一致性標校系統(tǒng)，能夠去除和差三路信號傳輸過程中的非固定誤差。
[0005]為了解決上述技術(shù)問題，本實用新型提供了一種雷達信號幅相一致性標校系統(tǒng)，包括標校電路、數(shù)字信號處理電路和標?？刂齐娐?，標校電路包括三個電路相同的單路標校電路，單路標校電路包括單路信號輸入端、多路選擇器、信號放大器、第一射頻濾波器、第一數(shù)控衰減器、混頻器、第一中頻放大器、第二數(shù)控衰減器、第一中頻濾波器、第二中頻放大器、放大器和第二中頻濾波器，數(shù)字信號處理電路包括AD轉(zhuǎn)換器、FPGA和存儲器，標?？刂齐娐钒▎纹瑱C、第一鎖相環(huán)、第二鎖相環(huán)、第一壓控振蕩器、第二壓控振蕩器、第一晶振和第二晶振，單路信號輸入端與多路選擇器的一個輸入端相連，多路選擇器的輸出端與信號放大器的輸入端相連，信號放大器的輸出端與第一射頻濾波器的輸入端相連，第一射頻濾波器的輸出端與第一數(shù)控衰減器的輸入端相連，第一數(shù)控衰減器的輸出端與混頻器的一個輸入端相連，混頻器的輸出端與第一中頻放大器的輸入端相連，第一中頻放大器的輸出端與第二數(shù)控衰減器的輸入端相連，第二數(shù)控衰減器的輸出端與第一中頻濾波器的輸入端相連，第一中頻濾波器的輸出端與第二中頻放大器的輸入端相連，第二中頻放大器的輸出端與放大器的輸入端相連，放大器的輸出端與第二中頻濾波器的輸入端相連，AD轉(zhuǎn)換器的模擬信號輸入端分別與三個第二中頻濾波器的輸出端相連，AD轉(zhuǎn)換器的數(shù)字信號輸出端與FPGA的信號輸入端相連，F(xiàn)PGA的輸入輸出端與存儲器相連，單片機分別與第一鎖相環(huán)的配置端、第二鎖相環(huán)的配置端、第一數(shù)控衰減器的控制端、第二數(shù)控衰減器的控制端以及三個多路選擇器的控制端相連，第一晶振與第一鎖相環(huán)的參考時鐘源端相連，第二晶振與第二鎖相環(huán)的參考時鐘源端相連，第一鎖相環(huán)的輸出端與第一壓控振蕩器的輸入端相連，第二鎖相環(huán)的輸出端與第二壓控振蕩器的輸入端相連，第一壓控振蕩器的輸出端分別與三個混頻器的另一輸入端相連，第二壓控振蕩器的輸出端分別與三個多路選擇器的另一輸入端相連。
[0006]采用單片機對第二鎖相環(huán)進行配置，由第二壓控振蕩器輸出標校信號至三個多路選擇器的另一輸入端，標校信號再經(jīng)過與三路雷達信號同樣的傳輸路徑，最后由FPGA對三路標校信號進行采集，再對采集的三路標校信號進行比較分析，計算出三路標校信號在經(jīng)過傳輸路徑后幅度誤差和相位誤差，再由幅度誤差和相位誤差計算出幅相校準權(quán)系數(shù)，并將幅相校準權(quán)系數(shù)存入存儲器，當對雷達信號的三通道信號進行采集時，再利用幅相校準權(quán)系數(shù)對三通道信號進行補償，從而消除雷達的三通道信號的幅相不一致性。
[0007]作為本實用新型的進一步改進方案，單路信號輸入端與多路選擇器的一個輸入端之間串聯(lián)了一個限幅器。采用限幅器能夠防止雷達的發(fā)射機泄漏的大功率信號進入本系統(tǒng)電路，燒毀本系統(tǒng)的有關(guān)芯片。
[0008]作為本實用新型的進一步限定方案，第一晶振為恒溫晶振。由于本振信號源對相位噪聲和穩(wěn)定度要求較高，所以采用恒溫晶振的作為第一鎖相環(huán)的參考時鐘源，能夠降低本振信號源的相位噪聲，提高本振信號源的穩(wěn)定性。
[0009]作為本實用新型的進一步限定方案，第二晶振為溫補晶振。由于標校信號源對信號穩(wěn)定性要求較高，所以采用溫補晶振的作為第二鎖相環(huán)的參考時鐘源，能夠降低參考時鐘源出現(xiàn)溫漂，提高標校信號源的穩(wěn)定性。
[0010]本實用新型的有益效果在于:(I)采用三路標校信號源對雷達三路信號的傳輸路徑進行標校，獲得幅相校準權(quán)系數(shù)，再對雷達信號的三通道信號進行補償，從而消除三通道信號的幅相不一致性；(2)采用限幅器能夠防止雷達的發(fā)射機泄漏的大功率信號進入本系統(tǒng)電路，燒毀本系統(tǒng)的有關(guān)芯片；(3)采用恒溫晶振的作為第一鎖相環(huán)的參考時鐘源，能夠降低本振信號源的相位噪聲，提高本振信號源的穩(wěn)定性；(4)采用溫補晶振的作為第二鎖相環(huán)的參考時鐘源，能夠降低參考時鐘源出現(xiàn)溫漂，提高標校信號源的穩(wěn)定性。

【專利附圖】

【附圖說明】
[0011]圖1為本實用新型的單路標校電路示意圖；
[0012]圖2為本實用新型的帶有限幅器的單路標校電路示意圖；
[0013]圖3為本實用新型的數(shù)字信號采集電路；
[0014]圖4為本實用新型的標?？刂齐娐贰?br>
【具體實施方式】
[0015]如圖1、3和4所示，本說實用新型的雷達信號幅相一致性標校系統(tǒng)，包括標校電路、數(shù)字信號處理電路和標?？刂齐娐?，標校電路包括三個電路相同的單路標校電路，單路標校電路包括單路信號輸入端、多路選擇器、信號放大器、第一射頻濾波器、第一數(shù)控衰減器、混頻器、第一中頻放大器、第二數(shù)控衰減器、第一中頻濾波器、第二中頻放大器、放大器和第二中頻濾波器，數(shù)字信號處理電路包括AD轉(zhuǎn)換器、FPGA和存儲器，標?？刂齐娐钒▎纹瑱C、第一鎖相環(huán)、第二鎖相環(huán)、第一壓控振蕩器、第二壓控振蕩器、第一晶振和第二晶振，單路信號輸入端與多路選擇器的一個輸入端相連，多路選擇器的輸出端與信號放大器的輸入端相連，信號放大器的輸出端與第一射頻濾波器的輸入端相連，第一射頻濾波器的輸出端與第一數(shù)控衰減器的輸入端相連，第一數(shù)控衰減器的輸出端與混頻器的一個輸入端相連，混頻器的輸出端與第一中頻放大器的輸入端相連，第一中頻放大器的輸出端與第二數(shù)控衰減器的輸入端相連，第二數(shù)控衰減器的輸出端與第一中頻濾波器的輸入端相連，第一中頻濾波器的輸出端與第二中頻放大器的輸入端相連，第二中頻放大器的輸出端與放大器的輸出端相連，放大器的輸出端與第二中頻濾波器的輸入端相連，AD轉(zhuǎn)換器的模擬信號輸入端分別與三個第二中頻濾波器的輸出端相連，AD轉(zhuǎn)換器的數(shù)字信號輸出端與FPGA的信號輸入端相連，F(xiàn)PGA的輸入輸出端與存儲器相連,單片機分別與第一鎖相環(huán)的配置端、第二鎖相環(huán)的配置端、第一數(shù)控衰減器的控制端、第二數(shù)控衰減器的控制端以及三個多路選擇器的控制端相連，第一晶振與第一鎖相環(huán)的參考時鐘源端相連，第二晶振與第二鎖相環(huán)的參考時鐘源端相連，第一鎖相環(huán)的輸出端與第一壓控振蕩器的輸入端相連，第二鎖相環(huán)的輸出端與第二壓控振蕩器的輸入端相連，第一壓控振蕩器的輸出端分別與三個混頻器的另一輸入端相連，為三個混頻器提供本振信號，第二壓控振蕩器的輸出端分別與三個多路選擇器的另一輸入端相連，為三個多路選擇器提供標校信號。
[0016]其中，多路選擇器選用HMC545，信號放大器選用SPF5344Z，第一射頻濾波器選用CS-JZ/B1675M20-01SMT,第一中頻濾波器和第二中頻濾波器都選用CS-JZ/B70M3-01P，第一數(shù)控衰減器和第二數(shù)控衰減器都選用HMC624LP4，混頻器選用MD54-0006，第一中頻放大器和第二中頻放大器都選用SGA3563DS，放大器選用GAL1-5，單片機選用PIC16F877A，第一鎖相環(huán)和第二鎖相環(huán)都選用LMX2326，第一壓控振蕩器選用MVC01640C，第二壓控振蕩器選用VC03655, FPGA 選用 EP3C55F484I7N，AD 轉(zhuǎn)換器采用 AD6644。
[0017]當雷達接收的三路信號分別進入各個單路標校電路時，在測角狀態(tài)下，單片機控制多路選擇器HMC545將單路信號輸入端接入的信號與信號放大器SPF5344Z接通，放大后的信號再進入第一射頻濾波器，濾除雜波和干擾，濾波后的信號再進入第一數(shù)控衰減器HMC624LP4，衰減后的信號再進入混頻器MD54-0006，與本振信號進行下變頻，得到中頻信號，中頻信號再經(jīng)過第一中頻放大器SGA3563DS,放大的信號再經(jīng)過放大器GAL1-5放大,放大后的信號再經(jīng)過第三中頻濾波器濾波，濾波后的信號再輸出給數(shù)字信號處理電路，由AD轉(zhuǎn)換器對濾波后的信號進行采集，再由FPGA對采集的信號進行處理，并將處理好的信號發(fā)給存儲器進行存儲。
[0018]在電路中使用了兩個數(shù)控衰減器進行增益控制，當為遠程接收信號時，單片機控制兩個數(shù)控衰減器均處于直通狀態(tài)，接收信號為最大增益；當為中程接收信號時，單片機控制第二數(shù)控衰減器提供24dB衰減，接收信號增益下降24dB ;當為近程接收信號時，單片機控制兩個數(shù)控衰減器均處于24dB衰減狀態(tài)，接收信號增益下降48dB。
[0019]在標校狀態(tài)下，單片機控制多路選擇器HMC545接通標校信號源，同時由單片機PIC16F877A控制第二鎖相環(huán)LMX2326生成標校信號源，再經(jīng)過第二壓控振蕩器VC03655后發(fā)送給多路選擇器HMC545,標校信號再經(jīng)過與雷達信號同樣的傳輸路徑后輸出至數(shù)字信號處理電路，再由AD轉(zhuǎn)換器對三路標校信號進行采集，并對采集的三路標校信號進行比較分析，計算出三路標校信號在經(jīng)過傳輸路徑后幅度誤差和相位誤差，再由幅度誤差和相位誤差計算出幅相校準權(quán)系數(shù)，當對雷達信號的三通道信號進行采集時，再利用幅相校準權(quán)系數(shù)對三通道信號進行補償，從而消除雷達的三通道信號的幅相不一致性。
[0020]如圖2所示，為了進一步防止雷達的發(fā)射機泄漏的大功率信號進入本系統(tǒng)電路，單路信號輸入端與多路選擇器的一個輸入端之間串聯(lián)了一個限幅器。采用限幅器能夠防止雷達的發(fā)射機泄漏的大功率信號進入本系統(tǒng)電路，燒毀本系統(tǒng)的有關(guān)芯片。
[0021]如圖4所示，為了進一步提高本振信號源和標校信號源的穩(wěn)定性，第一晶振為恒溫晶振，第二晶振為溫補晶振。由于本振信號源對相位噪聲和穩(wěn)定度要求較高，所以采用恒溫晶振的作為第一鎖相環(huán)的參考時鐘源，能夠降低本振信號源的相位噪聲，提高本振信號源的穩(wěn)定性，由于標校信號源對信號穩(wěn)定性要求較高，所以采用溫補晶振的作為第二鎖相環(huán)的參考時鐘源，能夠降低參考時鐘源出現(xiàn)溫漂，提高標校信號源的穩(wěn)定性。
【權(quán)利要求】
1.一種雷達信號幅相一致性標校系統(tǒng)，其特征在于:包括標校電路、數(shù)字信號處理電路和標校控制電路，所述標校電路包括三個電路相同的單路標校電路，所述單路標校電路包括單路信號輸入端、多路選擇器、信號放大器、第一射頻濾波器、第一數(shù)控衰減器、混頻器、第一中頻放大器、第二數(shù)控衰減器、第一中頻濾波器、第二中頻放大器、放大器和第二中頻濾波器，所述數(shù)字信號處理電路包括AD轉(zhuǎn)換器、FPGA和存儲器，所述標校控制電路包括單片機、第一鎖相環(huán)、第二鎖相環(huán)、第一壓控振蕩器、第二壓控振蕩器、第一晶振和第二晶振，所述單路信號輸入端與多路選擇器的一個輸入端相連，所述多路選擇器的輸出端與信號放大器的輸入端相連，所述信號放大器的輸出端與第一射頻濾波器的輸入端相連，所述第一射頻濾波器的輸出端與第一數(shù)控衰減器的輸入端相連，所述第一數(shù)控衰減器的輸出端與混頻器的一個輸入端相連，所述混頻器的輸出端與第一中頻放大器的輸入端相連，所述第一中頻放大器的輸出端與第二數(shù)控衰減器的輸入端相連，所述第二數(shù)控衰減器的輸出端與第一中頻濾波器的輸入端相連，所述第一中頻濾波器的輸出端與第二中頻放大器的輸入端相連，所述第二中頻放大器的輸出端與放大器的輸入端相連，所述放大器的輸出端與第二中頻濾波器的輸入端相連，所述AD轉(zhuǎn)換器的模擬信號輸入端分別與三個第二中頻濾波器的輸出端相連，所述AD轉(zhuǎn)換器的數(shù)字信號輸出端與FPGA的信號輸入端相連,所述FPGA的輸入輸出端與存儲器相連，所述單片機分別與第一鎖相環(huán)的配置端、第二鎖相環(huán)的配置端、第一數(shù)控衰減器的控制端、第二數(shù)控衰減器的控制端以及三個多路選擇器的控制端相連，所述第一晶振與第一鎖相環(huán)的參考時鐘源端相連，所述第二晶振與第二鎖相環(huán)的參考時鐘源端相連，所述第一鎖相環(huán)的輸出端與第一壓控振蕩器的輸入端相連，所述第二鎖相環(huán)的輸出端與第二壓控振蕩器的輸入端相連，所述第一壓控振蕩器的輸出端分別與三個混頻器的另一輸入端相連，所述第二壓控振蕩器的輸出端分別與三個多路選擇器的另一輸入端相連。
2.根據(jù)權(quán)利要求1所述的雷達信號幅相一致性標校系統(tǒng)，其特征在于:所述單路信號輸入端與多路選擇器的一個輸入端之間串聯(lián)了一個限幅器。
3.根據(jù)權(quán)利要求1或2所述的雷達信號幅相一致性標校系統(tǒng)，其特征在于:所述第一晶振為恒溫晶振。
4.根據(jù)權(quán)利要求1或2所述的雷達信號幅相一致性標校系統(tǒng)，其特征在于:所述第二晶振為溫補晶振。
5.根據(jù)權(quán)利要求3所述的雷達信號幅相一致性標校系統(tǒng)，其特征在于:所述第二晶振為溫補晶振。
【文檔編號】G01S7/40GK203858360SQ201420198613
【公開日】2014年10月1日 申請日期:2014年4月22日 優(yōu)先權(quán)日:2014年4月22日
【發(fā)明者】王玉, 朱華, 趙澤海 申請人:南京大橋機器有限公司