一種二相線陣ccd數(shù)據(jù)采集與處理系統(tǒng)的制作方法
【專利摘要】本實用新型提供一種二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)，包括CPLD驅動電路、二相線陣CCD傳感器、A/D轉換電路、高速數(shù)據(jù)緩存FIFO、信號處理電路、光源燈控制電路和上位機。通過選擇分辨率較高的硬件資源，減少分立電路數(shù)量以及與高精度軟件算法相結合，使得本系統(tǒng)的電路結構簡單、測量精度高、測量速度快，尤其適用于于精度要求較高的微位移測量場合如地表形變的監(jiān)測，也可應用于其他領域內(nèi)出現(xiàn)的微位移量的測量。
【專利說明】-種二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)

【技術領域】
[0001] 本實用新型屬于地表形變監(jiān)測領域，具體涉及一種用于微位移精確測量的二相線 陣C⑶數(shù)據(jù)采集與處理系統(tǒng)。

【背景技術】
[0002] 地表形變通常具有低頻、微變等特點，測量大地形變傾斜角度微小變化往往需要 較高的分辨率進行定時定點觀測。電荷耦合元件CCD(Charge- C〇upled Device)(也稱為 CCD圖像傳感器）主要分為線陣CCD和面陣CCD，線陣CCD由于具有自掃描速度快、頻率響 應高、測量精度比較高、體積小功耗低、性能穩(wěn)定、壽命長、本身的噪聲低、屬于非接觸式光 學測量可實時將光學信號轉變?yōu)殡妼W信號實現(xiàn)動態(tài)測量等特點，所以線陣CCD能夠很好的 應用于大地形變的長期監(jiān)測。
[0003] 影響線陣CCD測量系統(tǒng)測量精度的因素有很多，主要分為硬件和軟件兩部分，具 體為：
[0004] 1)線陣C⑶性能的優(yōu)良直接影響系統(tǒng)的測量精度；C⑶包含的像敏單元越多且尺 寸越小，其提供的測量分辨率也就越高?，F(xiàn)有的CCD信號采集及處理方法中多采用較早期 或已停產(chǎn)CCD型號作為測量單元，如《線陣CCD數(shù)據(jù)采集及LCD顯示》（武漢大學動力與機 械學院杜昕等）所用C⑶為2160像素的T⑶1200D，其像元大小為14um，《線陣(XD高速數(shù) 據(jù)采集與實時處理系統(tǒng)》（重慶大學王鑫等）使用的C⑶為T⑶1209,像元數(shù)目2048像元大 小仍為14um，《基于FPGA的線陣CCD驅動時序電路的設計》（西安郵電學院袁金鳳等）選用 的TCD1500C包含5340個像元，像元大小為7um。
[0005] 2) A/D轉換器是測量系統(tǒng)的一個重要器件。C⑶輸出信號需要經(jīng)過除噪放大等預 處理再進行A/D轉換，傳統(tǒng)的CCD信號處理方法是采用分立電路分別實現(xiàn)各個功能，如《基 于相關雙采樣技術的CCD視頻信號處理研究》（南京理工大學張林等）采用放大器三極管 等分立元件搭建了 CCD信號相關雙采樣處理電路，但是不同功能電路的分立必然會給CCD 輸出信號引入一些不必要的干擾。另外，針對奇偶兩路輸出的CCD信號如何再次整合為完 整的一路信號，現(xiàn)有技術多采用獨立的硬件電路來實現(xiàn)，如《用DSP實現(xiàn)重心算法確定CCD 像點位置》（中科院上海技術物理研究所，聞路紅）采用了加法電路將兩路信號相加，然后 對信號進行濾波放大等預處理再送入A/D轉換器；再如《基于線陣CCD實現(xiàn)PCB孔質檢智 能化》（湖南商學院蘇岱安）采用模擬開關將輸出的兩相信號切換成一路再傳遞給AD進行 轉換。上述現(xiàn)有技術的缺點是在兩相信號恢復為一相的過程中可能會給原始信號引入硬件 延時和不必要的干擾信號。另外，A/D轉換器的轉換速率和轉換位數(shù)也是需要考慮的重要 指標。
[0006] 3)線陣CCD的驅動電路與CCD工作時序和信號采集時序都是直接相關的，是影響 系統(tǒng)測量精度的因素。常用的CCD驅動電路有1C驅動電路、EPROM驅動電路、單片機驅動 電路和CPLD驅動電路4種，其中前3種方法中：1C驅動電路主設計復雜，體積較大，調試困 難，在早期往往使用較多；EPROM驅動電路復雜，分立元件多，工作頻率低；而單片機驅動雖 然設計相對簡單，但存在資源浪費等問題，且上述3種電路均存在高頻干擾，驅動信號不夠 穩(wěn)定。
[0007] 4)為了追求更高的測量精度，在測量微尺寸或微位移時就需要利用像點定位細分 算法。目前線陣CCD常用的像點定位算法主要有最大值法、二值化法和重心法。但最大值 法受噪聲影響大，分辨率低，一般很少采用。二值化法的測量精度依賴于CCD信號的形狀， 當CCD信號受到隨機噪聲等干擾出現(xiàn)波形不對稱或存在震蕩的情況時，二值化后信號的中 點并不代表實際像點位置，所以這種方法精度有限。
[0008] 綜上所述，現(xiàn)有的(XD信號處理系統(tǒng)為了追求數(shù)據(jù)采集的速度而忽略了定位精 度，因此并不適用于精度要求較高的微位移測量領域。為了克服現(xiàn)有技術存在的上述缺陷， 提出本實用新型。 實用新型內(nèi)容
[0009] 本實用新型所要解決的技術問題是提供一種二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)， 尤其適用于如對地表形變進行微位移測量或者對物體微小位移的高精度測量。
[0010] 本實用新型采用的技術方案為：一種二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)，包括 CPLD驅動電路、二相線陣CCD傳感器、A/D轉換電路、高速數(shù)據(jù)緩存FIFO、信號處理電路、光 源燈控制電路和上位機，其中：
[0011] 所述二相線陣CCD傳感器用于將模擬像元信號輸出給所述A/D轉換電路，所述A/ D轉換電路經(jīng)過預處理及模數(shù)轉換將數(shù)字化后的模擬像元信號即數(shù)字像元信號輸出給所述 高速數(shù)據(jù)緩存FIFO,所述高速數(shù)據(jù)緩存FIFO通過輸出端口將數(shù)字像元信號傳送給所述信 號處理電路，所述信號處理電路將數(shù)據(jù)處理結果傳輸給所述上位機；
[0012] 所述CPLD驅動電路用于將驅動時鐘脈沖信號、工作時鐘脈沖信號和寫時鐘脈沖 信號分別輸出給所述二相線陣CCD傳感器、A/D轉換電路和高速數(shù)據(jù)緩存FIFO,并將中斷信 號輸出給所述信號處理電路，用于指明所述二相線陣CCD傳感器輸出一幀像元信號的起始 點和終止點；
[0013] 所述信號處理電路將控制信號輸出給所述高速數(shù)據(jù)緩存FIFO和所述光源燈控制 電路，并將功能配置時序信號輸出給所述A/D轉換電路。
[0014] 所述CPLD驅動電路將輸出使能信號輸出給所述A/D轉換電路，用于使得所述A/D 轉換器只在所述二相線陣CCD傳感器輸出像元信號時輸出轉換數(shù)據(jù)。
[0015] 所述二相線陣CCD傳感器將代表當前位移信號的光信號轉換為電荷信號，并將所 述電荷信號按序分奇偶兩路同時輸出，輸出的所述電荷信號經(jīng)去f禹電容分別輸送給所述A/ D轉換電路的模擬輸入端。
[0016] 所述A/D轉換電路的集成處理芯片為三通道架構，每個所述通道包括電連接的輸 入箝位電路、相關雙采樣器、偏移DAC和可編程增益放大器在內(nèi)的預處理模塊，各通道通過 多路復用方式接入16位ADC ;所述集成處理芯片的雙通道模式自動實現(xiàn)奇偶路同時輸出的 CCD信號的兩相到一相的轉換。
[0017] 所述A/D轉換電路采用相關雙采樣模式，用于去除像元信號中的復位噪聲和暗電 流噪聲。
[0018] 所述信號處理電路包括微控制器ARM和串口通訊電路。
[0019] 所述高速數(shù)據(jù)緩存FIFO具有獨立的讀寫時鐘，所述讀寫時鐘的讀使能端、寫使能 端和讀時鐘分別接收所述微控制器ARM的通用I/O端口一、端口二和端口三輸出的控制信 號；高速數(shù)據(jù)緩存FIFO的輸出使能端和復位端與所述微控制器ARM的通用I/O端口四和端 口五相相接；所述高速數(shù)據(jù)緩存FIFO的輸出端口直接接入所述信號處理電路的輸入端口。
[0020] 所述CPLD驅動電路輸出的轉移脈沖信號輸出到所述微控制器ARM的捕獲端口作 為捕獲中斷信號，所述微控制器ARM通過定時器提供定時中斷信號；所述微控制器ARM直接 接收所述高速數(shù)據(jù)緩存FIFO輸出的像元數(shù)字信號。
[0021] 本實用新型產(chǎn)生的有益效果是：本實用新型能夠對CCD輸出的像元信號進行高速 采集和處理，得到精確的像點定位值，通過合理選擇硬件資源和設計軟件算法，在保證原始 像元信號準確性的同時又提升整個系統(tǒng)的測量精度，裝置的分立電路較少，電路結構簡單 且測量速度快，尤其適用于對物體微小位移的高精度測量。

【專利附圖】

【附圖說明】
[0022] 圖1為本實用新型一種二相線陣(XD數(shù)據(jù)采集與處理系統(tǒng)的結構框圖；
[0023] 圖2為本實用新型一種二相線陣C⑶數(shù)據(jù)采集與處理系統(tǒng)的A/D工作時鐘和高速 數(shù)據(jù)緩存FIFO寫時鐘的時序圖；
[0024] 圖3為本實用新型一種二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)的A/D轉換器與高速數(shù) 據(jù)緩存FIFO的電路連接示意圖；
[0025] 圖4為本實用新型一種二相線陣(XD數(shù)據(jù)采集與處理系統(tǒng)的信號處理電路原理 圖；
[0026] 圖5為本實用新型一種二相線陣C⑶數(shù)據(jù)采集與處理系統(tǒng)的微控制器ARM的工作 流程圖；
[0027] 圖6為本實用新型一種二相線陣C⑶數(shù)據(jù)采集與處理系統(tǒng)的改進的重心算法示意 圖（以一次實例為例）。
[0028] 圖中：CPLD驅動電路①、二相線陣CCD傳感器②、A/D轉換電路③、高速數(shù)據(jù)緩存 FIFO④、信號處理電路⑤、光源燈控制電路⑥。

【具體實施方式】
[0029] 如圖1所示的一種二相線陣(XD數(shù)據(jù)采集與處理系統(tǒng)，包括CPLD驅動電路①、二 相線陣CCD傳感器②、A/D轉換電路③、高速數(shù)據(jù)緩存FIFO④、信號處理電路⑤和光源燈控 制電路⑥，二相線陣CCD傳感器②輸出模擬像元信號給A/D轉換電路③，A/D轉換電路③經(jīng) 過預處理及模數(shù)轉換將數(shù)字化的像元信號即數(shù)字像元信號輸出給高速數(shù)據(jù)緩存FIFO④， 高速數(shù)據(jù)緩存FIFO④通過輸出端口將數(shù)字像元信號傳送給信號處理電路⑤；CPLD驅動電 路①將時鐘脈沖信號、工作脈沖信號和寫時鐘脈沖信號分別輸出給二相線陣CCD傳感器 ②、A/D轉換電路③和高速數(shù)據(jù)緩存FIFO④，并分別輸出使能信號和中斷信號給A/D轉換 電路③和信號處理電路⑤；信號處理電路⑤輸出控制信號給高速數(shù)據(jù)緩存FIFO④和光源 燈控制電路⑥，并輸出功能配置時序信號給A/D轉換電路③。
[0030] A/D工作時鐘和高速數(shù)據(jù)緩存FIFO寫時鐘的時序圖如圖2所示，CPLD驅動電路① 提供整套裝置所需的全部工作時鐘（除了所述高速數(shù)據(jù)緩存FIFO④的讀時鐘），即二相線 陣CCD傳感器②和A/D轉換電路③的工作時鐘、及高速數(shù)據(jù)緩存FIFO④的寫時鐘，用于保 證數(shù)據(jù)的采集、存儲與CCD輸出信號三者之間的同步；同時CPLD驅動電路①給A/D轉換電 路③提供輸出使能信號，使得A/D轉換器只在二相線陣CCD傳感器輸出像元信號時輸出轉 換數(shù)據(jù)，避免A/D轉換器進行不必要的工作，從而延長了 A/D轉換器的使用壽命；另外CPLD 驅動電路①給信號處理電路⑤提供中斷信號，指明二相線陣CCD傳感器②輸出一幀像元信 號的起始點和終止點，用于保證采集的數(shù)據(jù)信號的完整性。
[0031] 由于高速數(shù)據(jù)緩存FIFO④具有獨立的讀寫時鐘，使得數(shù)據(jù)存儲和讀取互不干擾， 保證數(shù)據(jù)采集與數(shù)據(jù)處理兩部分相互獨立。本系統(tǒng)通過選取高精度的CCD傳感器和A/D轉 換器，采取先存后取的順序對一幀位移信號進行完整提取和高精度定點細分處理，提高了 系統(tǒng)的測量精度；同時，本系統(tǒng)的數(shù)據(jù)采樣速率可達30MSPS，信號處理電路⑤中的處理器 工作頻率可達100MHz，足以保證整個系統(tǒng)的測量速度。
[0032] A/D轉換器與高速數(shù)據(jù)緩存FIFO④的電路連接如圖3所示：所述A/D轉換電路③ 米用ADI公司的AD9826,它屬于一款完整的(XD信號處理器，內(nèi)嵌輸入箝位、相關雙米樣、 偏移DAC和可編程增益放大等模塊，二相線陣CCD傳感器②將代表當前位移信號的光信號 轉換為電荷信號并按序分奇偶兩路同時輸出，經(jīng)過去耦電容除去直流5V后分別輸送給A/D 轉換電路③的模擬輸入端VINR和VING ;A/D轉換電路③的SPI引腳SCLK、SLOAD、SDATA分 別與信號處理電路⑤中ARM處理器的GPI00. 15、GPI00. 16、GPI00. 18相接，通過ARM輸出 配置時序完成對AD轉換器的功能選擇；MD轉換電路③采用相關雙采樣模式以去除信號中 的復位噪聲和暗電流噪聲，從而保證提取信號的準確性；A/D轉換電路③所需的工作時鐘 CDSCLK1、CDSCLK2、ADCCLK由CPLD驅動電路①提供，CPLD驅動電路①輸出的轉移脈沖SH接 入A/D轉換電路③的輸出使能端控制A/D轉換電路③輸出的開閉；A/D轉換電路③的數(shù) 字輸出端D7-D0盡可能近的接入高速數(shù)據(jù)緩存FIFO④的輸入端D7-D0,從而最大限度的減 少數(shù)字輸出線上的負載。
[0033] 高速數(shù)據(jù)緩存FIFO④采用IDT公司的IDT72V251，容量為8Kx9bit，讀寫時鐘最 高可達66. 7MHz。IDT72V251讀使能端、寫使能端、讀時鐘RCLK分別接收信 號處理電路⑤中ARM處理器的通用1/0端口 GPI01. 15(端口一）、GPI02. 10(端口二）、 GPI02. 12 (端口三）輸出的控制信號；CPLD驅動電路①根據(jù)ADCCLK時序作相應延時得到 ADCCLK2時序并輸出到高速數(shù)據(jù)緩存FIFO④的寫時鐘端WCLK ;高速數(shù)據(jù)緩存FIFO④的輸 出使能端和復位段巧與ARM處理器通用1/0端口 GPI01. 17(端口四）、GPI02. 13(端 口五）相接；高速數(shù)據(jù)緩存FIFO④的輸出端Q7-Q0分別接入信號處理電路⑤的輸入端 GPI02. 7-2. 0,雖然CPLD驅動電路①輸出給A/D轉換電路③的信號電平為0V/5V，高速數(shù)據(jù) 緩存FIFO④的供電電壓為3. 3V，但選擇的A/D轉換器AD9826的模擬輸入端供電電壓為5V， 數(shù)字輸出端供電電壓可為5V/3. 3V，從而A/D轉換電路③的輸出可以直接接入高速數(shù)據(jù)緩 存FIFO④的輸入端口而不需額外的電壓轉換芯片，減少了分立電路數(shù)量，使電路結構更加 簡單。
[0034] 本系統(tǒng)的信號處理電路原理圖如圖4所示，信號處理電路⑤由微控制器ARM和串 口通訊電路組成，其中ARM采用NXP公司的LPCI768,其以Cortex-M3為內(nèi)核，工作頻率高 達100MHz，是整套系統(tǒng)的核心，它既是整個系統(tǒng)的控制器又是信號數(shù)據(jù)處理器。本系統(tǒng)的所 有控制功能均由微控制器ARM實現(xiàn)，其輸出信號包括兩路光源燈開關控制信號（GPI01. 0和 GPI01. 1)、A/D轉換器功能配置信號（GPI00. 15、GPI00. 16、GPI00. 18)、高速數(shù)據(jù)緩存FIFO 讀寫控制信號（GPI01. 15、GPI02. 10)/讀數(shù)時鐘（GPI02. 12)/輸出使能信號（GPI01. 17)/ 復位信號（GPI02. 13)、傳輸給上位機的計算結果（串口）；CPLD驅動電路①輸出的轉移脈 沖信號SH與微控制器ARM的GPI01. 26腳相連，作為中斷信號；由于高速FIFO輸出信號 為3. 3V邏輯電平，所以微控制器ARM的管腳GPI02. 7-2. 0可直接接收所述高速數(shù)據(jù)緩存 FIFO④輸出的像元數(shù)字信號，無需電平轉換。
[0035] 微控制器ARM的工作流程圖如圖5所示，主要包括系統(tǒng)各部分的初始化（包括 ARM系統(tǒng)初始化、串口通信初始化、光源燈控制引腳初始化、AD9826功能配置、高速數(shù)據(jù)緩 存FIFO初始化、定時器初始化、計數(shù)器捕獲功能初始化和看門狗初始化），啟動定時器（用 于打開一路光源燈（光源燈1)并使能計數(shù)器捕獲功能），捕獲SH下降沿時開啟高速FIFO 寫功能，捕獲SH上升沿時關閉高速FIFO寫功能并開始讀取高速FIFO鎖存的數(shù)據(jù)，處理數(shù) 據(jù)得到計算結果，結果傳遞給上位機，等待下一次定時時間到，開啟另一路光源燈（光源燈 2)并進行后續(xù)相同操作。其工作原理具體為：
[0036] 微控制器ARM通過定時器Timer3提供定時中斷信號，每隔一段時間切換開/閉 光源燈控制電路⑥中的兩路光源燈（地震監(jiān)測通常檢測包括南北/東西的二維位移，其他 應用場合可只留其中的一路光源燈），經(jīng)過一定光照時間后CCD開始輸出兩路奇偶電荷信 號，經(jīng)過所述A/D轉換電路③整合為一路信號并進行模數(shù)轉換；CPLD驅動電路①輸出的轉 移脈沖信號SH送入AD9826的輸出使能端，用于在CCD輸出電荷信號期間（即SH保持低電 平）使能AD9826輸出轉換數(shù)據(jù)，同時轉移脈沖信號SH還送入微控制器ARM的內(nèi)置計數(shù)器 TimerO的捕獲單元中，用于在CCD每個輸出周期的起始點捕獲SH的下降沿并產(chǎn)生捕獲中 斷，繼而啟動高速數(shù)據(jù)緩存FIFO④開始存儲AD轉換數(shù)據(jù)；并在隨后的SH上升沿處再次產(chǎn) 生捕獲中斷，關閉高速FIFO的寫功能，繼而開啟高速FIFO的讀功能，讀取FIFO鎖存的一幀 數(shù)字量。由于計算光縫位置只需要CCD輸出的有效信號，為避免增加硬件篩選電路可能引 入的不必要干擾，本系統(tǒng)采用軟件方法實現(xiàn)有效信號的提取，即通過先空讀128個虛設單 元再讀取并存儲接下來的7450個數(shù)字量得到一幀完整的有效信號，繼而采用重心法計算 出每幀數(shù)據(jù)的重心位置值，并通過串口電路傳遞給上位機。
[0037] 由于最大值法、二值化法等像點定位算法存在受噪聲影響大，分辨率低、測量準確 度差等問題，為了提高光縫定位的精度，本裝置采用改進的重心算法提取CCD輸出信號所 含的像點位置值。
[0038] 以一次實例為例，改進的重心算法不意圖如圖6所不，由于CCD輸出的有效信號數(shù) 量較多，為了加快處理速度，對傳統(tǒng)的重心算法進行了如下改進，在系統(tǒng)應用之前，首先通 過實驗得到CCD全亮與全暗的中間值作為算法所用的判斷閾值，第一次循環(huán)時，根據(jù)此閾 值進行比較判斷，找出左邊界、右邊界，并將所有數(shù)值疊加求和，循環(huán)結束后，得到像元平均 亮度作為背景值，根據(jù)第一次循環(huán)找到的邊界，分別向左右延伸與背景值比較，找出真正的 左、右邊界。第二次循環(huán)，在真邊界范圍內(nèi)計算重心，重心的計算方法是：
[0039]

【權利要求】
1. 一種二相線陣(XD數(shù)據(jù)采集與處理系統(tǒng)，其特征在于，包括CPLD驅動電路、二相線陣 CCD傳感器、A/D轉換電路、高速數(shù)據(jù)緩存FIFO、信號處理電路、光源燈控制電路和上位機， 其中： 所述二相線陣CCD傳感器用于將模擬像元信號輸出給所述A/D轉換電路，所述A/D轉 換電路經(jīng)過預處理及模數(shù)轉換將數(shù)字化后的模擬像元信號即數(shù)字像元信號輸出給所述高 速數(shù)據(jù)緩存FIFO,所述高速數(shù)據(jù)緩存FIFO通過輸出端口將數(shù)字像元信號傳送給所述信號 處理電路，所述信號處理電路將數(shù)據(jù)處理結果傳輸給所述上位機； 所述CPLD驅動電路用于將驅動時鐘脈沖信號、工作時鐘脈沖信號和寫時鐘脈沖信號 分別輸出給所述二相線陣CCD傳感器、A/D轉換電路和高速數(shù)據(jù)緩存FIFO,并將中斷信號輸 出給所述信號處理電路，用于指明所述二相線陣CCD傳感器輸出一幀像元信號的起始點和 終止點； 所述信號處理電路將控制信號輸出給所述高速數(shù)據(jù)緩存FIFO和所述光源燈控制電 路，并將功能配置時序信號輸出給所述A/D轉換電路。
2. 如權利要求1所述的二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)，其特征在于，所述CPLD驅 動電路將輸出使能信號輸出給所述A/D轉換電路，用于使得所述A/D轉換器只在所述二相 線陣CCD傳感器輸出像元信號時輸出轉換數(shù)據(jù)。
3. 如權利要求2所述的二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)，其特征在于，所述A/D轉換 電路的集成處理芯片為三通道架構，每個所述通道包括電連接的輸入箝位電路、相關雙采 樣器、偏移DAC和可編程增益放大器在內(nèi)的預處理模塊，各通道通過多路復用方式接入16 位ADC ;所述集成處理芯片的雙通道模式自動實現(xiàn)奇偶路同時輸出的CCD信號的兩相到一 相的轉換。
4. 如權利要求3所述的二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)，其特征在于，所述二相線 陣CCD傳感器將代表當前位移信號的光信號轉換為電荷信號，并將所述電荷信號按序分奇 偶兩路同時輸出，輸出的所述電荷信號經(jīng)去耦電容分別輸送給所述A/D轉換電路的模擬輸 入端。
5. 如權利要求3所述的二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)，其特征在于，所述A/D轉換 電路采用相關雙采樣模式，用于去除像元信號中的復位噪聲和暗電流噪聲。
6. 如權利要求1所述的二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)，其特征在于，所述信號處理 電路包括微控制器ARM和串口通訊電路。
7. 如權利要求6所述的二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)，其特征在于，所述高速數(shù)據(jù) 緩存FIFO具有獨立的讀寫時鐘，所述讀寫時鐘的讀使能端、寫使能端和讀時鐘分別接收所 述微控制器ARM的通用I/O端口一、端口二和端口三輸出的控制信號；高速數(shù)據(jù)緩存FIFO 的輸出使能端、復位端分別與所述微控制器ARM的通用I/O端口四、端口五相連接；所述高 速數(shù)據(jù)緩存FIFO的輸出端口直接接入所述信號處理電路的輸入端口。
8. 如權利要求7所述的二相線陣CCD數(shù)據(jù)采集與處理系統(tǒng)，其特征在于，所述CPLD驅 動電路輸出的轉移脈沖信號輸出到所述微控制器ARM的捕獲端口作為捕獲中斷信號，所述 微控制器ARM通過定時器提供定時中斷信號；所述微控制器ARM直接接收所述高速數(shù)據(jù)緩 存FIFO輸出的像元數(shù)字信號。
【文檔編號】G01B11/02GK204100994SQ201420342221
【公開日】2015年1月14日 申請日期:2014年6月26日 優(yōu)先權日:2014年6月26日
【發(fā)明者】王秀, 盧海燕, 占偉偉, 楊振宇, 蔡莉 申請人:中國地震災害防御中心