一種多節(jié)正負(fù)電壓快速采集電路的制作方法
【專利摘要】本實(shí)用新型公開了一種多節(jié)正負(fù)電壓快速采集電路，包括若干電芯所組成的電芯組及電壓采集電路，所述電壓采集電路包括若干與電芯正負(fù)極相連包含有依次連接的RC濾波電路、開關(guān)電路及選通開關(guān)電路的采集支路，將該選通后的電壓通過分壓電路處理成最大正負(fù)電壓絕對值保持在預(yù)設(shè)電壓值內(nèi)的電壓值，并通過加法電路將略大于分壓電路輸出電壓最大絕對值的偏置電壓與分壓電路輸出電壓相疊加，消除負(fù)電壓后輸出到ADC芯片。與現(xiàn)有技術(shù)相比，能實(shí)現(xiàn)電壓的快速采集，利用較為簡單的電路實(shí)現(xiàn)消除負(fù)電壓，達(dá)到多節(jié)正負(fù)電壓的快速采集的目的，避免使用可檢測負(fù)電壓的高價(jià)ADC芯片，提高了企業(yè)效益。
【專利說明】一種多節(jié)正負(fù)電壓快速采集電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種電壓采集電路，特別是一種多節(jié)正負(fù)電壓快速采集電路。

【背景技術(shù)】
[0002]模擬-數(shù)字轉(zhuǎn)換器，英文簡稱ADC，在現(xiàn)代數(shù)字電路中是一個(gè)很重要的設(shè)備，它負(fù)責(zé)將模擬信號轉(zhuǎn)換為數(shù)字信號。目前幾乎所有的處理器都在芯片內(nèi)部集成了 ADC。目前電池管理系統(tǒng)中普通ADC芯片不能采集負(fù)電壓，當(dāng)有負(fù)電壓出現(xiàn)的時(shí)候，并不能有效采集負(fù)電壓信息，往往造成漏采集的情況，而能采集負(fù)電壓的ADC芯片價(jià)位高，企業(yè)為此付出的成本代價(jià)較大，不符合企業(yè)的利益需求。且一般多節(jié)電芯電壓采集電路，需要逐節(jié)采集電芯電壓，傳統(tǒng)方法采集速度較慢，其準(zhǔn)確性會(huì)因?yàn)檩^慢的采集速度受到較大的影響。
實(shí)用新型內(nèi)容
[0003]有鑒于此，本實(shí)用新型需要解決的問題是提供一種可檢測負(fù)電壓并且能快速采集的用于多節(jié)電池的正負(fù)電壓快速采集電路。
[0004]本實(shí)用新型的技術(shù)方案如下:
[0005]一種多節(jié)正負(fù)電壓快速采集電路，包括若干電芯所組成的電芯組及電壓采集電路，所述電壓采集電路包括若干與電芯正負(fù)極相連包含有依次連接的RC濾波電路、開關(guān)電路及選通開關(guān)電路的采集支路，還包括
[0006]-分壓電路，所述將與電芯正極相連選通后的采集支路的電壓信號輸入至分壓電路，以使其最大正負(fù)電壓絕對值保持在預(yù)設(shè)電壓值內(nèi)，輸出至加法電路。
[0007]-加法電路，所述加法電路將略大于分壓電路輸出電壓最大絕對值的偏置電壓與分壓電路輸出電壓相疊加，輸出所需的待測正電壓到ADC芯片。
[0008]優(yōu)選的，所述開關(guān)電路及選通開關(guān)電路使用光控MOS開關(guān)作為開關(guān)元件。
[0009]優(yōu)選的，所述開關(guān)電路與選通開關(guān)電路之間設(shè)有連接在相鄰支路之間用于保持各節(jié)電芯的信號的保持電容。
[0010]優(yōu)選的所述分壓電路包括第一分壓電阻及第二分壓電阻，所述第一分壓電阻一端與選通開關(guān)電路輸出端連接，另一端與加法電路輸入端連接，所述第二分壓電阻一端與第一分壓電阻與加法電路之間的節(jié)點(diǎn)連接，另一端接地。
[0011]優(yōu)選的，所述選通開關(guān)電路通過第一電壓跟隨器與分壓電路輸入端連接，分壓電路輸出端通過第二電壓跟隨器與加法電路連接。
[0012]優(yōu)選的，在分壓電路輸入端、輸出端及第一分壓電阻與第二跟隨器之間的節(jié)點(diǎn)處都設(shè)有接地的濾波電容。
[0013]優(yōu)選的，所述加法電路包括加法器，所述加法器同相輸入端連接兩個(gè)并聯(lián)的第一限流電阻及第二限流電阻，所述第一限流電阻另一端與分壓電路輸出端相連，預(yù)設(shè)電壓從第一限流電阻輸入到加法器，所述第四限流電阻另一端接地，且與采集到的電芯信號負(fù)端相連，所述第三限流電阻與加法器輸出端相連，所述加法器輸出端通過第五限流電阻與ADC芯片相連。
[0014]優(yōu)選的，所述第一限流電阻、第二限流電阻、第三限流電阻與第四限流電阻阻值相坐寸ο
[0015]優(yōu)選的，所述加法電路輸入端連接有包括電阻與濾波電容并聯(lián)并接地的濾波單
J Li ο
[0016]相對于現(xiàn)有技術(shù)，本實(shí)用新型包括以下有益效果:通過使用體積小、反應(yīng)快的光控MOS開關(guān)，以及采樣速率快的ADC芯片實(shí)現(xiàn)電壓的快速采集，同時(shí)體積小能節(jié)省PCB空間，便于布局及安裝；而通過分壓、加法電路可實(shí)現(xiàn)負(fù)電壓偏置到正電壓，可以利用較為簡單的電路實(shí)現(xiàn)消除負(fù)電壓，達(dá)到多節(jié)正負(fù)電壓的快速采集的目的，避免使用能直接采集正負(fù)電壓的高成本ADC芯片，從而可以簡化ADC芯片選擇。

【專利附圖】

【附圖說明】
[0017]圖1為本實(shí)用新型實(shí)施例所述采集電路的信號處理流程框圖；
[0018]圖2為本實(shí)用新型實(shí)施例所述采集電路的總體電路結(jié)構(gòu)示意圖；
[0019]圖3為本實(shí)用新型實(shí)施例所述采集電路的分壓電路結(jié)構(gòu)示意圖；
[0020]圖4為本實(shí)用新型實(shí)施例所述采集電路的加法電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0021]下面將結(jié)合附圖及實(shí)施例對本實(shí)用新型的內(nèi)容作進(jìn)一步的詳細(xì)說明。
[0022]圖1、2分別為本實(shí)用新型所述采集電路實(shí)施例的信號處理流程框圖及總體電路結(jié)構(gòu)示意圖。
[0023]如圖1、2所示，本實(shí)施例包括若干包含依次連接的以下部分的采集支路:由多節(jié)電芯組成的電芯組、RC濾波電路、MOS開關(guān)、保持電容、選通MOS開關(guān)，這些采集支路分別與電芯的正負(fù)極相連，其中，與電芯正極相連的采集支路匯集并連接到分壓電路中，并連接到加法電路加法器的同相輸入端，而與電芯負(fù)極相連的采集支路匯集并連接到加法電路加法器的反相輸入端。本實(shí)施例的采集電路中，采用3.7V電芯作為待測的標(biāo)準(zhǔn)電芯電壓，而MOS管考慮到快速采集的需要，本實(shí)施例使用了型號為體積小、反應(yīng)快的光控MOS管作為開關(guān)元件，需要說明的是，在實(shí)現(xiàn)過程中可根據(jù)實(shí)際需要參考不同電芯電壓對其中的元件規(guī)格作出相應(yīng)調(diào)整。
[0024]圖3為本實(shí)用新型所述采集電路實(shí)施例的分壓電路，該分壓電路包括依次連接的第一跟隨器、第一分壓電阻R7、第二分壓電阻R8、第二跟隨器，第一跟隨器的運(yùn)放U2A同相輸入端連接上級選通開關(guān)電路的輸出端，運(yùn)放U2A與運(yùn)放U2B輸出端與其相應(yīng)反相輸入端連接構(gòu)成跟隨器，并將第二跟隨器的運(yùn)放U2B輸出端信號輸出到加法電路。該第一分壓電阻R7串聯(lián)至第一跟隨器及第二跟隨器之間，該第二分壓電阻R8 —端連接到在第一分壓電阻R7與第二跟隨器之間的節(jié)點(diǎn)，另一端接地，該分壓電路輸入端及輸出端處分別連接有接地的濾波電容C3和C5，并且在第一分壓電阻R7與第二跟隨器之間的節(jié)點(diǎn)處也連接有接地的濾波電容C4。需要注意的是，在應(yīng)用中可根據(jù)實(shí)際需要選用合適型號的運(yùn)放，本實(shí)用新型并不作特別限定。
[0025]圖4為本實(shí)用新型所述采集電路實(shí)施例的加法電路，該加法電路包括一個(gè)運(yùn)放構(gòu)成的加法器，加法器的同相輸入端連接著第一限流電阻Rl和第二限流電阻R2，將略大于分壓電路輸出電壓最大絕對值的偏置電壓AD從第一限流電阻Rl輸入到加法器，而第二限流電阻R2與分壓電路的輸出端相連，而加法器的反相輸入端連接第三限流電阻R3和第四限流電阻R4，其中，電阻第三限流R3與加法器的輸出端相連接，第四限流電阻R4與該電路的地相連，同時(shí)與采集到的電芯信號負(fù)端相連，該加法器的輸出端通過電阻R6與ADC芯片相連，需要注意的是，這里的限流電阻Rl到R4的阻值應(yīng)當(dāng)相等，構(gòu)成一個(gè)完整的同相加法器。該加法器用于將分壓以后的待測電壓與偏置電壓AD相疊加,產(chǎn)生一個(gè)大于參考電位的待測正電壓值，再將該待測正電壓值輸出至ADC芯片，本實(shí)施例使用精度12位以上，采樣速率10ksps以上的ADC芯片，型號可以根據(jù)實(shí)際需要作出改變。優(yōu)選的，在加法電路輸入端接入第五限流電阻R5與電容Cl、C2并聯(lián)并且接地的抗干擾單元，從而減少處理過程中產(chǎn)生的不必要的信號干擾，保證待測信號質(zhì)量。
[0026]在該實(shí)施例中，使用快速M(fèi)OS開關(guān)，有效提高了逐節(jié)電壓采集的速度，使得該電路可是實(shí)現(xiàn)快速采集電壓信號，當(dāng)經(jīng)過選通MOS開關(guān)的VINA+送到分壓電路時(shí)，通過圖3分壓電路將其進(jìn)行分壓輸出VINA1+，以使其出現(xiàn)的最大正負(fù)電壓的絕對值不超過預(yù)設(shè)電壓值VD，在這里2.5V為參考預(yù)設(shè)電壓，即其出現(xiàn)的最大正負(fù)電壓的絕對值不超過2.5V，輸入到圖4中的加法電路，加法電路的加法器將2.5伏的偏置電壓AD與分壓電路輸出的電壓進(jìn)行疊加，實(shí)現(xiàn)最終輸出的待測電壓偏置到參考電位之上，從而實(shí)現(xiàn)利用較為簡單的電路實(shí)現(xiàn)消除負(fù)電壓，達(dá)到多節(jié)正負(fù)電壓的快速采集的目的，避免使用能直接采集正負(fù)電壓的高成本ADC芯片，從而可以簡化ADC芯片選擇。
[0027]本實(shí)用新型中未具體介紹的功能模塊均可采用現(xiàn)有技術(shù)中成熟的功能模塊，在此不贅述。
[0028]上述實(shí)施例僅為本實(shí)用新型的較優(yōu)的實(shí)現(xiàn)方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對本實(shí)用新型專利范圍的限制。應(yīng)當(dāng)指出的是，對于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些顯而易見的替換形式均屬于本實(shí)用新型的保護(hù)范圍。
【權(quán)利要求】
1.一種多節(jié)正負(fù)電壓快速采集電路，包括若干電芯所組成的電芯組及電壓采集電路，其特征在于，所述電壓采集電路包括若干與電芯正負(fù)極相連包含有依次連接的RC濾波電路、開關(guān)電路及選通開關(guān)電路的采集支路，還包括 -分壓電路，所述將與電芯正極相連選通后的采集支路的電壓信號輸入至分壓電路，以使其最大正負(fù)電壓絕對值保持在預(yù)設(shè)電壓值內(nèi)，輸出至加法電路； -加法電路，所述加法電路將略大于分壓電路輸出電壓最大絕對值的偏置電壓與分壓電路輸出電壓相疊加，輸出所需的待測正電壓到ADC芯片。
2.根據(jù)權(quán)利要求1所述的多節(jié)正負(fù)電壓快速采集電路，其特征在于，所述開關(guān)電路及選通開關(guān)電路使用光控MOS開關(guān)作為開關(guān)元件。
3.根據(jù)權(quán)利要求1所述的多節(jié)正負(fù)電壓快速采集電路，其特征在于，所述開關(guān)電路與選通開關(guān)電路之間設(shè)有連接在相鄰支路之間用于保持各節(jié)電芯的信號的保持電容。
4.根據(jù)權(quán)利要求1所述的多節(jié)正負(fù)電壓快速采集電路，其特征在于，所述分壓電路包括第一分壓電阻及第二分壓電阻，所述第一分壓電阻一端與選通開關(guān)電路輸出端連接，另一端與加法電路輸入端連接，所述第二分壓電阻一端與第一分壓電阻與加法電路之間的節(jié)點(diǎn)連接，另一端接地。
5.根據(jù)權(quán)利要求4所述的多節(jié)正負(fù)電壓快速采集電路，其特征在于，所述選通開關(guān)電路通過第一電壓跟隨器與分壓電路輸入端連接，分壓電路輸出端通過第二電壓跟隨器與加法電路連接。
6.根據(jù)權(quán)利要求4或5任意一項(xiàng)所述的多節(jié)正負(fù)電壓快速采集電路，其特征在于，在分壓電路輸入端、輸出端及第一分壓電阻與第二跟隨器之間的節(jié)點(diǎn)處都設(shè)有接地的濾波電容。
7.根據(jù)權(quán)利要求1所述的多節(jié)正負(fù)電壓快速采集電路，其特征在于，所述加法電路包括加法器，所述加法器同相輸入端連接兩個(gè)并聯(lián)的第一限流電阻及第二限流電阻，所述第一限流電阻另一端與分壓電路輸出端相連，預(yù)設(shè)電壓從第一限流電阻輸入到加法器，所述加法器反相輸入端連接第三限流電阻及第四限流電阻，所述第四限流電阻另一端接地，且與采集到的電芯信號負(fù)端相連，所述第三限流電阻與加法器輸出端相連，所述加法器輸出端通過第五限流電阻與ADC芯片相連。
8.根據(jù)權(quán)利要求7所述的多節(jié)正負(fù)電壓快速采集電路，其特征在于，所述第一限流電阻、第二限流電阻、第三限流電阻與第四限流電阻阻值相等。
9.根據(jù)權(quán)利要求7或8任意一項(xiàng)所述的多節(jié)正負(fù)電壓快速采集電路，其特征在于，所述加法電路輸入端連接有包括電阻與濾波電容并聯(lián)并接地的抗干擾單元。
【文檔編號】G01R19/25GK204129110SQ201420470261
【公開日】2015年1月28日 申請日期:2014年8月20日 優(yōu)先權(quán)日:2014年8月20日
【發(fā)明者】劉飛, 文鋒, 阮旭松, 王占國, 鄒榮蓮 申請人:惠州市億能電子有限公司