一種雷達(dá)探測信號高精度延時產(chǎn)生裝置制造方法
【專利摘要】本實(shí)用新型公開了一種雷達(dá)探測信號高精度延時產(chǎn)生裝置及其控制方法，它包括第一FPGA模塊，第一FPGA模塊與DA模塊導(dǎo)線連接，DA模塊與延時單元導(dǎo)線連接，延時單元與衰減器導(dǎo)線連接，衰減器與阻抗匹配電路導(dǎo)線連接；其控制方法為：通過第一FPGA模塊產(chǎn)生雷達(dá)探測數(shù)字信號；DA模塊將數(shù)字信號轉(zhuǎn)換為模擬量雷達(dá)探測信號；通過延時單元得到不同動態(tài)范圍延時的雷達(dá)探測信號，通過衰減器進(jìn)行輸出功率修正；最后通過阻抗匹配電路后輸出端口輸出大范圍動態(tài)延時的雷達(dá)探測信號；解決了現(xiàn)有技術(shù)利用現(xiàn)場可編程門陣列（FPGA）實(shí)現(xiàn)延時，存在分辨率和精度差，采用印制電路板實(shí)現(xiàn)延時，輸出功率平坦度差以及延時動態(tài)范圍小等問題。
【專利說明】一種雷達(dá)探測信號高精度延時產(chǎn)生裝置

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于雷達(dá)探測信號技術(shù)，尤其涉及一種雷達(dá)探測信號高精度延時產(chǎn)生
>J-U ρ?α裝直。

【背景技術(shù)】
[0002]探測雷達(dá)目標(biāo)模擬器距離模擬電路，要求對雷達(dá)發(fā)射信號實(shí)現(xiàn)大的延時動態(tài)范圍、高分辨率、高精度的延時控制，以驗(yàn)證探測雷達(dá)是否可以滿足探測精度的需要；現(xiàn)有的精密延時技術(shù)存在延時動態(tài)范圍、分辨率及精度之間的矛盾。目前較先進(jìn)的技術(shù)是采用高精度的時間數(shù)字轉(zhuǎn)換技術(shù)，在單片現(xiàn)場可編程門陣列(FPGA)內(nèi)結(jié)合TDC技術(shù)、計數(shù)延時技術(shù)、小范圍數(shù)控延時技術(shù)，設(shè)計較高精度的目標(biāo)模擬器距離模擬電路。由于當(dāng)前FPGA性能的局限，F(xiàn)PGA的工作時鐘頻率無法太高，導(dǎo)致所能模擬目標(biāo)的距離分辨率很難達(dá)到厘米級。而采用印制電路板進(jìn)行延時會出現(xiàn)由于信號走線路徑不同造成輸出功率平坦度差和延時動態(tài)范圍小等問題。


【發(fā)明內(nèi)容】

[0003]本實(shí)用新型要解決的技術(shù)問題:提供一種雷達(dá)探測信號高精度延時產(chǎn)生裝置，以解決現(xiàn)有技術(shù)利用現(xiàn)場可編程門陣列(FPGA)實(shí)現(xiàn)延時，存在分辨率和精度差，采用印制電路板實(shí)現(xiàn)延時，輸出功率平坦度差以及延時動態(tài)范圍小等問題。
[0004]本實(shí)用新型技術(shù)方案:
[0005]一種雷達(dá)探測信號高精度延時產(chǎn)生裝置，它包括第一 FPGA模塊，第一 FPGA模塊與DA模塊導(dǎo)線連接，DA模塊與延時單元導(dǎo)線連接，延時單元與衰減器導(dǎo)線連接，衰減器與阻抗匹配電路導(dǎo)線連接，阻抗匹配電路輸出端輸出雷達(dá)探測信號，
[0006]所述的衰減器為0.25dB步進(jìn)功率數(shù)控衰減器。
[0007]所述的阻抗匹配電路為50歐姆的阻抗匹配電路。
[0008]所述的延時單元有五組，DA模塊與第一延時單元通過微帶線連接，第一延時單元與第二延時單元通過微帶線連接，第二延時單元與第三延時單元通過微帶線連接，第三延時單元與第四延時單元通過微帶線連接，第四延時單元與第五延時單元通過微帶線連接，第五延時單元與衰減器通過微帶線連接。
[0009]所述的延時單元包括輸入選擇開關(guān)，輸入選擇開關(guān)的輸出端分別與直通模塊和延時器的輸入端通過微帶線連接，直通模塊和延時器的輸出端與輸出選擇開關(guān)通過微帶線連接，所述的輸入選擇開關(guān)和輸出選擇開關(guān)均為單刀雙擲開關(guān)。
[0010]第二 FPGA模塊分別與延時單元和衰減器導(dǎo)線連接；第二 FPGA模塊的輸出端分別與延時單元的輸入選擇開關(guān)和輸出選擇開關(guān)的控制端導(dǎo)線連接。
[0011]本實(shí)用新型的有益效果:
[0012]本實(shí)用新型通過第一 FPGA模塊產(chǎn)生能實(shí)現(xiàn)延時動態(tài)范圍的雷達(dá)探測數(shù)字信號，經(jīng)過DA模塊轉(zhuǎn)換為模擬量的雷達(dá)探測信號，通過延時單元的五組延時輸出或直通輸出實(shí)現(xiàn)對雷達(dá)探測信號的大范圍動態(tài)延時，通過衰減器實(shí)現(xiàn)對雷達(dá)探測信號的輸出功率調(diào)整和修正，滿足輸出功率平坦度的需求，最后通過阻抗匹配電路，確保端口信號的阻抗匹配最終得到能夠滿足各種精度需求的大范圍動態(tài)延時雷達(dá)探測信號，本實(shí)用新型采用FPGA計數(shù)延時、功率修正和阻抗匹配等技術(shù)，可實(shí)現(xiàn)大的延時動態(tài)范圍、高分辨率、高精度的延時控制，驗(yàn)證新型探測雷達(dá)在測定位置和速度及其它特性方面是否滿足探測精度的需要，極大的提高了裝備的戰(zhàn)技性能；解決了現(xiàn)有技術(shù)利用現(xiàn)場可編程門陣列(FPGA)實(shí)現(xiàn)延時，存在分辨率和精度差，采用印制電路板實(shí)現(xiàn)延時，輸出功率平坦度差以及延時動態(tài)范圍小等問題。
[0013]【專利附圖】

【附圖說明】:
[0014]圖1為本實(shí)用新型實(shí)施例系統(tǒng)組成示意圖。
[0015]【具體實(shí)施方式】:
[0016]一種雷達(dá)探測信號高精度延時產(chǎn)生裝置，它包括第一 FPGA模塊，第一 FPGA模塊與DA模塊導(dǎo)線連接,DA模塊與延時單元通過微帶線連接,延時單元與衰減器通過微帶線連接，衰減器與阻抗匹配電路通過微帶線連接，阻抗匹配電路輸出端輸出雷達(dá)探測信號，
[0017]所述的衰減器為0.25dB的小步進(jìn)功率數(shù)控衰減器。
[0018]所述的阻抗匹配電路為50歐姆的阻抗匹配電路。
[0019]所述的延時單元有五組，DA模塊與第一延時單元通過微帶線連接，第一延時單元與第二延時單元通過微帶線連接，第二延時單元與第三延時單元通過微帶線連接，第三延時單元與第四延時單元通過微帶線連接，第四延時單元與第五延時單元通過微帶線連接，第五延時單元與衰減器通過微帶線連接。
[0020]所述的延時單元包括輸入選擇開關(guān)，輸入選擇開關(guān)的輸出端分別與直通模塊和延時器的輸入端通過微帶線連接，直通模塊和延時器的輸出端與輸出選擇開關(guān)通過微帶線連接，所述的輸入選擇開關(guān)和輸出選擇開關(guān)均為單刀雙擲開關(guān)。
[0021]第一延時單元包括第一單刀雙擲開關(guān)，第一單刀雙擲開關(guān)的輸出端與10ps延時器和第一直通模塊的輸入端連接，10ps延時器和第一直通模塊的的輸出端與第二單刀雙擲開關(guān)連接；第二延時單元包括第三單刀雙擲開關(guān)，第三單刀雙擲開關(guān)的輸出端與200ps延時器和第二直通模塊的輸入端連接，200ps延時器和第二直通模塊的的輸出端與第四單刀雙擲開關(guān)連接；第三延時單元包括第五單刀雙擲開關(guān)，第五單刀雙擲開關(guān)的輸出端與400ps延時器和第三直通模塊的輸入端連接，400ps延時器和第三直通模塊的的輸出端與第六單刀雙擲開關(guān)連接；第四延時單元包括第七單刀雙擲開關(guān)，第七單刀雙擲開關(guān)的輸出端與800ps延時器和第四直通模塊的輸入端連接，800ps延時器和第四直通模塊的的輸出端與第八單刀雙擲開關(guān)連接；第五延時單元包括第九單刀雙擲開關(guān)，第九單刀雙擲開關(guān)的輸出端與1600ps延時器和第五直通模塊的輸入端連接，1600ps延時器和第五直通模塊的的輸出端與第十單刀雙擲開關(guān)連接，第十單刀雙擲開關(guān)連接的輸出端與衰減器的輸入端導(dǎo)線連接，通過第二 FPGA模塊的輸出來控制各個單刀雙擲開關(guān)的控制端，可以實(shí)現(xiàn)對各個延時單元的輸入輸出信號控制，選擇不同的動態(tài)雷達(dá)探測信號輸出滿足不同的需求，解決現(xiàn)有技術(shù)雷達(dá)探測信號延時動態(tài)范圍小的問題。
[0022]第二 FPGA模塊分別與延時單元和衰減器導(dǎo)線連接；第二 FPGA模塊的輸出端分別與延時單元的輸入選擇開關(guān)和輸出選擇開關(guān)的控制端導(dǎo)線連接。
[0023]所述的一種雷達(dá)探測信號高精度延時產(chǎn)生裝置的控制方法，它包括下述步驟:
[0024]步驟1、通過第一 FPGA模塊產(chǎn)生延時動態(tài)范圍為3ns — 4.5ms的雷達(dá)探測數(shù)字信號;
[0025]步驟2、通過DA模塊將步驟I產(chǎn)生的數(shù)字信號轉(zhuǎn)換為模擬量的雷達(dá)探測信號；
[0026]步驟3、通過控制各個延時單元的輸入選擇開關(guān)，選擇雷達(dá)探測信號通過直通模塊直接輸出或通過延時單元的延時器進(jìn)行延時后輸出至延時單元的輸出選擇開關(guān)；
[0027]步驟4、通過各組延時單元后的雷達(dá)探測信號輸入至衰減器進(jìn)行輸出功率修正；
[0028]步驟5、衰減器進(jìn)行功率修正后的雷達(dá)探測信號輸入至阻抗匹配電路實(shí)現(xiàn)雷達(dá)探測信號的阻抗匹配，通過阻抗匹配電路后輸出端口輸出雷達(dá)探測信號。
[0029]步驟3所述的控制各個延時單元的輸入選擇開關(guān)是通過第二 FPGA模塊進(jìn)行控制。
[0030]步驟4所述的衰減器進(jìn)行輸出功率修正是通過第二 FPGA模塊控制衰減器來實(shí)現(xiàn)。
【權(quán)利要求】
1.一種雷達(dá)探測信號高精度延時產(chǎn)生裝置，它包括第一 FPGA模塊，其特征在于:第一FPGA模塊與DA模塊導(dǎo)線連接，DA模塊與延時單元導(dǎo)線連接，延時單元與衰減器導(dǎo)線連接，衰減器與阻抗匹配電路導(dǎo)線連接，阻抗匹配電路輸出端輸出雷達(dá)探測信號。
2.根據(jù)權(quán)利要求1所述的一種雷達(dá)探測信號高精度延時產(chǎn)生裝置，其特征在于:所述的衰減器為0.25dB步進(jìn)功率數(shù)控衰減器。
3.根據(jù)權(quán)利要求1所述的一種雷達(dá)探測信號高精度延時產(chǎn)生裝置，其特征在于:所述的阻抗匹配電路為50歐姆的阻抗匹配電路。
4.根據(jù)權(quán)利要求1所述的一種雷達(dá)探測信號高精度延時產(chǎn)生裝置，其特征在于:所述的延時單元有五組，DA模塊與第一延時單元通過微帶線連接,第一延時單元與第二延時單元通過微帶線連接，第二延時單元與第三延時單元通過微帶線連接，第三延時單元與第四延時單元通過微帶線連接，第四延時單元與第五延時單元通過微帶線連接，第五延時單元與衰減器通過微帶線連接。
5.根據(jù)權(quán)利要求1或4所述的一種雷達(dá)探測信號高精度延時產(chǎn)生裝置，其特征在于:所述的延時單兀包括輸入選擇開關(guān)，輸入選擇開關(guān)的輸出端分別與直通模塊和延時器的輸入端通過微帶線連接，直通模塊和延時器的輸出端與輸出選擇開關(guān)通過微帶線連接，所述的輸入選擇開關(guān)和輸出選擇開關(guān)均為單刀雙擲開關(guān)。
6.根據(jù)權(quán)利要求1所述的一種雷達(dá)探測信號高精度延時產(chǎn)生裝置，其特征在于:第二FPGA模塊分別與延時單元和衰減器導(dǎo)線連接；第二 FPGA模塊的輸出端分別與延時單元的輸入選擇開關(guān)和輸出選擇開關(guān)的控制端導(dǎo)線連接。
【文檔編號】G01S7/282GK204116600SQ201420566199
【公開日】2015年1月21日 申請日期:2014年9月28日 優(yōu)先權(quán)日:2014年9月28日
【發(fā)明者】潘積文, 賴寒昱, 廖海黔 申請人:貴州航天計量測試技術(shù)研究所