本申請涉及半導(dǎo)體集成電路的
技術(shù)領(lǐng)域：
，具體而言，涉及一種芯片的地址測試方法及芯片的失效分析方法。
背景技術(shù)：
：在芯片的失效分析過程中，工程師需要分析出芯片(例如在靜態(tài)隨機(jī)存儲器)中的物理地址和電性地址的對應(yīng)關(guān)系，然后利用該對應(yīng)關(guān)系以及芯片中失效點(diǎn)的電性地址獲得失效點(diǎn)的物理地址，再對失效點(diǎn)進(jìn)行失效分析(例如物理失效分析等)。一般情況下，芯片的設(shè)計者(designers)知曉芯片中物理地址和電性地址的對應(yīng)關(guān)系，然而芯片的生產(chǎn)者和測試者并不知曉芯片中物理地址和電性地址的對應(yīng)關(guān)系。目前，通常采用以下步驟對芯片進(jìn)行地址分析：首先，采用聚焦離子束對芯片中的部分比特位(Bit)進(jìn)行標(biāo)記以形成標(biāo)記點(diǎn)，并記錄標(biāo)記點(diǎn)的物理地址；然后，對芯片進(jìn)行測試以獲得標(biāo)記點(diǎn)的電性地址；最后，根據(jù)標(biāo)記點(diǎn)的物理地址和電性地址推斷出芯片中物理地址和電性地址的對應(yīng)關(guān)系。然而，上述芯片的地址測試方法僅適用于芯片中字線(WL)和位線(BL)連續(xù)排列的情況。當(dāng)芯片中字線和位線隨機(jī)排列時，采用上述地址測試方法并不能分析出芯片中物理地址和電性地址的對應(yīng)關(guān)系。針對上述問題，目前還沒有有效的解決方法。技術(shù)實(shí)現(xiàn)要素：本申請旨在提供一種芯片的地址測試方法及芯片的失效分析方法，以準(zhǔn)確分析出芯片中物理地址和電性地址的對應(yīng)關(guān)系。為了實(shí)現(xiàn)上述目的，本申請?zhí)峁┝艘环N芯片的地址測試方法，該芯片包括沿字線和位線的方向排列的多個比特位，該地址測試方法包括以下步驟：步驟S1、對芯片中的部分比特位進(jìn)行標(biāo)記以形成標(biāo)記點(diǎn)，并獲得標(biāo)記點(diǎn)的電性地址和物理地址；步驟S2、對芯片進(jìn)行失效測試以獲得芯片中雙比特位失效點(diǎn)的電性地址，雙比特位失效點(diǎn)由在字線或位線的方向上相連的兩個失效的比特位組成，并將雙比特位失效點(diǎn)中兩個比特位的電性地址的差值的絕對值作為雙比特位失效點(diǎn)的電性地址差值；步驟S3、根據(jù)雙比特位失效點(diǎn)的電性地址差值獲取芯片中各比特位的電性地址的排列范圍；步驟S4、將芯片中各比特位的電性地址的排列范圍與標(biāo)記點(diǎn)的電性地址進(jìn)行對照，以確定芯片中各比特位的電性地址和物理地址。進(jìn)一步地，步驟S1包括：采用聚焦離子束對芯片中的部分比特位進(jìn)行標(biāo)記以形成標(biāo)記點(diǎn)，并記錄標(biāo)記點(diǎn)的物理地址；對芯片進(jìn)行測試以獲得標(biāo)記點(diǎn)的電性地址。進(jìn)一步地，步驟S1中，以隨機(jī)方式或均勻分布方式在芯片上形成3～15個標(biāo)記點(diǎn)。進(jìn)一步地，步驟S2中，獲得雙比特位失效點(diǎn)的電性地址的步驟包括：對芯片進(jìn)行測試以獲得芯片中的失效點(diǎn)的電性地址，失效點(diǎn)包括雙比特位失效點(diǎn)、字線失效點(diǎn)、位線失效點(diǎn)和單比特位失效點(diǎn)；從失效點(diǎn)的電性地址中除去字線失效點(diǎn)、位線失效點(diǎn)和單比特位失效點(diǎn)的電性地址，以獲得雙比特位失效點(diǎn)的電性地址。進(jìn)一步地，步驟S2中，當(dāng)雙比特位失效點(diǎn)包括在字線的方向上相連的兩個比特位時，雙比特位失效點(diǎn)的電性地址差值為雙比特位失效點(diǎn)中兩個比特位在字線的方向上的電性地址的差值的絕對值；當(dāng)雙比特位失效點(diǎn)包括在位線的方向上相連的兩個比特位時，雙比特位失效點(diǎn)的電性地址差值為雙比特位失效點(diǎn)中兩個比特位在位線的方向上的電性地址的差值的絕對值。進(jìn)一步地，步驟S3包括：根據(jù)芯片中所有比特位的電性地址和雙比特位失效點(diǎn)的電性地址差值獲取各比特位的電性地址的排列子集；對所有排列子集進(jìn)行并集運(yùn)算，以獲得各比特位的電性地址的排列范圍。進(jìn)一步地，在步驟S1之后，地址測試方法還包括判斷字線和位線是否連續(xù)排列的步驟；當(dāng)字線和位線連續(xù)排列時，直接獲得芯片中各比特位的電性地址和物理地址；當(dāng)字線和位線不連續(xù)排列時，執(zhí)行步驟S2、步驟S3和步驟S4以獲得芯片中各比特位的電性地址和物理地址。進(jìn)一步地，雙比特位失效點(diǎn)的電性地址差值為1和9。進(jìn)一步地，芯片為靜態(tài)隨機(jī)存儲器。同時，本申請還提供了一種芯片的失效分析方法，包括測試獲得芯片中的失效點(diǎn)的電性地址，根據(jù)芯片中各比特位的電性地址和物理地址獲得失效點(diǎn)的物理地址，以及對失效點(diǎn)進(jìn)行失效分析的步驟，其中，利用本申請?zhí)峁┑纳鲜龅刂窚y試方法確定芯片中各比特位的電性地址和物理地址。應(yīng)用本申請的技術(shù)方案，本申請通過獲取芯片中的雙比特位失效點(diǎn)和雙比特位失效點(diǎn)的電性地址差值，并根據(jù)雙比特位失效點(diǎn)的電性地址差值獲取芯片中各比特位的電性地址的排列范圍，以及將芯片中各比特位的電性地址的排列范圍與標(biāo)記點(diǎn)的電性地址進(jìn)行對照，從而確定了芯片中各比特位的電性地址和物理地址，即準(zhǔn)確分析出了芯片中物理地址和電性地址的對應(yīng)關(guān)系。附圖說明構(gòu)成本申請的一部分的說明書附圖用來提供對本申請的進(jìn)一步理解，本申請的示意性實(shí)施例及其說明用于解釋本申請，并不構(gòu)成對本申請的不當(dāng)限定。在附圖中：圖1示出了本申請實(shí)施方式所提供的芯片的地址測試方法的流程示意圖；圖2示出了在本申請一種優(yōu)選實(shí)施方式所提供的芯片的地址測試方法中，雙比特位失效 點(diǎn)的電性地址差值的分布圖；圖3示出了在本申請一種優(yōu)選實(shí)施方式所提供的芯片的地址測試方法中，雙比特位失效點(diǎn)的電性地址差值等于1時芯片中的比特位的電性地址的分布圖；圖4示出了在本申請一種優(yōu)選實(shí)施方式所提供的芯片的地址測試方法中，雙比特位失效點(diǎn)的電性地址差值等于9時芯片中的比特位的電性地址的分布圖；以及圖5示出了在本申請一種優(yōu)選實(shí)施方式所提供的芯片的地址測試方法中，芯片中各比特位的電性地址和物理地址。具體實(shí)施方式需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本申請。需要注意的是，這里所使用的術(shù)語僅是為了描述具體實(shí)施方式，而非意圖限制根據(jù)本申請的示例性實(shí)施方式。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式，此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。為了便于描述，在這里可以使用空間相對術(shù)語，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用來描述如在圖中所示的一個器件或特征與其他器件或特征的空間位置關(guān)系。應(yīng)當(dāng)理解的是，空間相對術(shù)語旨在包含除了器件在圖中所描述的方位之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為“在其他器件或構(gòu)造上方”或“在其他器件或構(gòu)造之上”的器件之后將被定位為“在其他器件或構(gòu)造下方”或“在其他器件或構(gòu)造之下”。因而，示例性術(shù)語“在……上方”可以包括“在……上方”和“在……下方”兩種方位。該器件也可以其他不同方式定位(旋轉(zhuǎn)90度或處于其他方位)，并且對這里所使用的空間相對描述作出相應(yīng)解釋。正如
背景技術(shù)：
中所介紹的，現(xiàn)有芯片的地址測試方法僅適用于芯片中字線(WL)和位線(BL)連續(xù)排列的情況，當(dāng)芯片中字線和位線隨機(jī)排列時，采用現(xiàn)有地址測試方法并不能分析出芯片中物理地址和電性地址的對應(yīng)關(guān)系。本申請的發(fā)明人針對上述問題進(jìn)行研究，提出了一種芯片的地址測試方法。該芯片包括沿字線和位線的方向排列的多個比特位，如圖1所示，該地址測試方法包括以下步驟：步驟S1、對芯片中的部分比特位進(jìn)行標(biāo)記以形成標(biāo)記點(diǎn)，并獲得標(biāo)記點(diǎn)的電性地址和物理地址；步驟S2、對芯片進(jìn)行失效測試以獲得芯片中雙比特位失效點(diǎn)的電性地址，雙比特位失效點(diǎn)由在字線或位線的方向上相連的兩個失效的比特位組成，并將雙比特位失效點(diǎn)中兩個比特位的電性地址的差值的絕對值作為雙比特位失效點(diǎn)的電性地址差值；步驟S3、根據(jù)雙比特位失效點(diǎn)的電性地址差值獲取芯片中各比特位的電性地址的排列范圍；步驟S4、將芯片中各比特位的電性地址的排列范圍與標(biāo)記點(diǎn)的電性地址進(jìn)行對照，以確定芯片中各比特位的電性地址和物理地址。。上述地址測試方法通過獲取芯片中的雙比特位失效點(diǎn)和雙比特位失效點(diǎn)的電性地址差值，并根據(jù)雙比特位失效點(diǎn)的電性地址差值獲取芯片中各比特位的電性地址的排列范圍，以及將芯片中各比特位的電性地址的排列范圍與標(biāo)記點(diǎn)的電性地址進(jìn)行對照，從而確定了芯片中各比特位的電性地址和物理地址，即準(zhǔn)確分析出了芯片中物理地址和電性地址的對應(yīng)關(guān)系。下面將更詳細(xì)地描述根據(jù)本申請的示例性實(shí)施方式。然而，這些示例性實(shí)施方式可以由多種不同的形式來實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施方式。應(yīng)當(dāng)理解的是，提供這些實(shí)施方式是為了使得本申請的公開徹底且完整，并且將這些示例性實(shí)施方式的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。首先，執(zhí)行步驟S1，即對芯片中的部分比特位進(jìn)行標(biāo)記以形成標(biāo)記點(diǎn)，并獲得標(biāo)記點(diǎn)的電性地址和物理地址。該步驟中，芯片可以為本領(lǐng)域中常見的半導(dǎo)體器件。優(yōu)選地，芯片為靜態(tài)隨機(jī)存儲器。在一種優(yōu)選的實(shí)施方式中，步驟S1包括：采用聚焦離子束對芯片中的部分比特位進(jìn)行標(biāo)記以形成標(biāo)記點(diǎn)，并記錄標(biāo)記點(diǎn)的物理地址；對芯片進(jìn)行測試以獲得標(biāo)記點(diǎn)的電性地址。其中，可以隨機(jī)方式或均勻分布方式在芯片上形成3～15個標(biāo)記點(diǎn)。具體地，上述標(biāo)記點(diǎn)的形成步驟包括：在芯片的制造過程中采用聚焦離子束作用于芯片中的部分比特位上，以將這些比特位打死(即使比特位發(fā)生失效)，從而形成上述標(biāo)記點(diǎn)。執(zhí)行完步驟S1后，執(zhí)行步驟S2，即對芯片進(jìn)行失效測試以獲得芯片中雙比特位失效點(diǎn)的電性地址，雙比特位失效點(diǎn)由在字線或位線的方向上相連的兩個失效的比特位組成，并將雙比特位失效點(diǎn)中兩個比特位的電性地址的差值的絕對值作為雙比特位失效點(diǎn)的電性地址差值。其中，獲得雙比特位失效點(diǎn)的電性地址的步驟可以包括：對芯片進(jìn)行測試以獲得芯片中的失效點(diǎn)的電性地址，失效點(diǎn)包括雙比特位失效點(diǎn)、字線失效點(diǎn)、位線失效點(diǎn)和單比特位失效點(diǎn)；從失效點(diǎn)的電性地址中除去字線失效點(diǎn)、位線失效點(diǎn)和單比特位失效點(diǎn)的電性地址，以獲得雙比特位失效點(diǎn)的電性地址。在該步驟中，雙比特位失效點(diǎn)可以具有不同的結(jié)構(gòu)。例如，在一種優(yōu)選實(shí)施方式中，雙比特位失效點(diǎn)包括在字線的方向上相連的兩個比特位，雙比特位失效點(diǎn)的電性地址差值為雙比特位失效點(diǎn)中兩個比特位在字線的方向上的電性地址的差值的絕對值。在另一種優(yōu)選實(shí)施方式中，雙比特位失效點(diǎn)包括在位線的方向上相連的兩個比特位，雙比特位失效點(diǎn)的電性地址差值為雙比特位失效點(diǎn)中兩個比特位在位線的方向上的電性地址的差值的絕對值。需要他注意的是，雙比特位失效點(diǎn)的電性地址差值與所采用芯片的類型相關(guān)，因此比特位失效點(diǎn)的電性地址差值是并不確定的。例如，圖2示出了雙比特位失效點(diǎn)的電性地址差值的分布圖，從如2中可以看出，雙比特位失效點(diǎn)的電性地址差值優(yōu)選為1和9。執(zhí)行完步驟S2后，執(zhí)行步驟S3，即根據(jù)雙比特位失效點(diǎn)的電性地址差值獲取芯片中各比特位的電性地址的排列范圍。優(yōu)選地，該步驟包括：根據(jù)芯片中所有比特位的電性地址和雙比特位失效點(diǎn)的電性地址差值獲取各比特位的電性地址的排列子集；對所有排列子集進(jìn)行并集運(yùn)算，以獲得各比特位的電性地址的排列范圍。圖3示出了在本申請一種優(yōu)選實(shí)施方式所提供的芯片的地址測試方法中，雙比特位失效點(diǎn)的電性地址差值等于1時芯片中的比特位的電性地址的分布圖。從圖3可以看出，雙比特位失效點(diǎn)的電性地址差值等于1時，芯片中的比特位的電性地址不可能是7-8、15-16、23-24等依次類推；而芯片中各比特位的電性地址的排列子集可以為0-7、8-15、16～23等依次類推。圖4示出了在本申請一種優(yōu)選實(shí)施方式所提供的芯片的地址測試方法中，雙比特位失效點(diǎn)的電性地址差值等于9時芯片中的比特位的電性地址的分布圖。從圖4可以看出，雙比特位失效點(diǎn)的電性地址差值等于9時，芯片中各比特位的電性地址可以為7和16，15和243，2-32等。綜合圖3和圖4，對所有排列子集進(jìn)行并集運(yùn)算，即可得到芯片中各比特位的電性地址的排列范圍，如表1所示。表1芯片中各比特位的電性地址的排列范圍排列范圍10～716～2332～3948～5564～7180～8796～103112～119排列范圍2128～135144～151160～167176～183192～199208～215224～231240～247排列范圍38～1524～3140～4756～6372～7988～95104～111120～127排列范圍4136～143152～159168～175184～191200～207216～223232～239248～255執(zhí)行完步驟S3后，執(zhí)行步驟S4，即將芯片中各比特位的電性地址的排列范圍與標(biāo)記點(diǎn)的電性地址進(jìn)行對照，以確定芯片中各比特位的電性地址和物理地址。通過該步驟，即可確定芯片中各比特位的電性地址和物理地址。圖5示出了在本申請一種優(yōu)選實(shí)施方式所提供的芯片的地址測試方法中，芯片中各比特位的電性地址和物理地址。從圖5可以看出，利用標(biāo)記點(diǎn)(標(biāo)記點(diǎn)1至8)和表1提供的芯片中各比特位的電性地址的排列范圍，即可確定芯片中各比特位的電性地址和物理地址。在本申請?zhí)峁┑男酒牡刂窚y試方法中，在步驟S1之后，優(yōu)選地，該地址測試方法還包括判斷字線和位線是否連續(xù)排列的步驟；當(dāng)字線和位線連續(xù)排列時，直接(即不用執(zhí)行步驟S2、步驟S3和步驟S4)獲得芯片中各比特位的電性地址和物理地址；當(dāng)字線和位線不連續(xù)排列時，執(zhí)行步驟S2、步驟S3和步驟S4以獲得芯片中各比特位的電性地址和物理地址。同時，本申請還提供了一種芯片的失效分析方法，包括測試獲得芯片中的失效點(diǎn)的電性地址，根據(jù)芯片中各比特位的電性地址和物理地址獲得失效點(diǎn)的物理地址，以及對失效點(diǎn)進(jìn)行失效分析的步驟，其中，利用本申請?zhí)峁┑纳鲜龅刂窚y試方法確定芯片中各比特位的電性地址和物理地址。采用該失效分析方法能夠準(zhǔn)確地分析出芯片中失效點(diǎn)的物理地址，進(jìn)而準(zhǔn)確找出芯片的失效原因。從以上的描述中，可以看出，本申請上述的實(shí)施例實(shí)現(xiàn)了如下技術(shù)效果：本申請通過獲取芯片中的雙比特位失效點(diǎn)和雙比特位失效點(diǎn)的電性地址差值，并根據(jù)雙比特位失效點(diǎn)的電性地址差值獲取芯片中各比特位的電性地址的排列范圍，以及將芯片中各比特位的電性地址的排列范圍與標(biāo)記點(diǎn)的電性地址進(jìn)行對照，從而確定了芯片中各比特位的電性地址和物理地 址，即準(zhǔn)確分析出了芯片中物理地址和電性地址的對應(yīng)關(guān)系。以上所述僅為本申請的優(yōu)選實(shí)施例而已，并不用于限制本申請，對于本領(lǐng)域的技術(shù)人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本申請的保護(hù)范圍之內(nèi)。當(dāng)前第1頁1 2 3