本發(fā)明屬于集成電路領(lǐng)域，涉及一種反熔絲FPGA測試燒錄系統(tǒng)，特別的是，該燒錄系統(tǒng)并非針對成品反熔絲FPGA進(jìn)行測試燒錄，而是針對反熔絲FPGA未流片前測試，能更早發(fā)現(xiàn)反熔絲FPGA電路內(nèi)部存在的隱患。

背景技術(shù)：

FPGA即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。FPGA芯片內(nèi)部有著豐富的布線資源，布線資源連通FPGA內(nèi)部的所有單元，而連線的長度和工藝決定著信號(hào)在連線上的驅(qū)動(dòng)能力和傳輸速度。

傳統(tǒng)上，F(xiàn)PGA的應(yīng)用在很大程度上受到通信市場主導(dǎo)，但隨著工業(yè)智能化、汽車電子化以及物聯(lián)網(wǎng)的發(fā)展，對具備靈活可編程特性的FPGA需求大增。但普通的FPGA不能承受高能量粒子的撞擊，無法應(yīng)對軍工，甚至是航空航天的嚴(yán)格環(huán)境。

所以反熔絲FPGA應(yīng)運(yùn)而生，反熔絲FPG采用反熔絲開關(guān)元件，具有體積小、版圖面積小、低抗輻射抗干擾、互連線特性阻抗低的特點(diǎn)，不需要外接PROM或EPROM，掉電后電路的配置數(shù)據(jù)不會(huì)丟失，上電后即可工作。反熔絲FPGA技術(shù)作為一種在航空航天與國防軍事領(lǐng)域具有戰(zhàn)略意義的電子元件，其核心技術(shù)長期被若干國外公司與研究機(jī)構(gòu)壟斷。若干專供航空航天應(yīng)用的高端型號(hào)由于受到外部封鎖和禁運(yùn)甚至在國內(nèi)基本無法買到。國內(nèi)已經(jīng)存在若干研究所和大學(xué)從事相關(guān)技術(shù)的研究工作，國內(nèi)研發(fā)階段如果在芯片設(shè)計(jì)階段存在隱患，流片會(huì)帶來巨大損失。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種全新的測試方法，以解決或改善上述一個(gè)或多個(gè)問題。

本發(fā)明鑒于上述情況，設(shè)計(jì)出一種針對反熔絲FPGA的測試系統(tǒng)，該測試系統(tǒng)能在后仿結(jié)束后能結(jié)合將要流片的工藝提供更加精確的FPGA燒錄預(yù)估，同時(shí)該系統(tǒng)可以兼容全系列FPGA，并且該系統(tǒng)能很大程度上提高芯片流片的成功概率。

本發(fā)明實(shí)施例的方法可以模擬真實(shí)燒錄情況下多點(diǎn)燒錄情況，并且可以得 到燒錄后芯片的功能測試。突破了一般仿真只能模擬單點(diǎn)燒錄情況，而且無法得到燒錄后芯片的功能測試。極大程度節(jié)約反熔絲FPGA的研發(fā)成本。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹。顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明測試燒錄系統(tǒng)的系統(tǒng)框圖

圖2為本發(fā)明測試燒錄系統(tǒng)中反熔絲單元等效模型

圖3為本發(fā)明測試燒錄系統(tǒng)中內(nèi)部燒錄通道模型

圖4依據(jù)本發(fā)明原則的第一個(gè)實(shí)例原理圖

圖5依據(jù)本發(fā)明原則的第二個(gè)實(shí)例原理圖

圖6依據(jù)本發(fā)明原則的第三個(gè)實(shí)例原理圖

具體實(shí)施方式

為使本發(fā)明實(shí)施例的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

圖1為本發(fā)明測試燒錄系統(tǒng)的系統(tǒng)框圖。本發(fā)明實(shí)施例可應(yīng)用于反熔絲FPGA測試燒錄，用于對FPGA流片前分析。如圖1所示，本實(shí)施例的包括：指令集合11，燒錄器系統(tǒng)12，軟硬件接口/信號(hào)源13，完整帶寄生參數(shù)電路14，輸出結(jié)果處理15。其中指令集合11負(fù)責(zé)提供燒錄位流或者燒錄后對應(yīng)功能的測試波形。燒錄器系統(tǒng)12是真實(shí)的燒錄器下的程序，流片后的測試也用該系統(tǒng)，燒錄器系統(tǒng)12接收到來著指令集合11的命令進(jìn)行轉(zhuǎn)碼產(chǎn)生對應(yīng)的特定時(shí)序與特定的電壓信息，這些信息進(jìn)入軟硬件接口/信號(hào)源13。軟硬件接口/信號(hào)源13把這些信息轉(zhuǎn)化成電路可讀寫的硬件描述語言，輸入完整帶寄生參數(shù)電路14。完整帶寄生參數(shù)電路14接收以上信息后完成燒錄或者完成燒錄后測試等等功能。輸出結(jié)果15是一個(gè)特殊的輸出結(jié)果處理，可自動(dòng)完成波形比對等功能。

圖2為本發(fā)明測試燒錄系統(tǒng)中反熔絲單元等效模型，該等效模型可以匹配實(shí)際燒錄情況，并在燒錄后，保持燒通特性。這一特性是傳統(tǒng)仿真無法實(shí)現(xiàn)的，也是這個(gè)系統(tǒng)中對電路處理的關(guān)鍵步驟。它燒通前保持上百K歐姆的阻值，燒 通后阻值降低為幾百歐姆。

圖3為本發(fā)明測試燒錄系統(tǒng)中內(nèi)部燒錄通道模型是圖1輸入完整帶寄生參數(shù)電路14下的反熔絲燒錄通道示意圖。其中反熔絲單元既是圖2測試燒錄系統(tǒng)中反熔絲單元，行向受控接口選擇模塊與列向受控接口選擇模塊實(shí)際是通過開關(guān)MOS管控制的。通過切換開關(guān)MOS管選取不同條件，由軟硬件接口/信號(hào)源13的信號(hào)配置完成。預(yù)充電保持模式，所有通道行向受控接口選擇模塊與列向受控接口選擇模塊都選擇VPP/2；查空模式，被查反熔絲單元所在行線切換到VPP，列線切換到GND；燒錄模式，待燒反熔絲單元所在行線切換到VPP，列線切換到GND，脈沖式?jīng)_擊該反熔絲；燒錄后測試模式與動(dòng)態(tài)測試模式，所有行線列線切換到連接向邏輯單元。

圖4為本發(fā)明原則的第一個(gè)實(shí)例原理圖。該實(shí)例針對燒錄前查空或者燒錄模式。查空模式，先指令集合11發(fā)送燒錄環(huán)境自檢命令，燒錄器系統(tǒng)12接收指令后對燒錄環(huán)境執(zhí)行電壓和燒錄條件等檢測，檢測通過返回指令集合11，檢測不通過提示失敗；通過則指令集合11發(fā)送查空位流，燒錄器系統(tǒng)12接收指令后，對查空位流配上對應(yīng)時(shí)序脈沖與對應(yīng)電壓，交給軟硬件接口/信號(hào)源13；軟硬件接口/信號(hào)源13將這些配置到輸入完整帶寄生參數(shù)電路14對應(yīng)的輸入端口；輸入完整帶寄生參數(shù)電路14局部如圖4，如果要查空紅點(diǎn)位置，每個(gè)行線列線選擇VPP/2電壓進(jìn)行預(yù)充，然后圖3內(nèi)部燒錄通道模型中斷開所有行線列線選擇，讓每個(gè)行線列線保持VPP/2電壓，再次選擇H05線加VPP電壓，選擇左側(cè)V03線加GND；如果紅色點(diǎn)已被燒通，則H05或者左側(cè)V03線上電壓無法保持，如果沒有被燒通，則會(huì)保持。燒錄模式，先燒錄環(huán)境自檢，通過自檢再由指令集合11發(fā)送燒錄圖四固定紅色點(diǎn)位流，燒錄器系統(tǒng)12接收位流后配上對應(yīng)時(shí)序脈沖與對應(yīng)電壓交給軟硬件接口/信號(hào)源13，軟硬件接口/信號(hào)源13將這些配置對應(yīng)的輸入端口，然后對應(yīng)左V03受控接口選擇模塊選擇GND，H05受控接口選擇模塊選擇VPP，施加脈沖電壓直到該熔絲燒通。

圖5依據(jù)本發(fā)明原則的第二個(gè)實(shí)例原理圖。該實(shí)例針對燒錄后的功能測試。燒通圖中所有紅色示意點(diǎn)后，通過藍(lán)色基本邏輯單元可以配置成為一個(gè)反相器。指令集合11完成燒錄環(huán)境自檢后發(fā)送功能測試文件，燒錄器系統(tǒng)12接收到后配置為輸入波形，軟硬件接口/信號(hào)源13將這些輸入波形灌入完整帶寄生參數(shù)電路14，然后其中功能輸入波形到達(dá)圖5中波形輸入引腳，其他波形完成整個(gè)反熔絲陣列的配置，例如圖中配置成CLKA、VCC、GND、CLKB，這樣基本邏輯單元輸出反熔絲端口的波形輸出引腳的輸出就到芯片PAD上，輸出結(jié)果15得到這輸出，與內(nèi)置正確輸出對比，正確則提示正確，錯(cuò)誤則提示錯(cuò)誤。

圖5依據(jù)本發(fā)明原則的第三個(gè)實(shí)例原理圖。該實(shí)例針對燒錄后的動(dòng)態(tài)測試。 所有反熔絲FPGA都保有動(dòng)態(tài)測試功能針對燒錄后的異常情況。指令集合11發(fā)送對應(yīng)模塊動(dòng)態(tài)測試位流，燒錄器系統(tǒng)12接收到后配置為輸入波形，軟硬件接口/信號(hào)源13將這些輸入波形灌入完整帶寄生參數(shù)電路14。如圖5，對應(yīng)位流可以在電路中打開EN_YA、EN_YB或EN_XA、EN_XB。這樣內(nèi)部模塊的輸出就通過動(dòng)態(tài)測試網(wǎng)絡(luò)連接到輸出端口，輸出結(jié)果15就可以得到測試結(jié)果。該模式對診斷反熔絲FPGA燒錄后功能異常或者內(nèi)部網(wǎng)絡(luò)有重大意義。

最后應(yīng)說明的是：以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。