本發(fā)明涉及一種用于高頻信號(hào)傳輸?shù)难舆t線路系統(tǒng)。本發(fā)明還涉及一種包括延遲線路系統(tǒng)的高頻采樣器。本發(fā)明還涉及一種包括高頻采樣器的模數(shù)轉(zhuǎn)換器。最后，本發(fā)明涉及一種用于測(cè)量高頻信號(hào)的包括模數(shù)轉(zhuǎn)換器的示波器。

背景技術(shù)：

具有從0赫茲到B赫茲的頻率分量的模擬信號(hào)的采樣頻率f_s必須高于奈奎斯特(Nyquist)速率f_N，以避免混疊效應(yīng)。這可以由下面的方程式來表示：

f_s≥f_N＝2·B

因此，模擬輸入信號(hào)帶寬B越高，需要的采樣率f_s就越高。這就是處理非常高的模擬輸入帶寬B的應(yīng)用要求非常高的采樣速度的原因，上述應(yīng)用例如實(shí)時(shí)示波器(Real-Time-Oscilloscope，簡(jiǎn)稱為RTO)。

參照WO 94/06121 A1，描述了一種高速瞬時(shí)采樣單元。其中，抽頭傳輸線路用來將輸入信號(hào)從該傳輸線路的輸入節(jié)點(diǎn)傳送到輸出節(jié)點(diǎn)。抽頭設(shè)置有高速采樣門，在高速采樣門處施加分布式選通信號(hào)。每個(gè)采樣門獲得沒有相移的相同的分布式選通信號(hào)。因此，在傳輸線路的每個(gè)抽頭處，施加相同的選通信號(hào)，從而提高采樣速度。

圖1中示出了用于提高采樣速度的另一種方法。其中，示出了用于施加模擬輸入信號(hào)IN的輸入節(jié)點(diǎn)，該模擬輸入信號(hào)IN需要使用所謂的交錯(cuò)采樣架構(gòu)來采樣。例如在現(xiàn)有技術(shù)文獻(xiàn)US 2013/0027234 A1中描述了這種交錯(cuò)采樣架構(gòu)。交錯(cuò)采樣架構(gòu)對(duì)于提高采樣速度是非常吸引人的。其中單獨(dú)的模數(shù)轉(zhuǎn)換器(analog-to-digital converter，簡(jiǎn)稱為ADC)1'、ADC 1”和ADC 1”'是交錯(cuò)的，如此提高了系統(tǒng)的整體采樣速度。因此，每個(gè)ADC 1獲得不同的采樣單元2和不同的數(shù)字化單元3，在采樣單元2和數(shù)字化單元3上設(shè)置有采樣時(shí)鐘5。因此， 通過并行操作兩個(gè)或更多個(gè)ADC 1獲得了提高系統(tǒng)的整體采樣速度的時(shí)間交錯(cuò)。根據(jù)經(jīng)驗(yàn)，并行操作N個(gè)ADC 1使系統(tǒng)采樣率提高了近似N倍。

每個(gè)ADC 1獲得移相單元4，應(yīng)用移相單元4來延遲用于每個(gè)具體的ADC1的具體的采樣時(shí)鐘5。在各自的ADC 1前面的每個(gè)采樣單元2因此接收具有確定的相移的時(shí)鐘信號(hào)CLK，從而采樣單元2采樣時(shí)刻在時(shí)間上等距隔開。因此實(shí)現(xiàn)了產(chǎn)生有效時(shí)鐘信號(hào)f_eff的交錯(cuò)操作。通過使用頻率為f_clock的時(shí)鐘信號(hào)CLK，有效時(shí)鐘可以通過下面的等式表示：

f_eff＝f_clock·N

因此，利用這種架構(gòu)實(shí)現(xiàn)了較高的采樣速度。

在圖2中示出了四倍交錯(cuò)采樣器的時(shí)鐘時(shí)序圖。采樣時(shí)鐘5被施加到ADC1，并提供樣本S0。時(shí)鐘5'提供通過移相器4'相位偏移了相位的采樣時(shí)鐘，并提供輸入信號(hào)IN的樣本S1。時(shí)鐘5”提供通過移相器4”相位偏移了相位的采樣時(shí)鐘，并提供輸入信號(hào)IN的樣本S2。時(shí)鐘5”'提供通過移相器4”'相位偏移了相位的采樣時(shí)鐘，并提供輸入信號(hào)IN的樣本S3。采樣時(shí)鐘5、采樣時(shí)鐘5'、采樣時(shí)鐘5”、采樣時(shí)鐘5”'由具體的移相器4來進(jìn)行時(shí)移，以獲得用于輸入信號(hào)IN的較高的采樣率。

時(shí)間交錯(cuò)采樣架構(gòu)大大減輕了在給定的技術(shù)中的隨后的數(shù)字化單元3、數(shù)字化單元3'、數(shù)字化單元3”、數(shù)字化單元3”'的功耗及其比較器亞穩(wěn)態(tài)引起的誤差。

然而，交錯(cuò)架構(gòu)的優(yōu)點(diǎn)并非不會(huì)帶來缺點(diǎn)。在使交錯(cuò)變?yōu)槌晒Φ慕鉀Q方案之前，必須考慮各種限制和注意事項(xiàng)。

一個(gè)缺點(diǎn)是帶寬限制。圖1中所示出的每個(gè)采樣單元2在單獨(dú)操作時(shí)通常具有高的模擬帶寬B。然而，以樹形式連接采樣單元2將嚴(yán)重地減小在其輸入處的整體信號(hào)帶寬B。帶寬減小是由將模擬信號(hào)連接到每個(gè)采樣單元2的輸入線路金屬配線寄生效應(yīng)所引起的，這是由于金屬配線寄生效應(yīng)包括特殊的電感、阻抗和/或電容。那些寄生效應(yīng)引起各種效果。此外，盡管在某一時(shí)刻僅一個(gè)采樣單元2操作，但是由于一直在輸入線路處的附加負(fù)載，因而采樣單元2在它們 的輸入處的自身的集總寄生效應(yīng)減小了帶寬B。因此，隨著交錯(cuò)的采樣單元2的數(shù)目N增大，帶寬B將減小。因此，通常直接連接到模擬輸入IN的交錯(cuò)的采樣單元2的數(shù)目N被限制到4。

另一個(gè)缺點(diǎn)是時(shí)鐘確定性的和隨機(jī)的相位誤差。如果時(shí)間交錯(cuò)采樣器的采樣時(shí)刻在時(shí)間上不是等距的，則所采樣的輸入信號(hào)在其頻譜中將包含以確定的頻率出現(xiàn)的誤差。此外，模擬輸入帶寬B越高，由誤差采樣時(shí)刻所產(chǎn)生的誤差越大。

輸入時(shí)鐘信號(hào)clk必須在物理上被路由到所有的采樣單元2。此外，每個(gè)采樣單元2接收相位調(diào)整的輸入時(shí)鐘，該相位調(diào)整的輸入時(shí)鐘通過具體的移相單元4、移相單元4'、移相單元4”、移相單元4”'來移相。非常清楚的是，隨著交錯(cuò)的采樣單元2的數(shù)目N變得更高，必須對(duì)時(shí)鐘信號(hào)clk使用更長(zhǎng)的金屬配線。該更長(zhǎng)的金屬配線將降低時(shí)鐘信號(hào)clk的帶寬B，直到該時(shí)鐘信號(hào)clk到達(dá)特定的采樣單元2。因此，時(shí)鐘信號(hào)clk還需要中間的再緩沖，以維持其信號(hào)電平。所有必需的時(shí)鐘信號(hào)再緩沖將不僅在時(shí)鐘信號(hào)中引入隨機(jī)的誤差源，而且將使其相位穩(wěn)定性變差。這使產(chǎn)生并維持等間隔的采樣時(shí)刻變得更加困難。

通常通過靠近采樣單元2應(yīng)用本地移相單元4來實(shí)現(xiàn)確保每個(gè)采樣器接收正確的時(shí)鐘相位。交錯(cuò)的采樣單元2的數(shù)目N越高，相位校正范圍就越大。因此，本地移相單元4的復(fù)雜度增大。移相單元4也將會(huì)將隨機(jī)噪聲源增加到時(shí)鐘信號(hào)clk并將承受由于溫度、制程等造成的相位不穩(wěn)定性。

另一個(gè)缺點(diǎn)是偏移和增益誤差。ADC 1輸出之間的增益失配和偏移失配是時(shí)間交錯(cuò)系統(tǒng)中的重要參數(shù)。如果包括特定的采樣單元2和對(duì)應(yīng)的數(shù)字化單元3的一個(gè)信道示出了偏移和增益誤差，則數(shù)字化信號(hào)不僅表示初始輸入信號(hào)IN，而且還表示在數(shù)字域中的不期望的誤差。偏移差異和增益失配使信號(hào)雜波出現(xiàn)在數(shù)字化信號(hào)的頻譜中。因此，對(duì)于交錯(cuò)設(shè)計(jì)，應(yīng)當(dāng)選擇具有綜合的增益和偏移校正的數(shù)字化單元3或者包括允許校正這些失配的外部電路。

技術(shù)實(shí)現(xiàn)要素：

因此，本發(fā)明的目的是提供一種用于模數(shù)轉(zhuǎn)換器的交錯(cuò)采樣結(jié)構(gòu)，該交錯(cuò)采樣結(jié)構(gòu)提高采樣速度，而不具有帶寬限制以及時(shí)鐘確定性的和隨機(jī)的相位誤差。

上面所認(rèn)定的目的和缺點(diǎn)利用本文所描述的專利獨(dú)立權(quán)利要求的主題來解決。在各個(gè)從屬權(quán)利要求中描述有利的實(shí)施方式。

根據(jù)本發(fā)明的第一方面，提供了一種用于高頻信號(hào)傳輸?shù)难舆t線路系統(tǒng)。該延遲線路系統(tǒng)包括第一延遲線路，所述第一延遲線路包括第一終端和第二終端，其中，模擬輸入信號(hào)被施加到所述第一延遲線路的第一終端。該系統(tǒng)包括第二延遲線路，所述第二延遲線路包括第一終端和第二終端，其中，時(shí)鐘信號(hào)被施加到所述第二延遲線路的第一終端。所述第一延遲線路和所述第二延遲線路為抽頭延遲線路。所述第一延遲線路上傳送的模擬輸入信號(hào)在與所述第二延遲線路上傳送的時(shí)鐘信號(hào)相反的方向上傳送。

因此，在本發(fā)明的延遲線路系統(tǒng)中，模擬輸入信號(hào)和時(shí)鐘信號(hào)在它們各自的延遲線路中朝向彼此傳送。這主要通過在與模擬輸入信號(hào)相比相反的終端處施加時(shí)鐘信號(hào)來實(shí)現(xiàn)。

根據(jù)本發(fā)明構(gòu)思，抽頭構(gòu)思和交錯(cuò)方法以有利的方式結(jié)合，以獲得采樣速度提高的協(xié)同效果。為了緩解與模擬輸入信號(hào)和時(shí)鐘再緩沖有關(guān)的帶寬限制，現(xiàn)在使用抽頭構(gòu)思。表述“抽頭的”與表述“分布的”或“分段的”同義，并且尤其涉及在其延遲元件之間包括抽頭的延遲線路。

通過在第一延遲線路的第一終端處施加模擬輸入信號(hào)并在第二延遲線路的第一終端(在延遲線路系統(tǒng)中布置在相反的端部)處施加時(shí)鐘信號(hào)，在延遲線路系統(tǒng)中模擬輸入信號(hào)朝向時(shí)鐘信號(hào)傳送。在延遲線路系統(tǒng)的每個(gè)抽頭處，各自延遲的模擬信號(hào)可以利用各自延遲的時(shí)鐘信號(hào)來采樣。

因此，交錯(cuò)操作通過使用延遲線路的延遲性能并通過使模擬信號(hào)和時(shí)鐘信號(hào)在它們各自的抽頭延遲線路中朝向彼此傳送而以簡(jiǎn)潔的方式來實(shí)現(xiàn)。

在優(yōu)選的實(shí)施方式中，所述第一延遲線路平行于所述第二延遲線路布置，其中，所述第一延遲線路的第一終端布置在與所述第二延遲線路的第一終端相 反的端部處。這產(chǎn)生了模擬輸入信號(hào)相較于時(shí)鐘信號(hào)的反向傳送，并產(chǎn)生了本發(fā)明構(gòu)思。

在優(yōu)選的實(shí)施方式中，所述第一延遲線路和所述第二延遲線路均包括相等規(guī)格的延遲元件，其中，所述第一延遲線路中的延遲元件的數(shù)目等于所述第二延遲線路中的延遲元件的數(shù)目。

這樣，相較于根據(jù)現(xiàn)有技術(shù)解決方案的樹型信號(hào)路由線路，延遲元件允許施加具有更高帶寬的模擬輸入信號(hào)和時(shí)鐘信號(hào)。優(yōu)選地，延遲元件包括相同的長(zhǎng)度、相同的參數(shù)和/或相同的材料。對(duì)于第一延遲線路和第二延遲線路使用相等數(shù)目的延遲元件直接允許交錯(cuò)效果并提供交錯(cuò)抽頭構(gòu)思。

在優(yōu)選的實(shí)施方式中，延遲元件為傳輸線路的一段，和/或，為布置在延遲線路處的分立元件。這允許容易制造該延遲線路系統(tǒng)，并避免了用于獲得交錯(cuò)的高度復(fù)雜的金屬配線結(jié)構(gòu)。因此，避免了上面所描述的帶寬降低和相位誤差。

在優(yōu)選的實(shí)施方式中，所述分立元件被構(gòu)建為包括串聯(lián)的電感和電容的電路布置，其中所述電容連接到基準(zhǔn)電位。

優(yōu)選地，延遲線路的各自終端與各自的第一抽頭之間的延遲元件引起第一傳送延遲，該第一傳送延遲不同于由兩個(gè)連續(xù)的抽頭之間的延遲元件所引起的第二傳送延遲。然而，在延遲線路系統(tǒng)中的所有延遲元件的特性阻抗是相同的。有利的是，直接連接到各自延遲線路的各自終端的延遲元件的第一傳送延遲彼此是相等的，其中該第一傳送延遲可以不同于兩個(gè)連續(xù)的抽頭之間的延遲元件的第二傳送延遲。不同的傳送延遲是由不同的路由方案所引起的。

優(yōu)選地，所述第一延遲線路和所述第二延遲線路為抽頭的，其中抽頭布置在各自的延遲線路的兩個(gè)相鄰的分布節(jié)段之間。抽頭用來將采樣單元應(yīng)用到延遲線路，其中所述第一延遲線路的抽頭布置成緊密靠近所述第二延遲線路的抽頭。這避免了長(zhǎng)的金屬配線，并提供了以較高的采樣率操作而不具有帶寬限制以及時(shí)鐘誤差和相位誤差的交錯(cuò)采樣單元。

優(yōu)選地，所述抽頭布置成使得所述第一延遲線路的每個(gè)抽頭對(duì)應(yīng)于所述第二延遲線路的抽頭。優(yōu)選地，在時(shí)鐘信號(hào)線路和模擬輸入信號(hào)線路的連續(xù)的抽 頭之間使用相同的延遲線路節(jié)段，產(chǎn)生了相等時(shí)間間隔的采樣時(shí)刻。

在優(yōu)選的實(shí)施方式中，延遲元件布置在兩個(gè)相鄰的抽頭之間，其中優(yōu)選地，所述第一延遲線路中的延遲元件等同于所述第二延遲線路中的延遲元件。因此，同樣的延遲元件被用在延遲線路系統(tǒng)中。這使得輸入信號(hào)和時(shí)鐘信號(hào)在各自的延遲線路中產(chǎn)生相等的時(shí)間延遲。

在優(yōu)選的實(shí)施方式中，在兩個(gè)延遲線路中，所述抽頭均等距離布置。

一種在給定的技術(shù)中提高信號(hào)帶寬的簡(jiǎn)潔的方式是通過使用抽頭延遲線路來采用抽頭(分布)構(gòu)思，該抽頭延遲線路在其延遲元件之間包括專用的分布點(diǎn)/抽頭。在給定的分立電路中，在其輸入處的寄生電容將使其終端節(jié)點(diǎn)處的帶寬變差。抽頭延遲線路的使用通過將電路輸入電容吸收到抽頭延遲元件的特性參數(shù)中來規(guī)避這一問題。因此，相比于根據(jù)現(xiàn)有技術(shù)的樹型信號(hào)路由線路，分布式延遲線路能夠操作高很多的頻率。

優(yōu)選地，抽頭延遲線路被構(gòu)建為傳輸線路節(jié)段和分立元件的混合體和/或完全以分立形式來構(gòu)建，并且被終止到它們的特性阻抗Z₀。線路特性阻抗Z₀可以如下計(jì)算：

$Z_0=\sqrt{\frac{L}{C}}$

其中，電感L為兩個(gè)相鄰的抽頭點(diǎn)之間的線路節(jié)段的總的電感，C為兩個(gè)相鄰的抽頭之間的線路節(jié)段電容加上連接到抽頭的電路的輸入電容的總和。

抽頭延遲線路允許傳送具有非常高的帶寬B的輸入信號(hào)。線路截止頻率ω_c可以如下計(jì)算：

${\mathrm{\ω}}_c=\frac{2}{\sqrt{L\·C}}$

施加到第一終端的電壓階躍沿著抽頭延遲線路向下傳送，使得階躍信號(hào)連續(xù)地出現(xiàn)在每個(gè)集總電路輸入處。如果結(jié)構(gòu)是周期性的，使得在連續(xù)的抽頭之間的所有的延遲元件是類似的，則階躍信號(hào)將在連續(xù)的抽頭點(diǎn)處以相等的延遲出現(xiàn)。傳送速率通常為在自由空間中的光速的至少50％，這取決于延遲元件的 相等的介電常數(shù)值。

另一種量化連續(xù)的抽頭點(diǎn)處的延遲τ的方式是通過計(jì)算下面的公式：

$\mathrm{\τ}=\sqrt{L\·C}$

其中，電感L為兩個(gè)相鄰的抽頭點(diǎn)之間的線路節(jié)段的總的電感，C為兩個(gè)相鄰的抽頭之間的線路節(jié)段電容加上連接到抽頭的電路的輸入電容的總和。

根據(jù)本發(fā)明的第二方面，提供了一種高頻采樣器，該高頻采樣器包括根據(jù)上述方式的延遲線路系統(tǒng)。由于兩個(gè)延遲線路均為抽頭的，因而該采樣器為交錯(cuò)采樣器。

延遲線路布置成使得第二延遲線路的每個(gè)抽頭在物理上靠近第一延遲線路的抽頭。因此，高頻采樣器的每個(gè)采樣單元接收輸入信號(hào)和時(shí)鐘信號(hào)，而無需另外的金屬配線，并且更重要的是，在抽頭線路特性中包括采樣單元的或在輸入線路或線路終端中的時(shí)鐘信號(hào)路徑或模擬輸入信號(hào)路徑的任何殘留的寄生電容。可以在用于每個(gè)抽頭上的模擬輸入信號(hào)和時(shí)鐘信號(hào)的每個(gè)采樣單元上局部地使用緩沖器。

高頻采樣器的交錯(cuò)操作是通過使用特定延遲線路的延遲性能并通過模擬輸入信號(hào)和時(shí)鐘信號(hào)在它們各自的抽頭線路中的反向傳送而以簡(jiǎn)潔的方式來實(shí)現(xiàn)的。

在優(yōu)選的實(shí)施方式中，所述抽頭布置在各自的延遲線路的兩個(gè)相鄰的分布節(jié)段之間，其中所述抽頭布置成使得所述第一延遲線路的每個(gè)抽頭對(duì)應(yīng)于所述第二延遲線路的抽頭，并且其中所述第一延遲線路的每個(gè)抽頭和所述第二延遲線路的對(duì)應(yīng)的抽頭連接到單獨(dú)的采樣單元。在時(shí)鐘信號(hào)使采樣單元有效的情況下，采樣單元提供采樣輸出信號(hào)。使采樣單元有效和失效是通過時(shí)鐘信號(hào)來實(shí)現(xiàn)的，優(yōu)選地是通過檢測(cè)時(shí)鐘信號(hào)的上升沿或下降沿來實(shí)現(xiàn)的。

在優(yōu)選的實(shí)施方式中，所述時(shí)鐘信號(hào)的時(shí)鐘周期至少等于在所述第二延遲線路上的兩個(gè)連續(xù)的抽頭之間的傳送時(shí)間與在所述第一延遲線路上的兩個(gè)連續(xù)的抽頭之間的傳送時(shí)間的總和，其中該總和乘以交錯(cuò)因子。這是避免由沿著延遲線路行進(jìn)的下一個(gè)時(shí)鐘沿所引起的雙重采樣的最小時(shí)鐘周期。

針對(duì)第一延遲線路和第二延遲線路使用相同類型的延遲元件，以獲得各自信號(hào)的類似的傳送時(shí)間。選擇類似的延遲元件有利于在物理上將模擬抽頭和時(shí)鐘抽頭對(duì)齊，用以消除對(duì)于每個(gè)采樣單元的額外的時(shí)鐘信令或模擬信令。

根據(jù)本發(fā)明的第三方面，提供了一種模數(shù)轉(zhuǎn)換器，該模數(shù)轉(zhuǎn)換器包括根據(jù)上述方式的高頻采樣器。

優(yōu)選地，ADC包括至少為4的交錯(cuò)因子，該交錯(cuò)因子優(yōu)選為6、更優(yōu)選為8、甚至更優(yōu)選為10、最優(yōu)選為16。由于結(jié)合交錯(cuò)方法使用抽頭構(gòu)思大大地降低了延遲線路帶寬限制和相位誤差，因而可以在交錯(cuò)方法中提供更高數(shù)目的采樣單元，這有利地產(chǎn)生了更高的采樣率。由于寄生電容使終端節(jié)點(diǎn)的帶寬變差，因而抽頭構(gòu)思通過將電路輸入電容吸收到抽頭延遲線路的特性參數(shù)中而規(guī)避了這一問題。

優(yōu)選地，在ADC的高頻采樣器中的第一延遲線路的每個(gè)抽頭和第二延遲線路的對(duì)應(yīng)的抽頭連接到單獨(dú)的采樣單元，其中所述采樣單元的輸出通過數(shù)字化單元而被數(shù)字化。數(shù)字化單元具有量化單元和/或二值化單元，以便提供對(duì)應(yīng)于采樣單元的模擬樣本的分立信號(hào)。

根據(jù)本發(fā)明的又一方面，提供了用于測(cè)量高頻信號(hào)的示波器，其中該示波器包括輸入節(jié)點(diǎn)和在該輸入節(jié)點(diǎn)下游的根據(jù)前述方式的ADC，該輸入節(jié)點(diǎn)用于施加高頻模擬輸入信號(hào)，該ADC用于將模擬輸入信號(hào)轉(zhuǎn)換成數(shù)字輸入信號(hào)。具有本發(fā)明ADC的示波器可以用于超高速采樣架構(gòu)，尤其是在具有操作高達(dá)160千兆赫的采樣率的采樣單元的下一代RTO構(gòu)思內(nèi)。

附圖說明

在下文中，參照附圖描述本發(fā)明的示例性實(shí)施方式。那些示例性實(shí)施方式不限制本發(fā)明的范圍。除非另有說明，在不同的附圖中相同的附圖標(biāo)記表示相同的元件或至少相同的功能的元件。圖中：

圖1示出根據(jù)現(xiàn)有技術(shù)的使用交錯(cuò)采樣構(gòu)思的ADC；

圖2示出根據(jù)圖1的ADC的示例性時(shí)間信令圖；

圖3a示出根據(jù)本發(fā)明的用在交錯(cuò)ADC中的抽頭構(gòu)思的第一示例性實(shí)施方式；

圖3b示出根據(jù)本發(fā)明的用在交錯(cuò)ADC中的抽頭構(gòu)思的第二示例性實(shí)施方式；

圖4示出根據(jù)本發(fā)明的延遲線路系統(tǒng)的第一示例性實(shí)施方式；

圖5示出根據(jù)本發(fā)明的延遲線路系統(tǒng)的第二示例性實(shí)施方式；

圖6示出根據(jù)本發(fā)明的延遲線路系統(tǒng)的第三示例性實(shí)施方式；

圖7示出在延遲線路系統(tǒng)中的輸入信號(hào)與時(shí)鐘信號(hào)的相反傳送方向的發(fā)明構(gòu)思；以及

圖8示出本發(fā)明的具有四個(gè)采樣單元的實(shí)現(xiàn)方式的示例性時(shí)序圖。

具體實(shí)施方式

已經(jīng)關(guān)于本發(fā)明的背景描述了圖1和圖2。

參照?qǐng)D3a和圖3b，更詳細(xì)地示出了根據(jù)本發(fā)明的抽頭構(gòu)思。在給定的集總電路中，在其輸入節(jié)點(diǎn)處的寄生電容將使其終端節(jié)點(diǎn)處的帶寬變差。抽頭構(gòu)思通過將電路輸入電容吸收到抽頭延遲線路的特性參數(shù)中來規(guī)避這一問題。因此，相比于圖1中所示的樹型信號(hào)路由線路，抽頭延遲線路7可以在高很多的信號(hào)帶寬上操作。

在圖3a中，示出了根據(jù)本發(fā)明的用在交錯(cuò)ADC中的抽頭構(gòu)思的第一示例性實(shí)施方式。其中，第一延遲線路7包括第一終端71和第二終端72。在第一終端71處，施加模擬輸入信號(hào)IN。在第二終端72處，連接終端電阻Z₀以終止第一延遲線路7。在第一延遲線路7的第二終端72處施加偏置電壓V_bias，以便使第一延遲線路7偏置，偏置電壓V_bias也可以是接地信號(hào)。根據(jù)圖3a的第一延遲線路7包括5個(gè)延遲元件9和延遲元件9a，其中，延遲元件9a連接到延遲線路7的各個(gè)終端71和終端72。根據(jù)圖3a的每個(gè)延遲元件9、延遲元件9a被構(gòu)建為傳輸線路的一段。每個(gè)傳輸線路節(jié)段將模擬輸入信號(hào)IN的傳送延遲到限定的量。

在圖3b中示出了根據(jù)本發(fā)明的用在交錯(cuò)ADC中的抽頭構(gòu)思的第二示例性實(shí)施方式，其中，每個(gè)延遲元件9和延遲元件9a利用分立元件來構(gòu)建。每個(gè)延遲元件9、延遲元件9a被構(gòu)建為連接到基準(zhǔn)電位GND的電感L和電容C串聯(lián)連接的電路布置。每個(gè)電路布置將模擬輸入信號(hào)IN的傳送延遲到限定的量。

抽頭10布置在圖3a和圖3b中的兩個(gè)延遲元件9之間。短語“抽頭”也被稱為短語“分布點(diǎn)”，其中，在圖3b的第一延遲線路7中使用4個(gè)抽頭10。在每個(gè)抽頭10處，可應(yīng)用采樣單元2(未示出)。

延遲線路7的各自的終端71、終端72與各自的第一抽頭10之間的延遲元件9a不必等同于布置在兩個(gè)抽頭10之間的延遲元件9。必要的是，延遲元件9a包括相同的特性阻抗Z₀，但延遲元件9a與延遲元件9之間的傳送延遲τ可以是不同的。例如，作為延遲元件9a的傳輸線路9a的長(zhǎng)度是作為兩個(gè)連續(xù)的抽頭10之間的延遲元件9的傳輸線路9的長(zhǎng)度的一半。

根據(jù)圖3a和圖3b，延遲元件9、延遲元件9a可以被構(gòu)建為傳輸線路的一段或分立延遲元件。由于延遲元件9被終止到它們的特性阻抗Z₀，因而對(duì)于第一延遲線路7可以實(shí)現(xiàn)較高的帶寬B。線路特性阻抗Z₀可以如下計(jì)算：

$Z_0=\sqrt{\frac{L}{C}}$

抽頭延遲線路允許傳送具有非常高的帶寬B的輸入信號(hào)。線路截止頻率ω_c可以如下計(jì)算：

${\mathrm{\ω}}_c=\frac{2}{\sqrt{L\·C}}$

另一種量化連續(xù)的抽頭點(diǎn)處的延遲τ的方式是通過計(jì)算下面的公式：

$\mathrm{\τ}=\sqrt{L\·C}$

電感L為兩個(gè)相鄰的抽頭10之間的延遲元件9的總的電感。電容C為兩個(gè)相鄰的抽頭10之間的所有的延遲元件9電容與連接在抽頭10處的集總電路的輸入電容的總和。

施加到第一終端71的模擬輸入信號(hào)IN向下傳送到第二終端72，使得輸入 信號(hào)連續(xù)地出現(xiàn)在每個(gè)集總電路處。它的結(jié)構(gòu)是周期性的，使得所有的在兩個(gè)連續(xù)的抽頭10之間的延遲元件9是類似的；時(shí)鐘信號(hào)CLK將隨著連續(xù)的抽頭點(diǎn)10而以相等的延遲τ出現(xiàn)。傳送速率通常在自由空間中的光速的50％到60％之間，這取決于延遲元件9的相等的相對(duì)介電常數(shù)值ε_r。

延遲元件9和延遲元件9a可以是相等規(guī)格的或者可以是彼此不同的。根據(jù)優(yōu)選的實(shí)施方式(未示出)，延遲元件9a被構(gòu)建為傳輸線路的多個(gè)段，其中，兩個(gè)連續(xù)的抽頭10之間的延遲元件9被構(gòu)建為分立元件9，反之亦然。有利的是，兩個(gè)連續(xù)的抽頭10之間的每個(gè)延遲元件9同樣地被構(gòu)建，以便調(diào)整這兩個(gè)抽頭10之間的相同的傳送延遲τ。

現(xiàn)在參照?qǐng)D4，示出了根據(jù)本發(fā)明的延遲線路系統(tǒng)的第一示例性實(shí)施方式。其中，第一延遲線路7包括第一終端71和第二終端72。在第一終端71處，施加模擬特性的輸入信號(hào)IN。第一延遲線路7包括多個(gè)延遲元件9，從而成為抽頭延遲線路。抽頭10布置在兩個(gè)延遲元件9之間。

延遲線路系統(tǒng)還包括第二延遲線路8。第二延遲線路8包括第一終端81和第二終端82。第二延遲線路8的第一終端81設(shè)置有時(shí)鐘信號(hào)CLK。第二延遲線路8的第二終端82被終止在延遲線路阻抗Z₀內(nèi)，并且還利用偏置電壓V_bias使第二延遲線路8的第二終端82偏置，偏置電壓V_bias也可以是接地信號(hào)。

由圖4可以得到的是，時(shí)鐘信號(hào)CLK被施加在第二延遲線路8的第一終端81處，相比于第一延遲線路7，第二延遲線路8的第一終端81是相反的端部。

為了緩解與模擬輸入信號(hào)和時(shí)鐘再緩沖有關(guān)的帶寬限制，抽頭構(gòu)思被用在交錯(cuò)方法內(nèi)。而且，模擬輸入信號(hào)IN和時(shí)鐘信號(hào)CLK被路由至所有的采樣單元2，采樣單元2布置在第一延遲線路7與第二延遲線路8之間的對(duì)應(yīng)的抽頭10處。延遲元件9在物理上被布置成使得第二延遲線路8的每個(gè)抽頭10在物理上靠近第一延遲線路7上的抽頭10。通過這種方式，每個(gè)采樣單元2接收模擬輸入信號(hào)IN和時(shí)鐘信號(hào)CLK，而無需另外的配線。此外，在抽頭線路特性中包括采樣單元2的時(shí)鐘信號(hào)CLK與模擬輸入信號(hào)IN中的集總寄生電容。可以在用于每個(gè)抽頭10上的模擬輸入信號(hào)IN和時(shí)鐘信號(hào)CLK的每個(gè)采樣單元2上局 部地使用輸入緩沖器6。

高頻采樣器的交錯(cuò)操作是通過使用延遲線路7、延遲線路8的延遲性能并通過使模擬輸入信號(hào)IN和時(shí)鐘信號(hào)CLK在它們各自的抽頭延遲線路7、抽頭延遲線路8中朝向彼此傳送而以簡(jiǎn)潔的方式實(shí)現(xiàn)的。

通過使用第一延遲線路7和第二延遲線路8的連續(xù)的抽頭10之間的相同的延遲元件9，獲得相等時(shí)間間隔的采樣時(shí)刻。另外，延遲線路抽頭10以下面的方式來布置：

如果第二延遲線路8和第一延遲線路7的抽頭10被編號(hào)成從零到數(shù)字N，N+l為每條延遲線路7、延遲線路8上的抽頭10的總數(shù)，其中零是最靠近第二延遲線路8的第一終端81的抽頭10且零也是最靠近第一延遲線路7的第一終端71的抽頭10，則第一延遲線路7和第二延遲線路8以如下這種方式布置：第二延遲線路8上的抽頭號(hào)K對(duì)應(yīng)于第一延遲線路7上的抽頭號(hào)N-K。

此外，用于第二延遲線路8和第一延遲線路7的延遲元件9以下面的方式標(biāo)示規(guī)格：

在第二延遲線路8上的兩個(gè)連續(xù)的抽頭10之間的傳送時(shí)間τ_時(shí)鐘與在第一延遲線路7上的兩個(gè)連續(xù)的抽頭10之間的傳送時(shí)間τ_模擬的總和乘以交錯(cuò)因子(根據(jù)圖4，該交錯(cuò)因子為N+1)等于時(shí)鐘周期T_時(shí)鐘，其可以表示成：

T_時(shí)鐘＝(N+1)·(τ_時(shí)鐘+τ_模擬)

如果針對(duì)第一延遲線路7和第二延遲線路8使用相同類型的延遲元件9，則傳送時(shí)間τ_時(shí)鐘等于傳送時(shí)間τ_模擬。選擇類似的延遲元件9有利于使模擬抽頭10與時(shí)鐘抽頭10在物理上對(duì)齊，用以消除用于高頻采樣器的額外的時(shí)鐘信號(hào)配線或模擬信號(hào)配線。

在第一延遲線路7和第二延遲線路8之間的每個(gè)采樣單元2的輸出處，可以得到采樣單元輸出信號(hào)S_O，輸出信號(hào)S_O提供輸入信號(hào)IN在特定采樣時(shí)間S上的采樣保持值。在本發(fā)明構(gòu)思中，對(duì)于使用四個(gè)采樣單元2的高頻采樣器，實(shí)現(xiàn)了四倍高的采樣率f_s，從而獲得四個(gè)不同的采樣值S_O。

在圖5中，示出了本發(fā)明的第二示例性實(shí)施方式。此處，在平行布置的延遲線路7、延遲線路8中，模擬輸入信號(hào)IN和時(shí)鐘信號(hào)CLK也朝向彼此行進(jìn)。模擬輸入信號(hào)IN和時(shí)鐘信號(hào)CLK包括彼此類似的抽頭延遲元件10。對(duì)于第一延遲線路7和第二延遲線路8二者，抽頭10均是等間隔的和等距離的。傳送時(shí)間τ_時(shí)鐘和傳送時(shí)間τ_模擬等于相鄰的采樣距離除以傳送信號(hào)的速率。延遲線路7、延遲線路8可以是任何類型的波導(dǎo)，例如微帶線波導(dǎo)、帶狀線波導(dǎo)、共面波導(dǎo)等。

為了簡(jiǎn)單起見，示出了用于單端信號(hào)的延遲元件9，但是本構(gòu)思在模擬輸入信號(hào)IN或時(shí)鐘信號(hào)CLK或兩者均使用差分信號(hào)方案的情況下也是有效的。在這一情況下，例如針對(duì)差分微帶線延遲線路使用差分延遲元件9。差分信號(hào)實(shí)際上對(duì)應(yīng)于大多數(shù)的實(shí)現(xiàn)情況。

抽頭延遲線路7、抽頭延遲線路8也可以采用集成電路芯片技術(shù)來實(shí)現(xiàn)，例如通過在芯片微帶線延遲線路7、芯片微帶線延遲線路8上使用單端信號(hào)或差分信號(hào)來實(shí)現(xiàn)。

在圖6中，示出了本發(fā)明的第三示例性實(shí)施方式。與圖5唯一的不同是，采樣單元2的數(shù)目涉及到四個(gè)，導(dǎo)致四個(gè)采樣單元布置在第一延遲線路7和第二延遲線路8之間。如圖7和圖8所示，這導(dǎo)致四個(gè)抽頭10，其中可以在四個(gè)抽頭10處獲得具有特定延遲的模擬輸入信號(hào)IN。上述情況也適用于第二延遲線路8上的時(shí)鐘信號(hào)CLK和四個(gè)抽頭10。

圖7示出了在延遲線路系統(tǒng)中的輸入信號(hào)IN和時(shí)鐘信號(hào)CLK的相反傳送方向的發(fā)明構(gòu)思。如圖7所示，模擬輸入信號(hào)IN和時(shí)鐘信號(hào)CLK朝向彼此行進(jìn)。示出了用于模擬輸入信號(hào)IN和時(shí)鐘信號(hào)CLK的四條不同的波形。它們表示在采樣單元2、采樣單元2'、采樣單元2"和采樣單元2'"處的、采樣時(shí)刻上的信號(hào)。

在這一具體的示例中，當(dāng)時(shí)鐘信號(hào)CLK的上升時(shí)鐘沿到達(dá)對(duì)應(yīng)的采樣抽頭位置10時(shí)，所有的采樣單元2執(zhí)行采樣功能。對(duì)于從第二延遲線路8的第一終端81進(jìn)入并沿著第二延遲線路8朝向第二終端82向下傳送的每個(gè)上升時(shí)鐘沿， 按時(shí)間順序激活/啟用采樣器2、采樣器2'、采樣器2”、采樣器2”'，其中傳送時(shí)間的兩個(gè)連續(xù)的采樣之間的間隔差τ等于相鄰的采樣距離(adjacent sampling distance，簡(jiǎn)稱為ASD)除以傳送速率，如可以由以下公式表示：

應(yīng)當(dāng)注意的是，在時(shí)鐘周期T_時(shí)鐘的前半個(gè)周期期間，所有的采樣單元2應(yīng)當(dāng)優(yōu)選地執(zhí)行采樣功能。此外，應(yīng)當(dāng)注意的是，在模擬輸入信號(hào)IN上獲得的樣本對(duì)應(yīng)于采樣距離2τ。這是由于以下事實(shí)：模擬輸入信號(hào)IN和時(shí)鐘信號(hào)CLK朝向彼此行進(jìn)。

在時(shí)鐘周期T_時(shí)鐘的后半個(gè)周期期間，沒有采樣發(fā)生。在這一時(shí)期期間，模擬輸入信號(hào)IN在其抽頭延遲線路7上進(jìn)一步傳送并沿著第一延遲線路7向下前進(jìn)，從而當(dāng)下一個(gè)上升時(shí)鐘沿到達(dá)抽頭號(hào)0時(shí)，在樣本號(hào)0處獲得的樣本對(duì)應(yīng)于距所獲得的上一個(gè)樣本(即樣本號(hào)3)2·τ距離的模擬輸入信號(hào)IN上的模擬值。

在圖8中，示出了采樣輸出S_Ol、采樣輸出S_O2、采樣輸出S_O3和采樣輸出S_O4，以指示對(duì)它們中的每一者進(jìn)行采樣的時(shí)刻。也要注意的是，樣本號(hào)0(在采樣點(diǎn)S0處)對(duì)應(yīng)于在模擬輸入信號(hào)IN上的樣本號(hào)3(在采樣點(diǎn)S3處)之后的2·τ，因此，對(duì)于連續(xù)的時(shí)鐘沿，所有的采樣器以交錯(cuò)模式操作。

在本發(fā)明中，時(shí)鐘確定性的和隨機(jī)的相位誤差顯著減小，這是由于不需要顯著相位調(diào)整時(shí)鐘。在每個(gè)采樣器上的時(shí)鐘相位調(diào)整是時(shí)鐘穩(wěn)定性誤差的成熟源，并能夠利用本發(fā)明構(gòu)思來避免。

本文所描述的、示出的和/或要求保護(hù)的所有實(shí)施方式的所有特征可以彼此結(jié)合。

盡管上文描述了本發(fā)明的各種實(shí)施方式，但應(yīng)當(dāng)理解的是，這些實(shí)施方式是僅以示例方式而非以限制方式提出的。根據(jù)本文公開內(nèi)容，可以對(duì)所公開的實(shí)施方式進(jìn)行多種改變，而不脫離本發(fā)明的精神或范圍。因此，本發(fā)明的范圍的廣度不應(yīng)當(dāng)由上面所描述的任何實(shí)施方式來限制。而是本發(fā)明的范圍應(yīng)當(dāng)根 據(jù)所附的權(quán)利要求及其等效物來限定。

雖然已經(jīng)相對(duì)于一個(gè)或多個(gè)實(shí)現(xiàn)方式示出并描述了本發(fā)明，但是對(duì)于本領(lǐng)域的技術(shù)人員來說，在閱讀并理解本說明書和附圖之后，將進(jìn)行等效的變型和修改。另外，盡管可能相對(duì)于一些實(shí)現(xiàn)方式中的僅一個(gè)實(shí)現(xiàn)方式公開了本發(fā)明的特定特征，但是該特征可以根據(jù)需要而與其它實(shí)現(xiàn)方式的一個(gè)或多個(gè)其它特征結(jié)合，并將有利于任何給定應(yīng)用或特定應(yīng)用。