相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2014年12月18日提交的第62/093,611號(hào)美國(guó)臨時(shí)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用方式整體并入本文。

背景。

發(fā)明領(lǐng)域

本公開內(nèi)容總體涉及以高數(shù)據(jù)率運(yùn)行的集成電路傳感器（例如用于dna測(cè)序技術(shù)）以及利用這種傳感器的系統(tǒng)的熱和電源管理。

習(xí)知技術(shù)

化學(xué)和/或生物過(guò)程檢測(cè)當(dāng)中已用到多種類型的傳感器。其中一類是化學(xué)敏感的場(chǎng)效應(yīng)晶體管(chemfet)。chemfet包括由溝道區(qū)分隔的一個(gè)柵極、一個(gè)源極、一個(gè)漏極以及耦合到溝道區(qū)的敏感區(qū)，例如柵極上適于與流體接觸的表面。chemfet的操作基于由變化所引起的溝道電導(dǎo)調(diào)制，如在敏感區(qū)可能由于流體中發(fā)生化學(xué)和/或生物反應(yīng)而產(chǎn)生的電壓變化?？蓪?duì)溝道電導(dǎo)調(diào)制進(jìn)行感測(cè)，以檢測(cè)和/或確定引起敏感區(qū)變化的化學(xué)和/或生物反應(yīng)的特征。一種測(cè)量溝道電導(dǎo)的方法是對(duì)源極和漏極施加適當(dāng)?shù)钠秒妷?，并測(cè)量流經(jīng)chemfet的所得電流。測(cè)量溝道電導(dǎo)的方法可包括驅(qū)動(dòng)通過(guò)chemfet的已知電流，并測(cè)量源極或漏極處的所得電壓。

離子敏感場(chǎng)效應(yīng)晶體管(isfet)是一種在敏感區(qū)包含離子敏感層的chemfet。在含有分析物的流體中，離子的存在會(huì)改變離子敏感層和分析物流體之間界面處的表面電位，這可能是由于流體（即分析物溶液）中存在的離子引起表面電荷基團(tuán)質(zhì)子化或去質(zhì)子化所致。isfet敏感區(qū)表面電位的變化會(huì)影響裝置的柵極電壓，從而影響溝道電導(dǎo)，而溝道電導(dǎo)的變化可以測(cè)量以指示溶液中離子的存在和/或濃度。isfet陣列可用于根據(jù)反應(yīng)期間存在、生成或使用之離子檢測(cè)結(jié)果，監(jiān)測(cè)化學(xué)和/或生物反應(yīng)，如dna測(cè)序反應(yīng)。（實(shí)例請(qǐng)參閱2014年12月14日由rothberg等人提交的7,948,015號(hào)美國(guó)專利，該專利的全部?jī)?nèi)容完整并入本文作為參考。）總體而言，可使用大型chemfet或其他類型的傳感器和檢測(cè)器陣列，以檢測(cè)及測(cè)量各類過(guò)程中多種分析物的靜態(tài)和/或動(dòng)態(tài)量或濃度。例如，該過(guò)程可以是化學(xué)和/或生物反應(yīng)、細(xì)胞或組織培養(yǎng)，或者監(jiān)測(cè)神經(jīng)活性、核酸測(cè)序等。

宜應(yīng)提供一種電源和溫度管理技術(shù)，支持?jǐn)?shù)據(jù)率非常高的dna測(cè)序系統(tǒng)，以及涉及與集成電路的復(fù)雜電動(dòng)力學(xué)和熱力學(xué)界面的其他系統(tǒng)。

發(fā)明概要

本發(fā)明描述了適用于復(fù)雜dna測(cè)序技術(shù)以及采用復(fù)雜傳感器陣列的其他技術(shù)的電源和溫度管理技術(shù)。

本技術(shù)的一個(gè)方面包括傳感器系統(tǒng)。傳感器系統(tǒng)包括一個(gè)傳感器陣列，該傳感器陣列又可包括傳感器行和列。可使一個(gè)反應(yīng)物流動(dòng)池與傳感器陣列接觸，并被配置以在活動(dòng)間隔期間和洗滌間隔期間向傳感器陣列交替施加反應(yīng)液流和洗滌液流序列；可由偏置電路將偏置排列施加到傳感器陣列以產(chǎn)生傳感器數(shù)據(jù)?？蓪⑼鈬娐放c偏置電路耦合以從傳感器陣列產(chǎn)生數(shù)據(jù)流。外圍電路可被配置為具有活動(dòng)模式和空閑模式?？商峁┻壿嬕栽诨顒?dòng)模式和空閑模式之間切換外圍電路以控制功耗?？臻e模式期間，可以將傳感器陣列保持在操作準(zhǔn)備狀態(tài)，同時(shí)降低功耗。如此，支持傳感器陣列電-流體條件的電路會(huì)在空閑模式期間保持活動(dòng)狀態(tài)。類似地，可以維持?jǐn)?shù)據(jù)流傳輸，以在空閑模式期間維持通信鏈路，從而保持操作準(zhǔn)備狀態(tài)。

另一方面，所提供的溫度傳感器感測(cè)與傳感器陣列溫度相關(guān)的溫度。在本實(shí)例中，邏輯可以包括響應(yīng)于溫度傳感器，在活動(dòng)模式和空閑模式之間切換，使溫度保持在工作范圍內(nèi)的反饋電路。

在本發(fā)明描述的一種體系中，外圍電路包括響應(yīng)于配置參數(shù)，將傳感器數(shù)據(jù)轉(zhuǎn)換成多個(gè)數(shù)字?jǐn)?shù)據(jù)流的轉(zhuǎn)換電路，并被配置以從所述轉(zhuǎn)換電路接收來(lái)自所述多個(gè)流的對(duì)應(yīng)數(shù)據(jù)流，并將所述數(shù)據(jù)發(fā)送到對(duì)應(yīng)接收器的多個(gè)發(fā)送器。此外，還可以包括操作偏置電路以幀速率產(chǎn)生傳感器數(shù)據(jù)幀，操作轉(zhuǎn)換電路以幀速率轉(zhuǎn)換傳感器數(shù)據(jù)，并操作發(fā)送器以幀速率傳輸數(shù)據(jù)流的測(cè)序器。在該配置中，邏輯可被配置以在活動(dòng)模式下將第一組一個(gè)或多個(gè)配置參數(shù)應(yīng)用于轉(zhuǎn)換電路，在空閑模式下將第二組一個(gè)或多個(gè)配置參數(shù)應(yīng)用于轉(zhuǎn)換電路。也可以將邏輯配置為在活動(dòng)模式下將第三組一個(gè)或多個(gè)配置參數(shù)應(yīng)用于偏置電路，在空閑模式下將第四組一個(gè)或多個(gè)配置參數(shù)應(yīng)用于偏置電路。

在本發(fā)明描述的一種控制操作中，外圍電路在與活動(dòng)間隔重疊的時(shí)間間隔中于空閑模式下操作第一幀數(shù)，在與緊隨其后的洗滌間隔重疊的時(shí)間間隔中于空閑模式下操作第二幀數(shù)。邏輯可以調(diào)整第一和第二幀數(shù)以控制裝置的功耗和溫度。

本發(fā)明還描述了一種用于傳感器系統(tǒng)的集成電路傳感器。

本發(fā)明還描述了一種操作傳感器系統(tǒng)以節(jié)省電力和控制溫度的方法。

本發(fā)明所述技術(shù)的其他特征和優(yōu)點(diǎn)可以在以下附圖、詳細(xì)說(shuō)明和權(quán)利要求書中看到。

附圖簡(jiǎn)略說(shuō)明

圖1為根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的用于核酸測(cè)序的傳感器系統(tǒng)組件框圖。

圖2示出根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的集成電路裝置和流動(dòng)池局部剖視圖。

圖3示出根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的代表性傳感器/檢測(cè)器及對(duì)應(yīng)反應(yīng)區(qū)剖視圖。

圖4為包括傳感器陣列和鎖相環(huán)耦合發(fā)送器對(duì)配置的集成電路局部簡(jiǎn)化圖。

圖5為用于圖4所示集成電路時(shí)鐘分配網(wǎng)絡(luò)的簡(jiǎn)化圖

圖6為用于圖5所示時(shí)鐘分配網(wǎng)絡(luò)的時(shí)鐘輸入緩沖區(qū)的簡(jiǎn)化示意圖。

圖7示出根據(jù)本發(fā)明所述技術(shù)的一個(gè)實(shí)施例的鎖相環(huán)耦合發(fā)送器對(duì)。

圖8為用于圖4所示時(shí)鐘分配網(wǎng)絡(luò)的時(shí)鐘輸入緩沖區(qū)的簡(jiǎn)化示意圖。

圖9為可用于圖4所示集成電路的鎖相環(huán)的簡(jiǎn)化示意圖。

圖10a和10b示出本發(fā)明所述多電源域集成電路的電源跡線和焊盤布局。

圖11為圖10a和10b所示集成電路的一部分的電源跡線和焊盤布局?jǐn)U展視圖。

圖12示出可用于本發(fā)明所述多電源域集成電路的部分靜電放電保護(hù)網(wǎng)絡(luò)。

圖13示出可用于本發(fā)明所述多電源域集成電路的另一部分靜電放電保護(hù)網(wǎng)絡(luò)。

圖14為受到本發(fā)明所述電源控制的傳感器裝置外圍電路的簡(jiǎn)化示意圖。

圖15為可用于本發(fā)明所述電源和溫度管理的測(cè)序器控制邏輯的簡(jiǎn)化示意圖。

圖16為本發(fā)明所述傳感器系統(tǒng)的一種操作方法的流程圖。

圖17為本發(fā)明所述傳感器系統(tǒng)的一種可選操作方法的流程圖。

詳細(xì)說(shuō)明

下面參考圖1-17，對(duì)本發(fā)明中傳感器技術(shù)及其組件的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。

圖1為根據(jù)一些實(shí)施例的用于核酸測(cè)序的系統(tǒng)組件框圖。該系統(tǒng)包括設(shè)備100，其作為數(shù)據(jù)源，每秒產(chǎn)生超過(guò)50gb數(shù)字?jǐn)?shù)據(jù)，在本發(fā)明所述的實(shí)例中，每秒產(chǎn)生超過(guò)100gb，以及更多。如示意圖所示，本發(fā)明所述技術(shù)的實(shí)施例中可能需要支持每秒超過(guò)100gb的通信總線127。在實(shí)例系統(tǒng)中，傳感器芯片包括超過(guò)6億個(gè)傳感器，每個(gè)傳感器產(chǎn)生多個(gè)比特位，并以高幀速率進(jìn)行感測(cè)。本發(fā)明描述了用于在集成電路上將數(shù)據(jù)從傳感器陣列或其他高數(shù)據(jù)率數(shù)據(jù)源發(fā)送到目標(biāo)處理器的大規(guī)模并行系統(tǒng)。

核酸測(cè)序系統(tǒng)不僅包括海量數(shù)據(jù)源，還存在由于感測(cè)和測(cè)序技術(shù)的性質(zhì)而導(dǎo)致的設(shè)計(jì)問(wèn)題。因此，本發(fā)明介紹的技術(shù)可適用于這種系統(tǒng)的部署，本發(fā)明描述了一個(gè)這種系統(tǒng)的實(shí)例。組件包括集成電路裝置100上的流動(dòng)池101、參考電極108、用于測(cè)序的多種試劑114、閥塊116、洗滌液110、閥112、射流控制器118、管線120/122/126、通道104/109/111、廢液容器106、陣列控制器124、參考時(shí)鐘128和用戶界面129。集成電路裝置100包括上覆傳感器陣列（包含本文所述裝置）的微孔陣列107。流動(dòng)池101包括入口102、出口103和限定微孔陣列107上試劑流動(dòng)路徑的流動(dòng)室105。參考電極108可能是任何適當(dāng)類型或形狀，包括具有流體通道的同心圓柱體或插入通道111內(nèi)腔的導(dǎo)線。試劑114可能在泵、氣體壓力或其他適當(dāng)方法的驅(qū)動(dòng)下通過(guò)流體通道、閥和流動(dòng)池101，并在流出流動(dòng)池101的出口103之后棄置于廢液容器106內(nèi)。射流控制器118可利用執(zhí)行軟件實(shí)現(xiàn)的邏輯的合適處理器、其他控制器電路或者控制器電路的組合和軟件實(shí)現(xiàn)的邏輯，來(lái)控制試劑114的驅(qū)動(dòng)力以及閥112（用于洗滌液）和閥塊116（用于試劑）的操作。在一些實(shí)施例中，射流控制器118可按預(yù)定順序及預(yù)定持續(xù)時(shí)間并/或按預(yù)定流速，控制單個(gè)試劑114到流動(dòng)池101和集成電路裝置100的輸送。

微孔陣列107包括與傳感器陣列中相應(yīng)傳感器以可操作方式關(guān)聯(lián)的反應(yīng)區(qū)陣列。例如，每個(gè)反應(yīng)區(qū)可以耦合到一個(gè)或多個(gè)適合于檢測(cè)該反應(yīng)區(qū)內(nèi)目標(biāo)分析物或反應(yīng)性質(zhì)的傳感器。微孔陣列107可以集成在集成電路裝置100中，以使微孔陣列107和傳感器陣列成為單個(gè)裝置或芯片的一部分。流動(dòng)池101可以具有各種配置，用于控制試劑114在微孔陣列107上的路徑和流速。

陣列控制器124向集成電路裝置100提供偏置電壓及定時(shí)和控制信號(hào)，用于讀取傳感器陣列的傳感器數(shù)據(jù)。陣列控制器124還向參考電極108提供參考偏置電壓，以使微孔陣列107上流動(dòng)的試劑114偏流。

陣列控制器124包括讀取器，以經(jīng)由總線127通過(guò)集成電路裝置100上的輸出端口收集來(lái)自傳感器陣列中傳感器的輸出信號(hào)，該總線127包含多個(gè)高速串行通道，例如以大約每秒100千兆比特或以上速度運(yùn)載樣本數(shù)據(jù)。在一個(gè)實(shí)例中，總線127中實(shí)現(xiàn)了二十四個(gè)串行通道，每個(gè)串行通道的標(biāo)稱運(yùn)行速度為每秒5gb。參考時(shí)鐘128可以與裝置100耦合，以提供用于控制高速串行通道的穩(wěn)定參考時(shí)鐘。在本發(fā)明所述的實(shí)施例中，與支持高速串行通道所需的gb級(jí)數(shù)據(jù)率相比，參考時(shí)鐘128可以在類似100mhz或200mhz的相對(duì)低頻率下工作。陣列控制器124可以包括數(shù)據(jù)處理系統(tǒng)，其具有包括一組現(xiàn)場(chǎng)可編程門陣列(fpga)的讀取器板，該讀取器板具有多個(gè)接收器，以支持裝置100上的發(fā)送器。陣列控制器124可包括用于數(shù)據(jù)和軟件應(yīng)用存儲(chǔ)的存儲(chǔ)器、用于訪問(wèn)數(shù)據(jù)和執(zhí)行應(yīng)用的處理器，以及可幫助與圖1所示系統(tǒng)中各種組件通信的組件1.

傳感器輸出信號(hào)的值可以指示微孔陣列107的對(duì)應(yīng)反應(yīng)區(qū)中發(fā)生的一個(gè)或多個(gè)反應(yīng)的物理和/或化學(xué)參數(shù)。例如，在一些示例性實(shí)施例中，輸出信號(hào)的值可能使用rearick等人在美國(guó)專利公開號(hào)2012/0172241（申請(qǐng)?zhí)?3/339,846，2011年12月29日提交）和hubbell在美國(guó)專利公開號(hào)2012/0173158（申請(qǐng)?zhí)?3/339,753，2011年12月29日提交）中公開的技術(shù)處理，以上專利全部?jī)?nèi)容均通過(guò)引用方式整體并入本文。用戶界面129可顯示關(guān)于流動(dòng)池101以及從集成電路裝置100上傳感器陣列中的傳感器所接收之輸出信號(hào)的信息。用戶界面129還可顯示儀器設(shè)置和控制，并允許用戶輸入或設(shè)置儀器設(shè)置和控制。

陣列控制器124可以收集并分析與響應(yīng)于試劑114輸送而發(fā)生之化學(xué)和/或生物反應(yīng)相關(guān)的傳感器輸出信號(hào)。管理總線134可以連接在陣列控制器124和集成電路100之間，用于控制傳感器陣列的操作和其他控制功能。陣列控制器124還可以耦合到射流控制器，以實(shí)現(xiàn)陣列和流體動(dòng)力學(xué)的協(xié)調(diào)操作。該系統(tǒng)還可以使用集成電路上的溫度傳感器133來(lái)監(jiān)視和控制集成電路裝置100的溫度，以便在經(jīng)過(guò)調(diào)節(jié)的溫度下發(fā)生反應(yīng)和進(jìn)行測(cè)量。溫度傳感器133可以集成在集成電路裝置100上，或者以其他方式耦合到集成電路基板或封裝（即芯片）或流動(dòng)池101，以感測(cè)與傳感器陣列溫度相關(guān)的溫度，使其可以用于控制陣列溫度的過(guò)程中。該系統(tǒng)可配置為在操作期間使整個(gè)多步驟反應(yīng)中的單個(gè)流體或試劑接觸參考電極108。閥112可以關(guān)閉，以防止試劑114流動(dòng)時(shí)有任何洗滌液110流入通道109。盡管能阻斷洗滌液的流動(dòng)，但參考電極108、通道109和微孔陣列107之間仍然可存在不間斷的流體和電連通?？梢赃x擇參考電極108和通道109及111接合點(diǎn)之間的距離，以使通道109中流動(dòng)的可能擴(kuò)散到通道111中的試劑，幾乎不會(huì)或者完全不會(huì)到達(dá)。在一些實(shí)施例中，可能選擇洗滌液110與參考電極108持續(xù)接觸，這可能特別適用于頻繁使用洗滌步驟的多步驟反應(yīng)。

圖2所示為示例性集成電路裝置200、流動(dòng)池201和參考電極208的局部剖視圖。該裝置包括耦合到微孔陣列（圖示207）的傳感器陣列（圖示205）。在操作過(guò)程中，流動(dòng)池201的流動(dòng)室204將所輸送試劑的試劑流206限制在微孔陣列207中反應(yīng)區(qū)的開口端。反應(yīng)區(qū)的體積、形狀、縱橫比（如底寬與阱深的比率）及其他尺寸特征可能基于所發(fā)生反應(yīng)的性質(zhì)以及采用的試劑、產(chǎn)物/副產(chǎn)物或標(biāo)記技術(shù)（如果有）進(jìn)行選擇。傳感器陣列205的傳感器可能響應(yīng)于微孔陣列207中關(guān)聯(lián)的反應(yīng)區(qū)內(nèi)的化學(xué)和/或生物反應(yīng)（并產(chǎn)生與之相關(guān)的輸出信號(hào)），以檢測(cè)目標(biāo)分析物或反應(yīng)性質(zhì)。傳感器陣列205的傳感器可以是化學(xué)敏感的場(chǎng)效應(yīng)晶體管(chemfet)，如離子敏感場(chǎng)效應(yīng)晶體管(isfet)。實(shí)施例中可以使用的傳感器和陣列配置的實(shí)例在2010年5月24日提交的美國(guó)專利申請(qǐng)公開號(hào)2010/0300559、2012年10月5日提交的美國(guó)專利申請(qǐng)公開號(hào)2010/0197507、2010年10月5日提交的美國(guó)專利申請(qǐng)公開號(hào)2010/0301398、2010年5月4日提交的美國(guó)專利申請(qǐng)公開號(hào)2010/0300895、2009年5月29日提交的美國(guó)專利申請(qǐng)公開號(hào)2010/0137143、2007年12月17日提交的美國(guó)專利申請(qǐng)公開號(hào)2009/0026082，以及2005年8月1日提交的第7,575,865號(hào)美國(guó)專利，其各自的全部?jī)?nèi)容均通過(guò)引用方式整體并入本文?？拷⒖椎慕缑媪黧w動(dòng)力學(xué)涉及與傳感器陣列相關(guān)的流速、電解電位、溫度，以及可能以與待測(cè)分析物（如dna串上的堿基）無(wú)關(guān)的方式影響傳感器陣列的其他復(fù)雜因素。在測(cè)序操作期間宜應(yīng)保持界面流體動(dòng)力學(xué)的穩(wěn)定性。該系統(tǒng)包括功率和溫度控制器212，其可以是參考圖1描述的陣列控制器的一部分1所示集成電路的鎖相環(huán)的簡(jiǎn)化示意圖。電源和溫度控制器212可以與集成電路200上的電路通信，以控制集成電路的電和熱配置，同時(shí)與可以管理流體的流速和溫度的射流控制器配合，協(xié)助維持界面流體動(dòng)力學(xué)的穩(wěn)定性。

集成電路裝置200包括大量經(jīng)由一組串行通道210支持與大規(guī)模并行讀取器211之連接的串行端口。試劑流206與大型isfet陣列耦合，呈現(xiàn)一種復(fù)雜的電氣和機(jī)械環(huán)境，這種系統(tǒng)在其中可以進(jìn)行高完整性的操作。

在一些實(shí)施例中，其他類型的傳感器陣列可能用在與圖1所示系統(tǒng)類似的系統(tǒng)中，包括但不限于熱敏電阻陣列和光學(xué)傳感器陣列。

圖3示出根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的代表性傳感器/檢測(cè)器及相應(yīng)反應(yīng)區(qū)的剖視圖。在一些實(shí)施例中，所述傳感器可能為化學(xué)傳感器。圖3示出兩個(gè)示例性傳感器350、351，其代表傳感器陣列的一小部分，該傳感器陣列可包括數(shù)百萬(wàn)個(gè)傳感器；甚至可考慮數(shù)十億個(gè)傳感器。例如，該傳感器陣列可包含100到1,000個(gè)傳感器、100到10,000個(gè)傳感器、10,000到100,000個(gè)傳感器、100,000到1,000,000個(gè)傳感器、1,000,000到40,000,000個(gè)傳感器、10,000,000到165,000,000個(gè)傳感器、100,000,000到660,000,000個(gè)傳感器、1,000,000,000到5,000,000,000個(gè)傳感器、5,000,000,000到9,000,000,000個(gè)傳感器，最多10,000,000,000個(gè)傳感器。可以考慮陣列的窗口化，以便能從全部傳感器或少于全部數(shù)量的傳感器獲得數(shù)據(jù)。傳感器350被耦合到對(duì)應(yīng)的反應(yīng)區(qū)301，而傳感器351耦合到對(duì)應(yīng)的反應(yīng)區(qū)302。兩個(gè)示出的反應(yīng)區(qū)與彼此以及相鄰的反應(yīng)區(qū)化學(xué)隔離且電隔離。介電材料303限定了反應(yīng)區(qū)301/302，其可以在以不存在介電材料的方式限定的開口內(nèi)。介電材料303可以包括一層或多層材料，例如二氧化硅或氮化硅，或任何其他合適的材料或材料混合物。開口的尺寸及其節(jié)距可因不同實(shí)施例而變化。在一些實(shí)施例中，開口可具有特征直徑，后者被定義為平面圖橫截面積(a)的4倍除以π后的平方根（例如，sqrt(4*a/π)），其不大于5微米，如不大于3.5微米、不大于2.0微米、不大于1.6微米、不大于1.0微米、不大于0.8微米、不大于0.6微米、不大于0.4微米、不大于0.2微米或不大于0.1微米。傳感器的俯視面積一部分由反應(yīng)區(qū)的寬度（或直徑）確定，并且可以做得很小，以提供高密度陣列?？梢酝ㄟ^(guò)改變反應(yīng)區(qū)的寬度（例如直徑）來(lái)確定和/或減小傳感器占用的面積。在一些實(shí)施例中，陣列的密度可以根據(jù)為反應(yīng)區(qū)選擇的直徑增加或減少。低噪聲傳感器可以通過(guò)減少裝置和互連開銷（包括柵極面積和接觸面積），以高密度陣列形式提供。根據(jù)其他示例性實(shí)施例的傳感器及其對(duì)應(yīng)反應(yīng)區(qū)的其他示例在fife等人2014年3月5日提交的美國(guó)專利申請(qǐng)第14/198,382號(hào)（基于2013年8月22日提交的美國(guó)臨時(shí)專利申請(qǐng)第61/868,739號(hào)和2013年3月15日提交的美國(guó)臨時(shí)專利申請(qǐng)第61/790,866號(hào)）、fife等人2014年3月5日提交的美國(guó)專利申請(qǐng)第14/197,710號(hào)（基于2013年8月22日提交的美國(guó)臨時(shí)專利申請(qǐng)第61/868,736號(hào)和2013年3月15日提交的美國(guó)臨時(shí)專利申請(qǐng)第61/790,866號(hào)）、fife等人2014年3月5日提交的美國(guó)專利申請(qǐng)第14/197,741號(hào)（基于2013年8月22日提交的美國(guó)臨時(shí)專利申請(qǐng)第61/868,947號(hào)和2013年3月15日提交的美國(guó)臨時(shí)專利申請(qǐng)第61/790,866號(hào)）、fife等人2014年3月5日提交的美國(guó)專利申請(qǐng)第14/198,417號(hào)（基于2013年8月22日提交的美國(guó)臨時(shí)專利申請(qǐng)第61/900,907號(hào)和2013年3月15日提交的美國(guó)臨時(shí)專利申請(qǐng)第61/790,866號(hào)）中有描述，以上專利全部?jī)?nèi)容均通過(guò)引用方式整體并入本文。

傳感器350代表傳感器陣列中的傳感器。在示出的實(shí)例中，傳感器350為化學(xué)敏感的場(chǎng)效應(yīng)晶體管(chemfet)，更具體地說(shuō)，在此實(shí)例中為離子敏感場(chǎng)效應(yīng)晶體管(isfet)。傳感器350包括具有通過(guò)電極307耦合到反應(yīng)區(qū)301之傳感器板320的浮動(dòng)?xùn)艠O結(jié)構(gòu)318，所述電極307可具有適于與電解質(zhì)（離子導(dǎo)電液）接觸的表面。傳感器板320為浮動(dòng)?xùn)艠O結(jié)構(gòu)318中的最上浮動(dòng)?xùn)艠O導(dǎo)體。在示出的實(shí)例中，浮動(dòng)?xùn)艠O結(jié)構(gòu)318包括處于介電材料319層內(nèi)的多個(gè)圖案化導(dǎo)電材料層。傳感器350還包括半導(dǎo)體基板354內(nèi)包含源極/漏極區(qū)321和源極/漏極區(qū)322的導(dǎo)電端子。源極/漏極區(qū)321和源極/漏極區(qū)322包括導(dǎo)電類型不同于基板354的摻雜半導(dǎo)體材料。例如，源極/漏極區(qū)321和源極/漏極區(qū)322可以包括摻雜p型半導(dǎo)體材料，且基板可以包括摻雜n型半導(dǎo)體材料。溝道區(qū)323將源極/漏極區(qū)321和源極/漏極區(qū)322分隔開。浮動(dòng)?xùn)艠O結(jié)構(gòu)318覆蓋溝道區(qū)323，且通過(guò)柵電介質(zhì)352與基板354分隔。柵電介質(zhì)可以是例如二氧化硅?；蛘?，其他合適的電介質(zhì)也可用于柵電介質(zhì)352，例如具有較高介電常數(shù)的材料，碳化硅(sic)、氮化硅(si3n4)、氮氧化物、氮化鋁(aln)、二氧化鉿(hfo2)、二氧化錫(sno2)、氧化銫(ceo2)、二氧化鈦(tio2)、三氧化鎢(wo3)、三氧化二鋁(al2o3)、氧化鑭(la2o3)、氧化釓等，以及其中材料的組合。

在一些實(shí)施例中，傳感器350包括覆蓋并與多個(gè)浮動(dòng)?xùn)艠O導(dǎo)體中最上層的浮動(dòng)?xùn)艠O導(dǎo)體連通的電極307。電極307的上表面308限定傳感器的反應(yīng)區(qū)下表面。電極307的上表面308可以用作傳感器350的敏感區(qū)傳感器表面。電極307可以包括多種不同材料中的一種或多種，以增強(qiáng)對(duì)特定離子的敏感性。例如，氮化硅或氮氧化硅以及諸如氧化硅、氧化鋁或氧化鉭等金屬氧化物通常可提供對(duì)氫離子的敏感性，而由含纈氨霉素之聚氯乙烯組成的感測(cè)材料則可提供對(duì)鉀離子的敏感性。也可以使用對(duì)其他離子敏感的材料，如鈉、銀、鐵、溴、碘、鈣、氫氧化物、磷酸鹽和硝酸鹽。在示出實(shí)例中，電極307顯示為單層材料。更一般地，電極可以包括一層或多層各種導(dǎo)電材料，例如金屬或陶瓷，或任何其他合適的導(dǎo)電材料或材料的混合物，具體取決于實(shí)施方式。導(dǎo)電材料可以是任何合適的金屬材料或其合金，或者可以是任何合適的陶瓷材料，或其中材料的組合。金屬材料的實(shí)例包括鋁、銅、鎳、鈦、銀、金、鉑、鉿、鑭、鉭、鎢、銥、鋯、鈀，或其中任何合適的材料或組合。陶瓷材料的實(shí)例包括氮化鈦、氮化鈦鋁、氮氧化鈦、氮化鉭或其中任何合適的組合。在一些實(shí)施例中，在電極307的上表面308上沉積有附加感測(cè)材料（未示出）。在一些實(shí)施例中，電極可以是氮化鈦，并且氧化鈦或氧氮化鈦可以在制造期間和/或在使用中接觸流體期間在上表面308上生長(zhǎng)。上表面上是否形成氧化物取決于所使用的導(dǎo)電材料、所執(zhí)行的制造工藝和/或傳感器的操作條件。電極可以加工為各種形狀（寬度、高度等），具體取決于制造過(guò)程中使用的材料和/或蝕刻技術(shù)和/或制造工藝等。

在一些實(shí)施例中，反應(yīng)物、洗滌液和其他試劑可以通過(guò)擴(kuò)散機(jī)制進(jìn)入和離開反應(yīng)區(qū)301。傳感器350響應(yīng)于電極307鄰近的電荷324（并且可以產(chǎn)生與其相關(guān)的輸出信號(hào)）。例如，當(dāng)傳感器耦合到電解質(zhì)時(shí)，傳感器可以響應(yīng)于傳感器表面處的電解電位。傳感器的響應(yīng)性可以與電極307鄰近的電荷量相關(guān)。分析物溶液中電荷324的存在可能改變分析物溶液和電極307的上表面308之間界面處的表面電位。例如，表面電位可能由于分析物溶液中存在的離子引起表面基團(tuán)的質(zhì)子化或去質(zhì)子化而改變。在另一個(gè)實(shí)例中，溶液中的分析物可能改變表面官能團(tuán)或所吸附化學(xué)物質(zhì)的電荷。存在的電荷量發(fā)生變化可能導(dǎo)致浮動(dòng)?xùn)艠O結(jié)構(gòu)318上的電壓發(fā)生變化，進(jìn)而可能導(dǎo)致傳感器350的晶體管閾值電壓發(fā)生有效變化。界面處的電位可以通過(guò)測(cè)量源極區(qū)321和漏極區(qū)322之間溝道區(qū)323中的電流來(lái)測(cè)量。因此，可以直接使用傳感器350在連接到源極區(qū)321或漏極區(qū)322的陣列線路上提供基于電流的輸出信號(hào)，或通過(guò)附加電路間接使用以提供基于電壓的輸出信號(hào)。電荷可能更高度集中在反應(yīng)區(qū)301底部附近。因此，在一些實(shí)施例中，電極尺寸的變化可能影響到響應(yīng)于電荷324而檢測(cè)到的信號(hào)幅度。

在一些實(shí)施例中，反應(yīng)區(qū)301中進(jìn)行的反應(yīng)可以是用于鑒定或確定目標(biāo)分析物的特征或性質(zhì)的分析反應(yīng)。這樣的反應(yīng)可能直接或間接地產(chǎn)生會(huì)影響電極307鄰近電荷量的產(chǎn)物/副產(chǎn)物。如果產(chǎn)生的這種產(chǎn)物/副產(chǎn)物數(shù)量較少或快速衰減或與其他成分反應(yīng)，則可以在反應(yīng)區(qū)301中同時(shí)分析相同分析物的多個(gè)拷貝，以增加所產(chǎn)生的輸出信號(hào)。在一些實(shí)施例中，分析物的多個(gè)拷貝可以在沉積到反應(yīng)區(qū)301中之前或之后附著到固相載體312上。固相載體312可以是顆粒、微粒、納米顆粒。在一些實(shí)施例中，分析物可以附著到微珠上，其可以是實(shí)心或多孔，并且可以進(jìn)一步包含凝膠或類似物質(zhì)，或可以引入反應(yīng)區(qū)的任何其他合適的固態(tài)載體。在一些實(shí)施例中，分析物的拷貝可以位于反應(yīng)區(qū)傳感器鄰近的溶液中?；蛘撸治鑫锏目截惪梢灾苯咏Y(jié)合到傳感器的表面，以捕獲介質(zhì)，包括表面上的材料，或在表面上有孔時(shí)（例如，分析物的拷貝可以直接結(jié)合到電極307）。固相載體可以具有不同的尺寸，例如在100nm至10μm的范圍內(nèi)。另外，固態(tài)載體可能位于不同位置的開口中。對(duì)于核酸分析物，可以通過(guò)滾環(huán)擴(kuò)增(rca)、指數(shù)rca、聚合酶鏈反應(yīng)(pcr)或類似技術(shù)制備多個(gè)連接的拷貝以產(chǎn)生擴(kuò)增子，不需要固態(tài)載體。

在各種示例性實(shí)施例中，本發(fā)明所述的方法和系統(tǒng)在用于處理和/或分析從生物反應(yīng)（包括基于擴(kuò)增或電子或電荷的核酸測(cè)序）獲得的數(shù)據(jù)和信號(hào)時(shí)較為有利。在基于電子或電荷的測(cè)序（例如基于ph的測(cè)序）中，可以通過(guò)檢測(cè)作為聚合酶催化核苷酸延伸反應(yīng)的天然產(chǎn)物而產(chǎn)生的離子（例如氫離子），來(lái)確定核苷酸插入事件。這可以用于對(duì)樣品或模板核酸進(jìn)行測(cè)序，其可以是例如目標(biāo)核酸序列的片段，并且可以作為克隆群體直接或間接附著到固態(tài)載體，例如顆粒、微粒、微珠等。樣品或模板核酸可以通過(guò)可操作的方式與引物和聚合酶關(guān)聯(lián)，并且可以承受加入脫氧核苷三磷酸（“dntp”）的重復(fù)循環(huán)或“流程”（在本發(fā)明中可能指可能導(dǎo)致核苷酸插入的“核苷酸流程”）和洗滌。引物可以退火到樣品或模板，使得無(wú)論何時(shí)加入與模板中下一個(gè)堿基互補(bǔ)的dntp時(shí)，引物的3’末端都可以在聚合酶作用下延伸。根據(jù)已知的核苷酸流程序列和每個(gè)核苷酸流程中指示離子濃度的傳感器測(cè)量的輸出信號(hào)，可以確定與傳感器耦合的反應(yīng)區(qū)中存在的樣品核酸相關(guān)的核苷酸的類型、序列和數(shù)量。

圖4為用于dna測(cè)序的集成電路傳感器陣列上一部分電路的簡(jiǎn)化框圖。集成電路包括基板400上的660兆像素isfet傳感器陣列401。上部列偏置/選擇電路組合402u和上部行解碼器531配置用于訪問(wèn)陣列401的上半部分。下部列偏置/選擇電路組合402l和下部行解碼器521配置用于訪問(wèn)陣列401的下半部分。

上部模數(shù)轉(zhuǎn)換器(adc)電路組合403u耦合到上部列偏置/選擇電路組合402u。上部寄存器陣列404u耦合到上部模數(shù)轉(zhuǎn)換器(adc)電路組合403u。上部寄存器陣列404u配置為通過(guò)串行器（例如511、512）向?qū)?yīng)發(fā)送器（例如405-23、405-22）提供多個(gè)數(shù)字?jǐn)?shù)據(jù)流。每個(gè)發(fā)送器均耦合到對(duì)應(yīng)的輸出焊盤對(duì)（d[23]一對(duì)、d[22]一對(duì)），其轉(zhuǎn)而又連接到傳輸線路（未顯示）。

同樣地，下部模數(shù)轉(zhuǎn)換器電路組合403l耦合到下部列偏置和選擇電路組合402l。下部寄存器陣列404l耦合到下部模數(shù)轉(zhuǎn)換器電路組合403l。下部寄存器陣列404l配置為通過(guò)串行器（例如501、502）向?qū)?yīng)發(fā)送器（例如405-0、405-1）提供多個(gè)數(shù)字?jǐn)?shù)據(jù)流。每個(gè)發(fā)送器均耦合到對(duì)應(yīng)的輸出焊盤對(duì)（d[0]、d[1]），其轉(zhuǎn)而又連接到傳輸線路（未顯示）。

陣列可能包括多個(gè)未耦合到流體的參比電池。參比電池的柵極耦合到參考電壓電路，并提供參考讀數(shù)，其用于分析來(lái)自耦合到射流的isfet的數(shù)據(jù)。

本發(fā)明所述的配置支持具有大量每秒千兆比特發(fā)送器的裝置，如能夠以大于每秒1gb的數(shù)據(jù)率傳輸且配置為至少10對(duì)的至少20個(gè)發(fā)送器。例如，裝置包括能夠以每秒5gb或更高數(shù)據(jù)率傳輸數(shù)據(jù)的24個(gè)發(fā)送器，支持來(lái)自每秒120gb或更高數(shù)據(jù)率的高速數(shù)據(jù)源的吞吐量。大量的每秒千兆比特發(fā)送器會(huì)導(dǎo)致一種情形，其中會(huì)出現(xiàn)一類在采用少量發(fā)送器的配置中并不明顯的實(shí)施問(wèn)題。

包括一個(gè)測(cè)序器(seq)532、一個(gè)數(shù)模轉(zhuǎn)換器(dac)533、一個(gè)格雷碼計(jì)數(shù)器(gray)534、一個(gè)偏置電路(bias)535的支持外圍電路耦合到上部電路。此外，包括一個(gè)測(cè)序器522、一個(gè)數(shù)模轉(zhuǎn)換器523、一個(gè)格雷碼計(jì)數(shù)器524及一個(gè)偏置電路525的支持電路耦合到下部電路。芯片包括一個(gè)串行外圍接口控制塊(spictrl)540（其包括配置寄存器，并提供用于裝置配置和控制裝置的管理總線的接口），以及用于裝置配置的一個(gè)保險(xiǎn)絲陣列(fuse)541。測(cè)序器522、532操作傳感器陣列（或其他數(shù)據(jù)源）、外圍電路和多個(gè)發(fā)送器，根據(jù)活動(dòng)模式和空閑模式以幀速率采樣數(shù)據(jù)幀，其中測(cè)序器在第一時(shí)間間隔中于活動(dòng)模式下操作第一幀數(shù)，在第二時(shí)間間隔中于空閑模式下操作第二幀數(shù)。在感測(cè)系統(tǒng)中，測(cè)序器522、532的操作與流體控制器協(xié)調(diào)，使得第一時(shí)間間隔與反應(yīng)液流重疊，第二時(shí)間間隔與緊隨其后的洗滌液流重疊。

在一項(xiàng)實(shí)例操作技術(shù)中，測(cè)序器522、532使電路執(zhí)行幀感測(cè)序列。在幀測(cè)序序列中，可以使用列偏置/選擇電路402u/402l選擇和偏置陣列上半部分和下半部分各自的isfet行，以便在每條列線路上產(chǎn)生作為對(duì)應(yīng)傳感器阱中電荷的函數(shù)的電流。模數(shù)轉(zhuǎn)換器電路403u/403l從數(shù)模轉(zhuǎn)換器533、523接收斜坡信號(hào)，并在相應(yīng)列線路的電流與斜坡信號(hào)的電平相匹配時(shí)產(chǎn)生輸出信號(hào)?？赡茼憫?yīng)于輸出信號(hào)而對(duì)格雷碼計(jì)數(shù)器524、534進(jìn)行采樣，并將結(jié)果存儲(chǔ)在寄存器陣列404u/404l中。寄存器陣列404u/404l中的數(shù)據(jù)會(huì)組合進(jìn)數(shù)據(jù)包，并在多個(gè)數(shù)字?jǐn)?shù)據(jù)流中應(yīng)用于芯片上的發(fā)送器。

圖4中所示的部分電路包括基板400上一組24個(gè)發(fā)送器中的四個(gè)發(fā)送器。所示四個(gè)發(fā)送器包括第一對(duì)發(fā)送器405-0、405-1和第二對(duì)發(fā)送器405-22、405-23。如圖所示，包括低通濾波器的一個(gè)鎖相環(huán)406-0耦合到第一對(duì)發(fā)送器405-0、405-1。另外，包括低通濾波器的一個(gè)鎖相環(huán)406-11則耦合到第二對(duì)發(fā)送器405-22、405-23。鎖相環(huán)作為時(shí)鐘倍頻器工作，其中每一個(gè)均產(chǎn)生一個(gè)本地發(fā)送時(shí)鐘，并經(jīng)由時(shí)鐘線路（例如鎖相環(huán)406-0處的407a、407b）向其左側(cè)發(fā)送器和右側(cè)發(fā)送器提供本地發(fā)送時(shí)鐘。

每個(gè)鎖相環(huán)/低通濾波器406-0、406-11均與對(duì)應(yīng)的鎖相環(huán)控制塊503、513耦合，鎖相環(huán)控制塊存儲(chǔ)用于控制和校準(zhǔn)鎖相環(huán)的參數(shù)。

此模式可在芯片上的24個(gè)發(fā)送器之間重復(fù)，如此有12個(gè)鎖相環(huán)模塊和24個(gè)發(fā)送器。發(fā)送器分組成對(duì)，耦合到各個(gè)鎖相環(huán)。鎖相環(huán)設(shè)置在發(fā)送器之間的基板上，如此從鎖相環(huán)到使用鎖相環(huán)中所產(chǎn)生時(shí)鐘發(fā)送器的傳輸距離可以很小。

如圖所示，鎖相環(huán)406-0、406-11中的每一個(gè)均耦合到單獨(dú)的電源焊盤vddp和單獨(dú)的接地焊盤gndp。此外，每個(gè)鎖相環(huán)的單獨(dú)電源焊盤vddp和單獨(dú)接地焊盤gndp均設(shè)置在與鎖相環(huán)相鄰的芯片上，并位于對(duì)應(yīng)發(fā)送器對(duì)中的左側(cè)發(fā)送器輸出焊盤與右側(cè)發(fā)送器輸出焊盤之間。

單獨(dú)電源焊盤vddp和單獨(dú)接地焊盤gndp連接到片外電壓源，其可能配置旁路電容和其他電路，以為鎖相環(huán)電路建立低噪聲電源配置，并降低高頻鎖相環(huán)電路和基板400上其他電路之間的噪聲耦合。

低速參考時(shí)鐘（未顯示，請(qǐng)參見圖5）可以分配在芯片上并連接到各個(gè)鎖相環(huán)。

所示實(shí)施例中的時(shí)鐘倍頻器使用鎖相環(huán)實(shí)施。時(shí)鐘倍頻器也可以使用其他電路實(shí)施，如延遲鎖定回路、相位內(nèi)插器，以及鎖相環(huán)、相位內(nèi)插器和/或延遲鎖定回路的組合。

在此實(shí)施例中，所述集成電路基板400包括芯片上的溫度傳感器537、538，配置在芯片的四個(gè)角中的每一個(gè)角上。溫度讀數(shù)由spi控制塊540采樣，并存儲(chǔ)以供芯片外控制器經(jīng)由管理總線來(lái)訪問(wèn)。另外，所述溫度讀數(shù)被測(cè)序器利用以控制裝置的功耗和溫度。在其他實(shí)施例中，可以對(duì)一個(gè)或多個(gè)溫度傳感器進(jìn)行不同配置。在其他實(shí)施例中，除芯片上的一個(gè)或多個(gè)溫度傳感器之外或作為另選方式，溫度傳感器可能被耦合到微孔陣列結(jié)構(gòu)。

圖5示出可能與圖4所示裝置結(jié)合使用的時(shí)鐘分配電路4.該時(shí)鐘分配電路包括時(shí)鐘輸入緩沖區(qū)570，其中包括clkp和clkn輸入，可配置為從片外時(shí)鐘參考接收差分時(shí)鐘信號(hào)或單端時(shí)鐘信號(hào)。時(shí)鐘緩沖區(qū)570的輸出可以菊花鏈方式分配到沿芯片下側(cè)設(shè)置的鎖相環(huán)580-0至580-5，并通過(guò)占空比校正dcc鏈571（其包括支持整個(gè)大型芯片上參考時(shí)鐘傳輸?shù)囊唤M級(jí)聯(lián)dcc緩沖區(qū)）分配至芯片上側(cè)的鎖相環(huán)580-6至580-11。在此實(shí)例中，參考時(shí)鐘可以被分配至下側(cè)的發(fā)送器單元xmt0至xmt11，并經(jīng)由dcc鏈571分配至上側(cè)的發(fā)送器單元xmt12至xmt23。每一個(gè)發(fā)送器單元均包括占空比校正dcc緩沖區(qū)，并將參考時(shí)鐘從發(fā)送器單元中的dcc緩沖區(qū)傳遞到其鄰近鎖相環(huán)或鄰近發(fā)送器單元。下面參照?qǐng)D7描述一個(gè)包括此dcc緩沖區(qū)的發(fā)送器單元電路的實(shí)例7.在替代方案中，參考時(shí)鐘可直接耦合至鎖相環(huán)電路，而dcc緩沖區(qū)可根據(jù)需要以其他配置設(shè)置在芯片上。

時(shí)鐘分配電路在相對(duì)較低的頻率下，如125mhz，以50%占空比為每個(gè)鎖相環(huán)提供參考時(shí)鐘。在此實(shí)例中，參考時(shí)鐘可以異步分配到鎖相環(huán)。

圖6為圖5所示時(shí)鐘輸入緩沖區(qū)570的框圖5.此實(shí)例中的時(shí)鐘輸入緩沖區(qū)570包括多路復(fù)用器991。clkp焊盤同時(shí)連接到多路復(fù)用器991的“0”和“1”輸入。clkn焊盤連接到多路復(fù)用器991的“0”輸入。圖中設(shè)置在裝置上、標(biāo)為cmos_sel的參數(shù)控制多路復(fù)用器991，使其將一個(gè)模式中的差分輸入轉(zhuǎn)換為單端輸出，或者將單端輸入作為單端輸出提供。多路復(fù)用器991的單端輸出可通過(guò)與非門992提供給dcc緩沖區(qū)993。在此實(shí)例中，與非門992可能由標(biāo)為ref_sel的控制信號(hào)來(lái)控制。dcc緩沖區(qū)993的輸出是要分配在芯片上的參考時(shí)鐘。

參考圖5所述的用于dcc緩沖區(qū)993或dcc鏈571的占空比校正電路可使用多種電路結(jié)構(gòu)實(shí)施。一些實(shí)例在文獻(xiàn)中有過(guò)描述，包括ogawa等人所著的《用于pll輸出的50%占空比校正電路》(a50%duty-cyclecorrectioncircuitforplloutput)，收錄于ieee電路與系統(tǒng)學(xué)會(huì)(iscas)期刊2002年第4卷；以及ragavan等人所著的《用于ddrdram應(yīng)用的帶sar占空比校正器》(dutycyclecorrectorwithsarforddrdramapplication)，收錄于國(guó)際電氣電子與儀器工程高級(jí)研究雜志2013年5月第5期第2卷，均通過(guò)引用方式整體并入本文。

圖7示出與本發(fā)明所述技術(shù)的實(shí)施例對(duì)應(yīng)的發(fā)送器對(duì)配置。每個(gè)發(fā)送器對(duì)都包括第一發(fā)送器xmt610和第二發(fā)送器xmt611，其在此實(shí)例中對(duì)應(yīng)于芯片上用于輸出d[0]的發(fā)送器和用于輸出d[1]的發(fā)送器。鎖相環(huán)/低通濾波器電路(pll/lpf)612可設(shè)置在成對(duì)發(fā)送器610、611之間。發(fā)送器控制塊620、621耦合到對(duì)應(yīng)的發(fā)送器610、611。對(duì)應(yīng)的數(shù)據(jù)流630、631分別從芯片上的寄存器陣列輸入到發(fā)送控制塊620、621。鎖相環(huán)控制塊622耦合到鎖相環(huán)/低通濾波器612。

在圖7所示的發(fā)送器對(duì)配置中實(shí)施三個(gè)電源域7.控制塊620、621、622在基于供電端子vddd和gndd的數(shù)字電源域中接收功率。發(fā)送器610、611在基于供電端子vddo和gndo的發(fā)送器電源域中接收功率（輸出“o”功率）。鎖相環(huán)/低通濾波器電路設(shè)置在基于直接連接到鎖相環(huán)/低通濾波器電路的供電端子vddp、gndp的單個(gè)電源域中。

參考時(shí)鐘rclk從時(shí)鐘分配電路耦合到鎖相環(huán)，如上所述。系統(tǒng)時(shí)鐘sclk耦合到控制塊620、621、622。在一些實(shí)施例中，系統(tǒng)時(shí)鐘的標(biāo)稱工作頻率可能與參考時(shí)鐘相同，但也可以是不同頻率。

鎖相環(huán)612作為時(shí)鐘倍頻器工作，在線路650上產(chǎn)生高速本地發(fā)送時(shí)鐘。

在一個(gè)實(shí)例中，系統(tǒng)時(shí)鐘和參考時(shí)鐘以125mhz的頻率工作。高速本地發(fā)送時(shí)鐘可在2.5ghz（20x倍增）下產(chǎn)生。此實(shí)例中的發(fā)送器同時(shí)在本地發(fā)送時(shí)鐘的上升沿和下降沿發(fā)送，產(chǎn)生每秒5gb的傳輸速率。在具有以每秒5gb速度工作的24個(gè)發(fā)送器的芯片上，可實(shí)現(xiàn)每秒120gb的吞吐量。

使用包括低速參考時(shí)鐘的分配、各電源域中鎖相環(huán)的配置、對(duì)應(yīng)發(fā)送器對(duì)之間鎖相環(huán)的布置以及在本地使用本地產(chǎn)生的高速發(fā)送時(shí)鐘等技術(shù)，可支持所傳輸數(shù)據(jù)具有高數(shù)據(jù)完整性。

圖8為可用于圖5和圖7所示配置中發(fā)送器和發(fā)送器控制塊700的框圖。參考時(shí)鐘refclk可作為輸入提供給單個(gè)輸出dcc緩沖區(qū)710。dcc緩沖區(qū)710的輸出可用作以菊花鏈方式連接的輸出，如圖5所示5.此外，dcc緩沖區(qū)710的輸出可提供給時(shí)鐘選擇器711，后者還包括差分輸出dcc緩沖區(qū)。時(shí)鐘選擇器711能夠在此實(shí)例中標(biāo)為pllclk的本地高速發(fā)送時(shí)鐘和來(lái)自dcc緩沖區(qū)710的參考時(shí)鐘輸出之間進(jìn)行選擇?？刂菩盘?hào)rclk_sel可用于確定該選擇。從dcc緩沖區(qū)710選擇參考時(shí)鐘輸出的功能支持對(duì)芯片進(jìn)行測(cè)試。在工作模式下，可選擇本地高速發(fā)送時(shí)鐘pllclk。在本地發(fā)送時(shí)鐘頻率下，時(shí)鐘選擇器711的輸出可以是線路720上經(jīng)占空比校正的差分時(shí)鐘。

線路720上的差分時(shí)鐘可提供給同步器電路(sync)701、串行器電路702、預(yù)驅(qū)動(dòng)器703和片外驅(qū)動(dòng)器704。片外驅(qū)動(dòng)器的輸出可連接到焊盤outp和outn，后兩者又與傳輸線路相連。同步器電路701還接收系統(tǒng)時(shí)鐘，并為串行器702產(chǎn)生同步的系統(tǒng)時(shí)鐘。來(lái)自寄存器陣列的數(shù)據(jù)流在此實(shí)例中以20位數(shù)據(jù)包的形式應(yīng)用到串行器702。串行器輸出，其可被加擾以保持通信鏈路的信號(hào)轉(zhuǎn)換速率，可應(yīng)用到預(yù)驅(qū)動(dòng)器703，然后經(jīng)由片外驅(qū)動(dòng)器704傳輸至芯片外。

圖9為包括低通濾波器之鎖相環(huán)800的框圖，可能被用于圖5和圖7的配置。鎖相環(huán)800包括連接到參考時(shí)鐘的相位頻率檢測(cè)器pfd801、電荷泵802、低通濾波器803和環(huán)形壓控振蕩器(vco)804。可編程分頻器805可連接在環(huán)形vco804的輸出與相位和頻率檢測(cè)器801的輸入之間。此實(shí)例中的可編程分頻器805包括時(shí)鐘選擇器811、第一分頻器810和第二分頻器812。時(shí)鐘選擇器811在一個(gè)輸入接收環(huán)形vco804的輸出，在另一個(gè)輸入接收分頻器810的輸出。此示例中的分頻器810可以是二分頻?？刂菩盘?hào)div<0>控制時(shí)鐘選擇器811。時(shí)鐘選擇器811的輸出可用作本地高速發(fā)送時(shí)鐘pllclk。分頻器810的輸出可應(yīng)用到第二分頻器812的輸入端。響應(yīng)于控制信號(hào)div<1>，第二分頻器可配置為五分頻(o:/5)或十分頻1:/10。組合使用時(shí)，在操作期間，第一分頻器810和第二分頻器812的組合在上述每秒5gb的示例中提供20分頻(vco/20)操作，使得實(shí)際上本地高速發(fā)送時(shí)鐘能夠以參考時(shí)鐘頻率的20倍工作。

各種控制參數(shù)耦合到鎖相環(huán)800中的各種塊。參數(shù)“快、鎖、慢”從相位和頻率檢測(cè)器801提供，以控制電路。電荷泵偏置參數(shù)bias_cp<3:0>被施加到電荷泵802。低通濾波器參數(shù)c1<5:0>和c2<4:0>被施加到低通濾波器803。vco控制參數(shù)band_ctl<3:0>被施加到環(huán)vco804?？墒褂没炬i相環(huán)管理來(lái)數(shù)字控制鎖相環(huán)，以進(jìn)行校準(zhǔn)和配置，在一個(gè)實(shí)例中，所述校準(zhǔn)和配置由讀取器板上的鏈路控制邏輯來(lái)驅(qū)動(dòng)。在其他實(shí)施例中，鎖相環(huán)校準(zhǔn)和配置可本地驅(qū)動(dòng)，或者可使用本地和遠(yuǎn)程操作的組合。

鎖相環(huán)中的低通濾波器可被配置具有拒絕參考時(shí)鐘中抖動(dòng)的傳遞功能。這可在回路中的電荷泵和濾波電路中實(shí)現(xiàn)，因?yàn)槠湓趨⒖紩r(shí)鐘的頻率下標(biāo)稱地在相位和頻率檢測(cè)器的輸出上操作。

圖10a和10b示出支持多個(gè)電源域系統(tǒng)的發(fā)送器電路和實(shí)例傳感器集成電路的電源跡線的布局。圖4中使用的參考數(shù)字再次用于相同組件。因此，裝置包括基板400。可在基板上實(shí)現(xiàn)660百萬(wàn)像素isfet傳感器陣列401。上列偏置和選擇電路402u和下列偏置和選擇電路402l、上模數(shù)轉(zhuǎn)換器電路403u和下模數(shù)轉(zhuǎn)換器電路403l，和上寄存器陣列404u和下寄存器陣列404l在芯片的中部區(qū)域?qū)崿F(xiàn)。十二個(gè)發(fā)送器對(duì)被設(shè)置圍繞芯片周長(zhǎng)，其中六對(duì)在芯片下側(cè)，六對(duì)在芯片上側(cè)。多個(gè)發(fā)送器對(duì)包括圖10a示出的第一發(fā)送器對(duì)405-0、405-1，和第二發(fā)送器對(duì)405-2、405-3；和圖10b示出在下邊緣上的發(fā)送器對(duì)405-8、405-9和發(fā)送器對(duì)405-10、405-11。此外，多個(gè)發(fā)送器對(duì)包括圖10b示出的發(fā)送器對(duì)405-8、405-9和發(fā)送器對(duì)405-10、405-11；和圖10a示出在上邊緣上的發(fā)送器對(duì)405-20、405-21和發(fā)送器對(duì)405-22、405-23。沿芯片的上邊緣和下邊緣還實(shí)現(xiàn)了四個(gè)額外的發(fā)送器對(duì)，不過(guò)由于此處僅截取局部圖紙，故而并未顯示。因此，12個(gè)發(fā)送器對(duì)在基板400上實(shí)現(xiàn)，總共是24個(gè)發(fā)送器。如上文所述，每個(gè)發(fā)送器對(duì)包括本地時(shí)鐘倍頻器，所述本地時(shí)鐘倍頻器在這個(gè)實(shí)例中由具有低通濾波器的鎖相環(huán)來(lái)實(shí)現(xiàn)。因此，圖10a和10b示出鎖相環(huán)406-0、406-1、406-4、406-5、406-6、406-7、406-10和406-11，每個(gè)鎖相環(huán)可被放置于在對(duì)應(yīng)發(fā)送器對(duì)中的發(fā)送器之間的基板上。

圖10a和10b示出包括一個(gè)或多個(gè)電源域的基板的實(shí)例，所述電源域用于例如示出的isfet陣列的高數(shù)據(jù)率數(shù)據(jù)源，用于發(fā)送器且用于包括參考時(shí)鐘分配電路的外圍邏輯。在圖10a和10b的布局中，時(shí)鐘倍頻器設(shè)置在基板上單個(gè)電源域中，所述單個(gè)電源域彼此分開且與其他一個(gè)或多個(gè)電源域分開。

圖10a和10b示出芯片上支持多個(gè)電源域的電源焊盤和電源跡線的配置。電源域包括模擬電源域gnda、vdda、數(shù)字電源域gndd、vddd，和發(fā)送器電源域gndo、vddo。此外，電源域包括12個(gè)單個(gè)電源域，每個(gè)鎖相環(huán)有一個(gè)單個(gè)電源域。電源焊盤是基板400上的導(dǎo)電焊盤，其適于連接到引腳或其他連接器結(jié)構(gòu)以電連接到芯片外結(jié)構(gòu)。所述電源焊盤通常包括裝置上最高金屬層中的圖案化金屬焊盤。電源跡線是基板上的導(dǎo)電跡線，其適于在基板的區(qū)域上分配電力。所述電源跡線通常在裝置上最高圖案化金屬層中實(shí)現(xiàn)，并且具有較大的寬度尺寸以支持運(yùn)載大電流量。

模擬電源域包括基板400的四個(gè)角中每個(gè)角上被標(biāo)注為gnda、vdda的電源焊盤。模擬電源域包括電源總線，所述電源總線包括連接到vdda電源焊盤（例如左下方的420v）的跡線411v，和連接到gnda電源焊盤（例如左下方的420g）的跡線411g。跡線411v和411g被配置在裝置上作為內(nèi)部電源跡線，并圍繞裝置的模擬核心，所述模擬核心包括傳感器陣列401和其他電路的部分。

數(shù)字電源域包括成對(duì)分配在芯片周長(zhǎng)周圍被標(biāo)注為gndd、vddd的電源焊盤，包括在每個(gè)發(fā)送器之間一對(duì)。數(shù)字電源域包括電源總線，所述電源總線包括連接到vddd電源焊盤的跡線412v，和連接到gndd電源焊盤的跡線412g。跡線412v和412g被放置在裝置上模擬電源域跡線411v和411g外部，且被放置為鄰近圍繞芯片的模擬核心的數(shù)字電路。

發(fā)送器電源域包括成對(duì)分配在芯片周長(zhǎng)周圍被標(biāo)注為gndo、vddo的電源焊盤，每個(gè)發(fā)送器有一對(duì)。每對(duì)發(fā)送器電源域電源焊盤包括對(duì)應(yīng)發(fā)送器一側(cè)上的gndo焊盤，和對(duì)應(yīng)發(fā)送器相對(duì)側(cè)上的vddo焊盤。發(fā)送器電源域包括電源總線，所述電源總線包括連接到vddo電源焊盤的跡線413v和連接到gndo電源焊盤的跡線413g。跡線413v和413g被配置在裝置上數(shù)字電源域跡線412v和412g外部，且被放置以將電源電壓分配到芯片周長(zhǎng)上的發(fā)送器。

在這個(gè)實(shí)例中，每個(gè)鎖相環(huán)可被設(shè)置在單個(gè)電源域中。因此，對(duì)于包括與24個(gè)發(fā)送器耦合的12個(gè)鎖相環(huán)（或其他時(shí)鐘倍頻器）的芯片，有12個(gè)時(shí)鐘倍頻器電源域。每個(gè)本地時(shí)鐘倍頻器電源域包括附圖中標(biāo)注為gndp、vddp的一雙電源焊盤。電源焊盤gndp和vddp被設(shè)置在發(fā)送器的輸出焊盤之間。因此，鎖相環(huán)406-0的電源焊盤gndp和vppd被設(shè)置在串行通道d[0]的輸出焊盤和串行通道d[1]的輸出焊盤之間。每個(gè)本地時(shí)鐘倍頻器電源域包括限于鎖相環(huán)電路的電源跡線和接地跡線。因此，鎖相環(huán)406-0包括電源跡線414v和接地跡線414g。同樣，圖10b中的鎖相環(huán)406-7包括分別連接到本地電源焊盤vddp和接地焊盤gndp的電源跡線415v和接地跡線415g。

從圖10a和10b可見，基板400可包括12對(duì)發(fā)送器，所述發(fā)送器具有被設(shè)置在所述對(duì)發(fā)送器之間的單個(gè)電源域中的單個(gè)時(shí)鐘倍頻器。

除了具有單獨(dú)的電源跡線和單獨(dú)的電源焊盤和接地焊盤之外，每個(gè)電源域中的電路在基板中彼此電隔離。這種隔離可能使用例如深n阱技術(shù)來(lái)實(shí)現(xiàn)，其中電路的活動(dòng)區(qū)域在由深n阱自大塊基板隔開的一個(gè)或多個(gè)摻雜阱內(nèi)實(shí)現(xiàn)。深n阱可使用選定電源電壓來(lái)偏置，使得其在操作期間相對(duì)于基板且相對(duì)于活動(dòng)區(qū)域保持反向偏置。以這種方式，接地和電源電路中產(chǎn)生的噪聲并不通過(guò)基板直接耦合到其他電源域的電路。

可使用其他技術(shù)例如通過(guò)在絕緣材料層上沉積的半導(dǎo)體中形成活動(dòng)區(qū)域來(lái)隔離一些或所有電源域，所以絕緣材料將活動(dòng)區(qū)域與基板電隔離。

圖11示出從圖10a和10b的布局取出的兩個(gè)發(fā)送器對(duì)。圖11示出發(fā)送器對(duì)405-2、405-3，其中具有單個(gè)鎖相環(huán)406-1。此外，示出發(fā)送器對(duì)405-8、405-9，其中具有單個(gè)鎖相環(huán)406-4。鎖相環(huán)具有單個(gè)電源焊盤和電源跡線。因此，鎖相環(huán)406-1包括連接到電源跡線417v的vddp電源焊盤，和連接到接地跡線417g的gndp接地焊盤。鎖相環(huán)406-4包括連接到電源跡線418v的vddp電源焊盤，和連接到接地跡線418g的gndp接地焊盤。

電源焊盤和輸出焊盤的圖案包括每個(gè)發(fā)送器對(duì)的被以重復(fù)序列設(shè)置在基板周圍的一組14個(gè)焊盤。這個(gè)實(shí)例中包括發(fā)送器405-2和405-3的發(fā)送器對(duì)的該組14個(gè)焊盤，且這些焊盤的鎖相環(huán)406-1從右到左的順序如下：發(fā)送器電源域接地焊盤gndo、輸出焊盤對(duì)d[2]、發(fā)送器電源域電源焊盤vddo、數(shù)字電源域電源焊盤vddd、數(shù)字電源域接地焊盤gndd、本地時(shí)鐘倍頻器電源焊盤vddp、本地時(shí)鐘倍頻器接地焊盤gndp、發(fā)送器電源域接地焊盤gndo、輸出焊盤對(duì)d[3]、發(fā)送器電源域電源焊盤vddo、數(shù)字電源域電源焊盤vddd和數(shù)字電源域接地焊盤gndd。

如上所述，在其他實(shí)施例中，一個(gè)時(shí)鐘倍頻器可只與一個(gè)發(fā)送器相關(guān)，或者與兩個(gè)以上的發(fā)送器的群相關(guān)，以適合特定的需要。一個(gè)時(shí)鐘倍頻器可被配置以向一個(gè)或多個(gè)發(fā)送器提供發(fā)送時(shí)鐘，其中一個(gè)或多個(gè)發(fā)送器在時(shí)鐘倍頻器的電源域以外的單獨(dú)的電源域中。發(fā)送器對(duì)中的配置可提供優(yōu)勢(shì)，將發(fā)送時(shí)鐘從時(shí)鐘倍頻器運(yùn)載到發(fā)送器對(duì)中相鄰發(fā)送器的傳輸線的長(zhǎng)度可被本地配置，并且具有短且統(tǒng)一的傳輸路徑，而無(wú)需穿過(guò)時(shí)鐘倍頻器和連接發(fā)送器之外的電路。

圖12和圖13示出例如圖10a和10b中示出的裝置上多個(gè)電源域的靜電放電esd保護(hù)配置。在圖12和13各自部分中，使用圖10a和10b的參考數(shù)字示出模擬電源域的電源跡線411v和接地跡線411g、數(shù)字電源域的電源跡線412v和接地跡線412g，和發(fā)送器電源域的電源跡線413v和接地跡線413g。

參考圖12，示出用于保護(hù)裝置上每個(gè)主電源跡線的接地和電源焊盤及接地和電源跡線的esd保護(hù)陣列。使用的esd電路包括用于模擬電源域的在電源焊盤和接地電源焊盤（vdda、gnda）和跡線（411v、411g）之間的電路900；用于數(shù)字電源域的在電源焊盤和接地電源焊盤（vddd、gndd）和跡線（412v、412g）之間的電路901、902；和用于發(fā)送器電源域中電源焊盤和接地電源焊盤（vddo、gndo）和跡線（413v、413g）的電路903、904、905。例如，可使用連接在對(duì)應(yīng)電源域中電源跡線和接地跡線之間的接地柵極nmos(ggnmos)技術(shù)中的反向偏置二極管配置來(lái)實(shí)現(xiàn)esd電路900-905。也可使用其他esd電路實(shí)現(xiàn)。

參考圖13，示出用于保護(hù)本地時(shí)鐘倍頻器電源域并且用于在不同電源域的電源跡線間級(jí)聯(lián)保護(hù)的esd保護(hù)陣列。在圖13中，示出單個(gè)鎖相環(huán)的電源跡線414v，和單個(gè)鎖相環(huán)的接地跡線414g。esd保護(hù)電路925連接在跡線414g和414v和對(duì)應(yīng)焊盤vddp、gndp之間。也可使用接地柵極nmos技術(shù)中的反向偏置二極管配置來(lái)實(shí)現(xiàn)電路925。

esd保護(hù)電路910、911、912和913在一個(gè)端子上連接到與模擬電源域之vdda相連的電源跡線411v。電路910在其對(duì)向端子上連接到與數(shù)字電源域中vddd相連的電源跡線412v。電路911在其對(duì)向端子上連接到與發(fā)送器電源域中vddo相連的電源跡線413v。

類似圖案可能被分配在芯片周圍，使得電路912在其對(duì)向端子上連接到與發(fā)送器電源域中vddo相連的電源跡線413v。電路913在其對(duì)向端子上連接到與發(fā)送器數(shù)字電源域中vddo相連的電源跡線412v。

esd電路的第二層包括電路914、915、916和917，所述電路的一個(gè)端子連接到模擬接地跡線411g，模擬接地跡線411g可連接到模擬電源域的模擬接地焊盤gnda。電路914在其對(duì)向端子上連接到與發(fā)送器數(shù)字電源域中g(shù)ndd相連的接地跡線412g。電路915可在其對(duì)向端子上連接到與發(fā)送器電源域中g(shù)ndo相連的接地跡線413g。類似圖案可能被分配在芯片周圍，因而電路916在其對(duì)向端子上連接到與發(fā)送器電源域中g(shù)ndo相連的接地跡線413g。電路917在其對(duì)向端子上連接到與數(shù)字電源域中g(shù)ndd相連的接地跡線412g。

esd電路的第三層包括電路918和919。電路918、919各自包括耦合至與數(shù)字電源域中vddd相連的電源跡線412v的一個(gè)端子。電路918、919兩者都具有連接到與發(fā)送器電源域中vddo相連的電源跡線413v的對(duì)向端子。

esd電路的第四層包括電路920和921。電路920和921兩者都均連接在與數(shù)字電源域中g(shù)ndd相連的接地跡線412g以及與發(fā)送器電源域中g(shù)ndo相連的接地跡線413g之間。

單個(gè)時(shí)鐘倍頻器電源域也由esd電路926、927和930保護(hù)。esd電路926和927具有連接到與本地時(shí)鐘倍頻器電源域之vddp相連的電源跡線414v的一個(gè)端子。電路926具有連接到與模擬電源域中vdda相連的跡線411v的對(duì)向端子。電路927具有連接到發(fā)送器電源域中接地跡線413g的對(duì)向端子。

esd電路930具有連接到與本地時(shí)鐘倍頻器電源域之gndp相連的接地跡線414g的一個(gè)端子，以及連接到與發(fā)送器電源域中g(shù)ndo相連的接地跡線413g的對(duì)向端子。

連接在接地跡線電源跡線之間的電路927可使用接地柵極nmos技術(shù)中的反向偏置二極管配置來(lái)實(shí)現(xiàn)，所述反向偏置二極管配置與上文給定用于在電源和接地跡線之間進(jìn)行保護(hù)的實(shí)例一致。

包括電路910到913、918、919和926的在不同電源域中電源跡線之間進(jìn)行保護(hù)的電路可使用接地柵極nmos技術(shù)中的反向偏置二極管配置來(lái)實(shí)現(xiàn)，所述反向偏置二極管配置與上文給定用于在電源和接地跡線之間進(jìn)行保護(hù)的實(shí)例一致。

包括電路914到917、920、921和930的在不同電源域中接地跡線之間進(jìn)行保護(hù)的電路可使用背靠背并聯(lián)二極管來(lái)實(shí)現(xiàn)。

圖14是示出如圖4示出的集成電路傳感器上外圍電路的組件的示意圖，所述組件可為列偏置/選擇電路402l/402u、模數(shù)轉(zhuǎn)換器電路403l/403u，和寄存器陣列404l/404u的一部分。電路示意性地包括漏極端子耦合到模擬電源電勢(shì)vdda的參比電池1005和isfet1006。參比電池1005和isfet1006的簡(jiǎn)化圖中的源極端子分別耦合到匹配電源1007、1008。耦合到參比電池1005的電源1007包括與電源晶體管1015串聯(lián)的共源共柵晶體管1014，晶體管1015與晶體管1014分別使用參考電壓v3和v4來(lái)偏置。共源共柵晶體管1014的漏極端子上的節(jié)點(diǎn)連接到比較器1020的輸入。耦合到isfet1006的電源1008包括串聯(lián)的共源共柵晶體管1016和電源晶體管1017，晶體管1016與晶體管1017分別使用參考電壓v3和v4來(lái)偏置。共源共柵晶體管1016的漏極端子上的節(jié)點(diǎn)連接到比較器1021的輸入。

可向比較器1020、1021的第二輸入施加斜坡電壓。斜坡電壓可由數(shù)模轉(zhuǎn)換器(dac)1010和斜坡驅(qū)動(dòng)器1009產(chǎn)生。斜坡驅(qū)動(dòng)器1009包括在數(shù)字電源電壓vddd和接地之間串聯(lián)的晶體管1011、1012和1013。晶體管1011的柵極可由數(shù)模轉(zhuǎn)換器1010的輸出來(lái)控制。晶體管1012可被配置為由偏置電壓v1來(lái)控制的共源共柵晶體管。晶體管1013可為由偏置電壓v2來(lái)控制的電源晶體管。晶體管1012的漏極上的節(jié)點(diǎn)連接到比較器1020和1021的第二輸入。電容器1030可耦合到節(jié)點(diǎn)以穩(wěn)定斜坡電壓。數(shù)模轉(zhuǎn)換器1010可被數(shù)字地控制，以產(chǎn)生連接到晶體管1011的柵極的斜坡電壓，所述斜坡電壓具有所需斜坡形狀并以幀序列定時(shí)。此外，數(shù)模轉(zhuǎn)換器1010的輸出可耦合到開關(guān)1032?？刹僮鏖_關(guān)1032，以在斜坡周期的選定部分期間將數(shù)模轉(zhuǎn)換器1010的輸出連接到電容器1031。電容器1031上的電壓可用作參比電池1005的柵極上的參考電壓。

比較器1020和1021的輸出耦合到各自的鎖存器1022、1023。鎖存器1022、1023在每個(gè)周期的開始重置，并被操作以捕獲各自比較器1020、1021的輸出上的轉(zhuǎn)變。鎖存器的輸出耦合到對(duì)應(yīng)寄存器1024、1025。格雷碼計(jì)數(shù)器1026連接到寄存器1024、1025，且可在時(shí)間上與斜坡電壓循環(huán)。

當(dāng)電容器1030上的斜坡電壓與比較器1020、1021耦合到的參比電池1005或isfet1006所產(chǎn)生的電壓匹配時(shí)，比較器1020、1021轉(zhuǎn)變。當(dāng)鎖存器1022、1023捕獲比較器1020、1021的轉(zhuǎn)變時(shí)，格雷碼計(jì)數(shù)器1026的輸出可在對(duì)應(yīng)寄存器1024、1025中捕獲。寄存器1024、1025中捕獲的格雷碼值被作為數(shù)據(jù)流提供給發(fā)送器。

使用示出的電路，向發(fā)送器提供數(shù)據(jù)流，所述數(shù)據(jù)流代表來(lái)自傳感器陣列的像素。

除了參比電池1005和isfet1006以及其對(duì)應(yīng)的電源1007、1008之外，圖14中示出的電路可在數(shù)字電源域中實(shí)現(xiàn)，因此與模擬電源域、發(fā)送器電源域和時(shí)鐘倍頻器電源域隔離。

使用isfet進(jìn)行dna排序的合并事件的動(dòng)力學(xué)可在大約每秒15幀下發(fā)生。傳感器可在用于過(guò)采樣的較高幀速率下運(yùn)行，以改善信噪比。目標(biāo)捕獲窗口通?？蔀閹酌?。由于在芯片上產(chǎn)生傾斜反應(yīng)次數(shù)的試劑流，故可調(diào)整活動(dòng)間隔和空閑間隔以達(dá)到良好的效果。在一個(gè)實(shí)例中，在20秒周期時(shí)間中可捕獲7秒數(shù)據(jù)。產(chǎn)生大量數(shù)據(jù)的芯片可具有較長(zhǎng)周期時(shí)間以處理資料。在未捕獲資料的間隔期間，傳感器中可能會(huì)浪費(fèi)能量。

電源管理可能用于降低空閑期間的功耗。

此外，電源管理可使得能夠在洗滌周期期間進(jìn)行暫?；驕p少的流動(dòng)周期，其中試劑得到節(jié)約?？烧{(diào)諧電源狀態(tài)和流率，以在變速流下優(yōu)化試劑使用和芯片的溫度。

如本文所述的射流系統(tǒng)中的電源管理可能受到各種因素的約束。例如，通常，試劑不斷地流動(dòng)，以保持芯片溫度穩(wěn)定。芯片通過(guò)電容耦合與射流接合。信號(hào)電平的變化、像素定時(shí)和讀出序列（控制）影響電射流，從而可改變電容耦合的參數(shù)并使讀出過(guò)程不穩(wěn)定。

芯片通過(guò)高速鏈路與讀取器板接合。高速鏈路起初作為發(fā)送器-接收器對(duì)同步且可能鎖定。更改傳輸協(xié)議或讀出參數(shù)可能使初始配對(duì)無(wú)效。鏈路損耗需要時(shí)間來(lái)恢復(fù)，且可能使得無(wú)法讀出高數(shù)據(jù)率。

在一些實(shí)施例中，電源管理可能不具有對(duì)電射流的破壞。然而，像素陣列可向射流創(chuàng)建電容反饋并且可能依賴于信號(hào)。

在一些實(shí)施例中，電源管理和熱管理可使用簡(jiǎn)單的界面來(lái)啟動(dòng)。系統(tǒng)可能忙于處理數(shù)據(jù)，且可能需要簡(jiǎn)單交互來(lái)啟動(dòng)捕獲序列。因此，可使用同步電源狀態(tài)，其中在活動(dòng)和睡眠狀態(tài)之間的工作周期可能一致，或者設(shè)法避免平均散熱變化。

電源管理參數(shù)的一個(gè)實(shí)例是輸出數(shù)模轉(zhuǎn)換器的有效位元數(shù)量。將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)可能需要基于信號(hào)的噪聲基底和動(dòng)態(tài)范圍、轉(zhuǎn)換率（百萬(wàn)采樣/秒）、轉(zhuǎn)換周期時(shí)間（例如幀速率）體系結(jié)構(gòu)（不是基本的噪聲源），和來(lái)自adc的輸出驅(qū)動(dòng)功率的一定量的能量。如圖4和類似系統(tǒng)示出，電射流可看不到數(shù)據(jù)轉(zhuǎn)換。此外，從芯片傳輸?shù)臄?shù)據(jù)可使用加擾（即，發(fā)送器序列化程序塊中），且數(shù)據(jù)鏈路完整性可能到數(shù)據(jù)轉(zhuǎn)換的質(zhì)量。此外，adc序列可同步到行時(shí)間/幀時(shí)間。

在捕獲序列期間，adc可運(yùn)行12位有效位元數(shù)(enob)。在空閑間隔期間，adc可運(yùn)行8位（或n位）enob。4位enob可節(jié)省adc上高達(dá)16倍的功耗，而系統(tǒng)中可能沒(méi)有組件意識(shí)到enob的變化（沒(méi)有收聽器）。因此，在空閑模式期間，adc可被控制參數(shù)配置以在較低enob值下操作。

除了參比電池1005和isfet1006以及其對(duì)應(yīng)的電源1007、1008之外，圖14示出的電路可在活動(dòng)和空閑模式下操作，以在幀對(duì)幀基礎(chǔ)上使用一組參數(shù)來(lái)調(diào)整功耗并控制活動(dòng)和空閑期間的溫度。電路可實(shí)現(xiàn)例如比例-積分-微分pid控制算法，以管理功耗和芯片溫度。

在這個(gè)實(shí)例中，數(shù)字電源域中電路的可控制參數(shù)包括例如dac頭駐留地址的數(shù)模轉(zhuǎn)換器“一個(gè)或多個(gè)dac參數(shù)”的參數(shù)、例如格雷碼駐留地址的格雷碼計(jì)數(shù)器參數(shù)“一個(gè)或多個(gè)gc參數(shù)”、設(shè)置比較器功率水平的斜坡驅(qū)動(dòng)器參數(shù)v1、v2、控制開關(guān)1032的信號(hào)vsw的定時(shí)。在其他電路實(shí)現(xiàn)中，可在幀對(duì)幀基礎(chǔ)上控制其他類型的參數(shù)。同樣，在示出的電路中，可控制其他參數(shù)以管理外圍電路的功耗。其他參數(shù)包括例如比較器1020、1021的偏置水平和鎖存器1022、1023的偏置水平。

此外，可使用控制電源1007、1008的參數(shù)，以在幀對(duì)幀基礎(chǔ)上控制模擬電源域中電路的功耗。這些參數(shù)包括在示出的實(shí)例中設(shè)置像素列偏置水平的偏置電壓v3和v4。對(duì)電源1007、1008的控制是可選的。在優(yōu)選的實(shí)例中，控制電源1007、1008，以免使傳感器陣列的界面流體動(dòng)力學(xué)和電操作不穩(wěn)定。例如，可緩慢改變參數(shù)或者僅少量改變參數(shù)，且從空閑模式到活動(dòng)模式的轉(zhuǎn)變可在讀出活動(dòng)數(shù)據(jù)之前較好地執(zhí)行，以逐幀保持一致電射流。

其他參數(shù)可包括鎖存器控制狀態(tài)，所述鎖存器控制狀態(tài)被配置以防止低功率模式下的鎖存器轉(zhuǎn)變。鎖存器控制狀態(tài)可被指定，以有利于維持發(fā)送器的數(shù)據(jù)路徑的傳輸鏈路和低轉(zhuǎn)變計(jì)數(shù)（因此減少功耗）的圖案設(shè)置空閑模式期間的鎖存器輸出值。

設(shè)想其中在空閑模式下調(diào)整上述任何一個(gè)幀電源參數(shù)或一個(gè)以上的幀電源參數(shù)以降低功耗的實(shí)施例。

圖15是如圖4示出的芯片上測(cè)序器中控制邏輯的簡(jiǎn)化圖?？刂七壿嫲ㄒ唤M幀電源參數(shù)寄存器1050和測(cè)序器控制邏輯塊1040。在一些實(shí)施例中，測(cè)序器控制邏輯塊1040連接到集成電路上引腳1041提供的輸入信號(hào)，控制信號(hào)可被施加到集成電路以啟動(dòng)采樣序列?；蛘撸瑴y(cè)序器控制邏輯塊1040可由控制信號(hào)啟動(dòng)，所述控制信號(hào)是使用裝置上的spi接口或其他管理接口在芯片上產(chǎn)生或?qū)懭爰拇嫫骷y(cè)序器控制邏輯塊1040也接收來(lái)自線1042上芯片上的溫度傳感器的輸入，并產(chǎn)生用于定址的時(shí)序信號(hào)以捕獲線1043上的像素幀。例如上文結(jié)合圖14所討論，響應(yīng)于幀電源參數(shù)寄存器1050中存儲(chǔ)的值，測(cè)序器控制邏輯1040產(chǎn)生用于活動(dòng)和空閑模式的幀設(shè)置（由線1044表示）。

代表性的參數(shù)集可包括以下內(nèi)容：

reg.set('lp_trigger',0)#觸發(fā)捕獲開始的控制設(shè)置。

reg.set('lp_mode.en',0)#啟動(dòng)低功率時(shí)間排序的控制設(shè)置。

reg.set('lp_mode.force',0)#迫使低功率相持續(xù)運(yùn)行的控制設(shè)置。

reg.set('lp_frame_count',0)#設(shè)置幀計(jì)數(shù)指定的活動(dòng)期間的持續(xù)時(shí)間的控制設(shè)置。

reg.set('lp_status',0)#指示低功率狀態(tài)的狀態(tài)參數(shù)。

reg.set('lp_bias.eni_vbn_cb',0)#vbn_cb：像素列線的偏置電流槽（例如v4）。

reg.set('lp_bias.eni_vbn_ct',0)#vbn_ct：像素列線的偏置電流槽（例如v4）。

reg.set('lp_bias.eni_vbn_rmp',0)#vbn_rmp：斜坡偏置的偏置電流槽（例如v2）。

reg.set('lp_bias.eni_vbp_cmp',0)#vbp_cmp：第1階段比較器偏置的偏置電源（兩階段比較器）。

reg.set('lp_bias.eni_vbp_smp',0)#vbp_smp：第2階段比較器偏置的偏置電源（兩階段比較器）。

reg.set('lp_bias.mask',0)#{vbp_smp,vbp_cmp,vbn_rmp,vbn_ct,vbn_cb}的掩蔽（選擇電路參數(shù)以在低功率模式下施加）。

reg.set('lp_ctrl.latch_rst0',0)#latch_rst0的低功率狀態(tài)。

reg.set('lp_ctrl.latch_set0',1)#latch_set0的低功率狀態(tài)。

reg.set('lp_ctrl.latch_rst1',1)#latch_rst1的低功率狀態(tài)。

reg.set('lp_ctrl.latch_set1',0)#latch_set1的低功率狀態(tài)。

reg.set('lp_ctrl.mask',0)#選擇控制設(shè)置以在低功率模式下施加的{graycode,dacbuf_en_sf,dac_head,latch}的掩蔽）。

reg.set('mode.stall_pin',1)#設(shè)置為0使失速引腳（例如引腳1041）配置為lp_trigger。

reg.set('gray_fixed',0)#格雷碼輸入的固定值（例如寄存器集的常量輸入）。

在示例過(guò)程中，可通過(guò)啟動(dòng)引腳輸入、通過(guò)寄存器寫入或以其他方式向芯片通知捕獲序列的開始。芯片主動(dòng)地運(yùn)行一段時(shí)間，所述時(shí)間可能是固定的、被可編程或動(dòng)態(tài)地調(diào)整，然后轉(zhuǎn)變成低功率狀態(tài)。低功率狀態(tài)可通過(guò)選擇控制值的參數(shù)和級(jí)別以進(jìn)行控制來(lái)配置。活動(dòng)和空閑的間隔可能是可編程的，且可由芯片以可能不與反應(yīng)物流和洗滌周期同步的方式來(lái)設(shè)置。

芯片的狀態(tài)可能嵌入寄存器集的元數(shù)據(jù)中，或可在傳送到讀寫器的數(shù)據(jù)流中。在一些實(shí)施例中，芯片的狀態(tài)可通過(guò)spi接口或其他管理總線接口獲取。系統(tǒng)可在芯片的活動(dòng)周期期間捕獲數(shù)據(jù)，并在空閑周期期間可不基于傳感器繼續(xù)傳輸數(shù)據(jù)以保持通信鏈路?；顒?dòng)和空閑周期的開始和停止次數(shù)可基于包括時(shí)鐘周期的數(shù)量、行周期的數(shù)量或幀周期的數(shù)量的定時(shí)參數(shù)的數(shù)量來(lái)確定。另外和/或可選地，使用幀周期的數(shù)量來(lái)確定開始和停止次數(shù)可能有用，因?yàn)榇渭?jí)效應(yīng)可在幀間隔而非在捕獲期間的某個(gè)隨機(jī)時(shí)間捕獲。對(duì)于精細(xì)定時(shí)控制，可使用定時(shí)參數(shù)的組合。

圖16是利用本文所述的電源管理技術(shù)使用如圖1示出的系統(tǒng)來(lái)控制流動(dòng)周期的簡(jiǎn)化流程圖。過(guò)程包括初始化用于提供反應(yīng)物和洗滌流體的射流，和初始化芯片上的發(fā)送器以與讀寫器建立通信鏈路(1600)。此外，過(guò)程包括將幀電源參數(shù)加載到芯片上或系統(tǒng)中，使得所述幀電源參數(shù)可在需要時(shí)被提供到芯片(1601)。在這個(gè)實(shí)例中，幀電源參數(shù)向每個(gè)幀傳感周期提供電源設(shè)置，包括活動(dòng)模式幀設(shè)置和空閑模式幀設(shè)置。過(guò)程包括對(duì)包括反應(yīng)物流和洗滌流的特定流動(dòng)周期設(shè)置活動(dòng)幀計(jì)數(shù)“n”和空閑幀計(jì)數(shù)“m”。然后系統(tǒng)控制周期中的射流，包括在活動(dòng)間隔使反應(yīng)物流動(dòng)(1603)和在空閑間隔使洗滌劑流動(dòng)(1604)。在射流的同時(shí)，可控制傳感器芯片以對(duì)“n”幀執(zhí)行活動(dòng)幀測(cè)序(1605)，隨后對(duì)“m”幀執(zhí)行空閑幀測(cè)序(1606)。過(guò)程包括確定控制溫度是否可能在操作范圍內(nèi)(1607)。如果不在，那么活動(dòng)幀計(jì)數(shù)“n”和空閑幀計(jì)數(shù)“m”改變(1608)。之后，在示出的流程圖中，活動(dòng)幀計(jì)數(shù)“n”和空閑幀計(jì)數(shù)“m”改變，或如果在框(1607)中控制溫度在操作范圍內(nèi)，那么過(guò)程確定流序列是否完成(1609)。如果序列沒(méi)有完成，那么過(guò)程循環(huán)回到框1602，并執(zhí)行下一個(gè)流動(dòng)周期。如果序列完成，那么過(guò)程結(jié)束(1610)。

圖17是利用本文所述的電源管理技術(shù)使用如圖1示出的系統(tǒng)的流動(dòng)周期的替代性控制過(guò)程的簡(jiǎn)化流程圖。過(guò)程包括初始化用于提供反應(yīng)物和洗滌流體的射流，和初始化芯片上的發(fā)送器以與讀寫器建立通信鏈路(1700)。此外，過(guò)程包括將幀電源參數(shù)加載到芯片上或系統(tǒng)中，使得所述幀電源參數(shù)可在需要時(shí)被提供到芯片(1701)。在這個(gè)實(shí)例中，幀電源參數(shù)向每個(gè)幀傳感周期提供電源設(shè)置，包括活動(dòng)模式幀設(shè)置和空閑模式幀設(shè)置。過(guò)程包括對(duì)包括反應(yīng)物流和洗滌流的特定流動(dòng)周期設(shè)置活動(dòng)幀計(jì)數(shù)“n”和空閑幀計(jì)數(shù)“m”。然后系統(tǒng)控制周期中的射流，包括在活動(dòng)間隔使反應(yīng)物以活動(dòng)流率流動(dòng)(1703)和在空閑間隔使洗滌劑以可比活動(dòng)流率小的洗滌流率流動(dòng)(1704)。接下來(lái)，為轉(zhuǎn)變?yōu)橄乱涣鲃?dòng)周期，洗滌流率可被增大到活動(dòng)流率，以在活動(dòng)傳感周期之前穩(wěn)定電射流(1705)。在射流的同時(shí)，可控制傳感器芯片以對(duì)“n”幀執(zhí)行活動(dòng)幀測(cè)序(1706)，隨后對(duì)"x"幀執(zhí)行空閑幀測(cè)序(1707)。接下來(lái)，對(duì)于轉(zhuǎn)變?yōu)橄乱荒Ｊ剑蓪?duì)“m-x”幀執(zhí)行轉(zhuǎn)變幀測(cè)序(1708)。過(guò)程包括確定控制溫度是否在操作范圍內(nèi)(1709)。如果不在，那么活動(dòng)幀計(jì)數(shù)“n”和空閑幀計(jì)數(shù)“m”改變(1710)。在一些實(shí)施例中，轉(zhuǎn)變參數(shù)“m-x”也可改變。如果活動(dòng)幀計(jì)數(shù)“n”和空閑幀計(jì)數(shù)“m”改變，或如果在框(1709)控制溫度在操作范圍內(nèi)，那么過(guò)程確定流序列是否完成(1711)。如果序列沒(méi)有完成，那么過(guò)程循環(huán)回到框1702，并執(zhí)行下一個(gè)流動(dòng)周期。如果序列完成，那么過(guò)程結(jié)束(1712)。以這種方式，轉(zhuǎn)變控制被提供使得可在切換到活動(dòng)模式之前穩(wěn)定界面區(qū)域的電射流和熱力學(xué)，即使由于例如在空閑幀測(cè)序期間可能發(fā)生的洗滌流期間降低的流率和傳感器陣列中偏置水平的改變，電射流和熱力學(xué)可能在空閑模式期間改變。然而，電射流和熱力學(xué)宜應(yīng)在整個(gè)流動(dòng)周期期間保持穩(wěn)定，這樣可能不必要進(jìn)行轉(zhuǎn)變流和轉(zhuǎn)變幀測(cè)序。

圖16和17是示出由排序系統(tǒng)執(zhí)行的邏輯的流程圖。邏輯可使用例如狀態(tài)機(jī)的芯片上電路和處理器來(lái)實(shí)現(xiàn)，所述處理器使用存儲(chǔ)在內(nèi)存中的計(jì)算機(jī)程序來(lái)編程，所述內(nèi)存可由計(jì)算機(jī)系統(tǒng)訪問(wèn)且可由處理器、包括現(xiàn)場(chǎng)可編程集成電路的專用邏輯硬件、和專用邏輯硬件和計(jì)算機(jī)程序的組合來(lái)執(zhí)行。如與本文中所有流程圖一樣，應(yīng)了解，許多步驟可以組合、并行執(zhí)行或以不同的順序執(zhí)行，而不會(huì)影響實(shí)現(xiàn)的功能。在一些情況下，讀者應(yīng)了解，重新設(shè)置步驟也能達(dá)到相同的結(jié)果，只要也進(jìn)行某些其他變化即可。在其他情況下，讀者應(yīng)了解，重新設(shè)置步驟也能達(dá)到相同的結(jié)果，只要滿足某些條件即可。此外，應(yīng)了解，本文的流程圖僅示出與理解本發(fā)明相關(guān)的步驟，并且應(yīng)理解，可在示出的步驟之前、之后和之間執(zhí)行用于實(shí)現(xiàn)其他功能的許多另外的步驟。

因此，描述一種操作傳感器陣列的方法，其包括施加交替的活動(dòng)間隔期間的反應(yīng)液流和洗滌間隔期間的洗滌液流的序列；向傳感器陣列施加偏置設(shè)置以產(chǎn)生傳感器數(shù)據(jù)；使用具有活動(dòng)模式和空閑模式的外圍電路來(lái)產(chǎn)生來(lái)自傳感器陣列的傳感器數(shù)據(jù)流；和在活動(dòng)模式和空閑模式之間切換外圍電路以控制功耗。方法可包括：使用響應(yīng)于陣列溫度的反饋來(lái)在活動(dòng)模式和空閑模式之間切換，使溫度保持在操作范圍內(nèi)。

外圍電路可包括轉(zhuǎn)換電路，所述轉(zhuǎn)換電路響應(yīng)于配置參數(shù)將傳感器數(shù)據(jù)轉(zhuǎn)換成多個(gè)數(shù)字?jǐn)?shù)據(jù)流；多個(gè)發(fā)送器被配置以從來(lái)自轉(zhuǎn)換電路的多個(gè)流接收對(duì)應(yīng)數(shù)據(jù)流并將數(shù)據(jù)發(fā)送到對(duì)應(yīng)接收器；和測(cè)序器，所述測(cè)序器操作偏置電路來(lái)以幀速率產(chǎn)生傳感器數(shù)據(jù)的幀，操作轉(zhuǎn)換電路來(lái)以幀速率轉(zhuǎn)換傳感器數(shù)據(jù)。為了支持這個(gè)配置，方法可包括在所述活動(dòng)模式下將第一組一個(gè)或多個(gè)配置參數(shù)應(yīng)用于所述轉(zhuǎn)換電路，在所述空閑模式下將第二組一個(gè)或多個(gè)配置參數(shù)應(yīng)用于所述轉(zhuǎn)換電路，并在所述空閑模式期間使用多個(gè)發(fā)送器維持?jǐn)?shù)據(jù)傳輸。第二組配置參數(shù)可適于保持操作準(zhǔn)備并降低功耗。此外，方法可包括在所述活動(dòng)模式下將第三組一個(gè)或多個(gè)配置參數(shù)應(yīng)用于所述偏置電路，在所述空閑模式下將第四組一個(gè)或多個(gè)配置參數(shù)應(yīng)用于所述偏置電路。

此外，方法可包括在活動(dòng)模式和空閑模式期間維持與遠(yuǎn)程接收器之間的通信鏈路。

在一個(gè)實(shí)例中，方法包括在與所述活動(dòng)間隔重疊的時(shí)間間隔中在所述空閑模式下操作第一幀數(shù)，并在與緊隨其后的空閑間隔重疊的時(shí)間間隔中在所述空閑模式下操作第二幀數(shù)；和調(diào)整第一和第二數(shù)量以控制功耗。

系統(tǒng)可提供活動(dòng)間隔期間的平均流率，其可大于空閑間隔期間的平均流率，減少的流率由傳感器陣列上的空閑模式電源設(shè)置抵消，從而降低反應(yīng)液的消耗。

在外圍電路包括模數(shù)adc轉(zhuǎn)換器的實(shí)例中，方法可包括在活動(dòng)模式下設(shè)置模數(shù)轉(zhuǎn)換器的第一有效數(shù)量的位參數(shù)，且在空閑模式下設(shè)置模數(shù)轉(zhuǎn)換器的小于第一有效數(shù)量的第二有效數(shù)量的位參數(shù)。

在外圍電路包括數(shù)模dac轉(zhuǎn)換器以產(chǎn)生參考斜坡信號(hào)的實(shí)例中，方法可包括在空閑模式下設(shè)置數(shù)模轉(zhuǎn)換器的一個(gè)dac駐留地址參數(shù)。

在外圍電路包括一個(gè)格雷碼計(jì)數(shù)器以產(chǎn)生數(shù)字計(jì)數(shù)值的實(shí)例中，方法可包括在空閑模式下設(shè)置一個(gè)格雷碼計(jì)數(shù)器駐留地址參數(shù)。

在外圍電路包括比較器的實(shí)例中，方法可包括在活動(dòng)模式下設(shè)置第一比較器功率級(jí)參數(shù)，且在空閑模式下設(shè)置小于第一比較器功率級(jí)參數(shù)的第二比較器功率級(jí)參數(shù)。

在外圍電路包括每列陣列的鎖存器的實(shí)例中，方法可包括在空閑模式下設(shè)置鎖存器狀態(tài)。

本文所述的技術(shù)提供帶寬和熱噪聲的可調(diào)諧adc功耗、連續(xù)或脈沖模式采樣的可選模式格雷碼捕獲，和被配置用于n數(shù)量幀序列的自動(dòng)電源管理。

電源管理可用于降低空閑期間的功耗。

此外，電源管理可使得能夠進(jìn)行暫停流動(dòng)周期，其中試劑得到節(jié)約。通常，試劑不斷地流動(dòng)，以保持芯片溫度穩(wěn)定?？烧{(diào)諧電源狀態(tài)和流率，以在變速流下優(yōu)化試劑使用和芯片的溫度。

本文描述了一種配置，用于在一個(gè)集成電路上實(shí)現(xiàn)高速發(fā)送器的一個(gè)陣列。實(shí)現(xiàn)的特征包括本地高速發(fā)送時(shí)鐘生成，并在每對(duì)發(fā)送器之間提供例如鎖相環(huán)的時(shí)鐘倍頻器，所述發(fā)送器向相鄰發(fā)送器提供短連接器上的本地高速發(fā)送時(shí)鐘。實(shí)現(xiàn)的另一特征包括低速參考時(shí)鐘分配，從而允許以低功耗和低頻率將參考時(shí)鐘分配到發(fā)送器陣列，盡量減少發(fā)送器受到參考時(shí)鐘噪聲的干擾。此外，實(shí)現(xiàn)的特征包括電源分離，從而與發(fā)送器、數(shù)字電路和裝置上的模擬電路分離地向時(shí)鐘倍頻器電路提供單個(gè)電源域，盡量減少發(fā)送器受到在單獨(dú)時(shí)鐘上操作并引入附加噪聲來(lái)源的芯片其他部分中產(chǎn)生的噪聲的干擾。功耗和溫度可通過(guò)僅控制用于數(shù)字域中的功率來(lái)管理，同時(shí)保持模擬域、發(fā)送器域和時(shí)鐘倍頻器域中電路的操作準(zhǔn)備。

在一些實(shí)施例中，描述了一種包括具有數(shù)據(jù)源的基板的集成電路，其中基板上的外圍電路耦合到數(shù)據(jù)源，以產(chǎn)生數(shù)字?jǐn)?shù)據(jù)流。為了支持?jǐn)?shù)據(jù)流的高速傳輸，可在基板上提供產(chǎn)生發(fā)送時(shí)鐘的時(shí)鐘倍頻器。時(shí)鐘倍頻器可設(shè)置在基板上單個(gè)電源域中，以降低噪聲并提高發(fā)送時(shí)鐘的質(zhì)量。發(fā)送器可在基板上，并被配置以接收來(lái)自數(shù)據(jù)源的數(shù)據(jù)流。發(fā)送器被連接以使用發(fā)送時(shí)鐘傳輸輸出焊盤上的數(shù)據(jù)流。發(fā)送器可設(shè)置在基板上與時(shí)鐘倍頻器的單個(gè)電源域分離的發(fā)送器電源域中。在此項(xiàng)技術(shù)的其他方面，所述數(shù)據(jù)源和外圍電路均設(shè)置在與單個(gè)電源域分離的一個(gè)或多個(gè)電源域中。所述集成電路可以包括多個(gè)發(fā)送器，與基板上的時(shí)鐘倍頻器連接并由此共用該時(shí)鐘倍頻器。在其他方面，可能在基板上設(shè)置多個(gè)時(shí)鐘倍頻器，后者產(chǎn)生各自的本地發(fā)送時(shí)鐘，其中每個(gè)時(shí)鐘倍頻器可能被配置在基板上的單個(gè)電源域中。在這一方面，子組上的多個(gè)發(fā)送器被布置在具有一個(gè)或多個(gè)成員的組中，且其中每個(gè)組可能被置于多個(gè)時(shí)鐘倍頻器中的一個(gè)時(shí)鐘倍頻器附近并與之相連接。可使用本文所述的技術(shù)來(lái)動(dòng)態(tài)地管理功耗和溫度，而不會(huì)干擾操作準(zhǔn)備。

雖然通過(guò)參考上面詳述的優(yōu)選實(shí)施例和實(shí)例公開了要求保護(hù)的發(fā)明，但是應(yīng)當(dāng)理解，這些實(shí)例意在示例性而非限制性。可以預(yù)期本領(lǐng)域技術(shù)人員能夠很容易地進(jìn)行一些修改和組合，然這些修改和組合將不超出本發(fā)明的精神和隨附權(quán)利要求書的范圍。本專利的權(quán)利要求是。