技術(shù)特征：

技術(shù)總結(jié)
本發(fā)明公開(kāi)一種多功能芯片內(nèi)置的測(cè)試電路，該測(cè)試電路包括判斷電路、時(shí)鐘選擇電路、測(cè)試下拉電路和下拉脈沖電路；判斷電路包括第一D觸發(fā)器、第二D觸發(fā)器、第一反相器、第二反相器、第三反相器、以及與非門；時(shí)鐘選擇電路包括二選一電路和第四反相器；測(cè)試下拉電路包括第一NMOS管和第二NMOS管；下拉脈沖電路包括D鎖存器、第五反相器和或非門。所述測(cè)試電路括判斷電路、時(shí)鐘選擇電路、測(cè)試下拉電路和下拉脈沖電路，只用一個(gè)測(cè)試端口即可實(shí)現(xiàn)現(xiàn)有技術(shù)的常規(guī)電路采用三個(gè)端口方可實(shí)現(xiàn)的三種測(cè)試功能，從而能夠避免芯片內(nèi)部的測(cè)試電路對(duì)芯片資源的浪費(fèi)，進(jìn)而能夠降低芯片的成本。

技術(shù)研發(fā)人員：丁東民;周盛;金翔;吳剛
受保護(hù)的技術(shù)使用者：華潤(rùn)半導(dǎo)體（深圳）有限公司
技術(shù)研發(fā)日：2016.01.05
技術(shù)公布日：2017.07.11