本發(fā)明涉及半導體領域，尤其涉及一種測試結構及其測試方法。

背景技術：

隨著集成電路的集成化，以及半導體器件的微型化，晶體管的性能對于集成電路的影響越發(fā)顯著。在影響晶體管性能的因素中，寄生電容會對由晶體管形成的半導體器件的工作效率產生影響。因此，需要對所述晶體管的寄生電容進行測試，從而盡量降低所述寄生電容的大小。

但是，現(xiàn)有技術對于晶體管寄生電容的測試方法復雜，且很難精準獲取所述寄生電容值。

技術實現(xiàn)要素：

本發(fā)明解決的問題是提供一種測試結構及其測試方法，有效獲取晶體管的寄生電容值。

為解決上述問題，本發(fā)明提供一種測試結構，包括：基底，包括第一區(qū)域、第二區(qū)域和第三區(qū)域；阱區(qū)，位于所述基底內；位于所述第一區(qū)域的第一測試結構，所述第一測試結構包括干個位于所述第一區(qū)域阱區(qū)表面的柵極結構，位于所述柵極結構兩側基底內的若干個作為源區(qū)或漏區(qū)的摻雜區(qū)，位于所述第一區(qū)域兩端的第一連接結構以及所述第一連接結構之間的第二連接結構，所述第一連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第二連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，其中，所述阱區(qū)與所述摻雜區(qū)的摻雜類型相同；位于所述第二區(qū)域的第二測試結構，所述第二測試結構包括若干個位于所述第二區(qū)域阱區(qū)表面的柵極結構，位于所述柵極結構兩側基底內的若干個作為源區(qū)或漏區(qū)的摻雜區(qū)，位于所述第二區(qū)域兩端的第三連接結構以及所述第三連接結構之間的第四連接結構，所述第三連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第四 連接結構包括與所述摻雜區(qū)相連接的接觸插塞，其中，所述阱區(qū)與所述摻雜區(qū)的摻雜類型相同；位于所述第三區(qū)域的第三測試結構，所述第三測試結構包括若干個位于所述第三區(qū)域阱區(qū)表面的柵極結構，位于所述柵極結構兩側基底內的若干個作為源區(qū)或漏區(qū)的摻雜區(qū)，以及位于所述第三區(qū)域兩端的第五連接結構，所述第五連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，其中，所述阱區(qū)與所述摻雜區(qū)的摻雜類型相同。

可選的，所述第一連接結構、第三連接結構和第五連接結構為相同結構。

可選的，所述第一測試結構、第二測試結構和第三測試結構的柵極結構的形成工藝、材料和尺寸相同，所述第一測試結構、第二測試結構和第三測試結構的接觸插塞的形成工藝、材料和尺寸相同，所述第一測試結構、第二測試結構和第三測試結構的金屬層的形成工藝、材料和尺寸相同。

可選的，所述第一測試結構、第二測試結構和第三測試結構的柵極結構的數量相等。

可選的，所述第一測試結構、第二測試結構和第三測試結構的柵極結構的數量為n個，n為等于或大于2的自然數。

可選的，所述摻雜區(qū)的數量為n+1個；所述第二連接結構的數量為n-1個；所述第四連接結構的數量為n-1個。

可選的，所述測試結構為鰭式場效應管結構，所述基底包括襯底以及凸出于所述襯底的鰭部，所述柵極結構位于所述鰭部表面，所述摻雜區(qū)位于所述柵極結構兩側的鰭部內；或者，所述測試結構為平面晶體管結構，所述基底為襯底，所述柵極結構位于所述襯底表面，所述摻雜區(qū)位于所述柵極結構兩側的襯底內。

可選的，所述測試結構還包括應力層，所述摻雜區(qū)形成于所述應力層內。

可選的，所述摻雜區(qū)還包括位于所述柵極結構下方的重疊區(qū)域。

相應的，本發(fā)明還提供一種測試方法，包括：提供本發(fā)明所述的測試結構；分別測得所述第一測試結構、第二測試結構和第三測試結構的電容值； 通過所述第一測試結構的電容值與所述第二測試結構的電容值的差值，獲得第一測試電容值，所述第一測試電容值為所述柵極結構與相鄰所述金屬層之間的電容值；通過所述第二測試結構的電容值與所述第三測試結構的電容值的差值，獲得第二測試電容值，所述第二測試電容值為所述柵極結構與相鄰所述接觸插塞之間的電容值；通過所述第三測試結構的電容值與所述第一測試電容值以及第二測試電容值的差值，獲得第三測試電容值，所述第三測試電容值為所述柵極結構與相鄰所述摻雜區(qū)邊緣之間的電容值。

可選的，獲得所述第二測試電容值的步驟中，所述第二測試結構的電容值與所述第三測試結構的電容值的差值為所述第二測試電容值的2×(n-1)倍。

可選的，獲得所述第一測試電容值的步驟中，所述第一測試結構的電容值與所述第二測試結構的電容值的差值，為所述第一測試電容值的2×(n-1)倍。

可選的，獲得所述第三測試電容值的步驟中，所述第三測試結構的電容值與2倍所述第二測試電容值以及2倍所述第一測試電容值的差值，為所述第三測試電容值的2n倍。

可選的，所述測試方法還包括：通過所述第一測試電容值、第二測試電容值和第三測試電容值，獲得第四測試電容值，所述第四測試電容值為所述柵極結構與相鄰所述摻雜區(qū)的重疊電容值。

可選的，獲得所述第四測試電容值的步驟包括：提供柵極結構至漏區(qū)電容的測試結構；通過所述柵極結構至漏區(qū)電容的測試結構，獲得第五測試電容值，所述第五測試電容值為所述柵極結構與漏區(qū)之間的電容值；所述第五測試電容值減去所述第二測試電容值、第一測試電容值以及第三測試電容值，獲得第四測試電容值。

與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點：

本發(fā)明通過三種不同結構的測試結構，其中，所述第一測試結構和第二測試結構的差異僅在于所述第一測試結構的第二連接結構和第二測試結構的第四連接結構，所述第二連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及 與所述接觸插塞相連接的金屬層，所述第四連接結構包括與所述摻雜區(qū)相連接的接觸插塞，因此，通過所述第一測試結構的電容值與所述第二測試結構的電容值的差值，可以獲得第一測試電容值，所述第一測試電容值為所述柵極結構與相鄰所述金屬層之間的電容值；所述第二測試結構和第三測試結構的差異僅在于所述第二測試結構具有第四連接結構，所述第四連接結構包括與所述摻雜區(qū)相連接的接觸插塞，因此，通過所述第二測試結構的電容值與所述第三測試結構的電容值的差值，可以獲得第二測試電容值，所述第二測試電容值為所述柵極結構與相鄰所述接觸插塞之間的電容值，最后可以通過第三測試結構的電容值與所述第二測試電容值以及第一測試電容值的差值，獲得第三測試電容值，所述第三測試電容值為所述柵極結構與相鄰所述摻雜區(qū)邊緣之間的電容值，從而可以精準地獲取所述晶體管的寄生電容。

可選方案中，通過采用柵極結構至漏區(qū)電容的測試結構，可以獲得第五測試電容值，所述第五測試電容值為所述柵極結構與漏區(qū)之間的電容值，然后將所述第五測試電容值減去所述第二測試電容值、第一測試電容值以及第三測試電容值，獲得第四測試電容值，所述第四測試電容值為所述柵極結構與相鄰所述摻雜區(qū)的重疊電容值，進一步可以獲取所述晶體管的寄生電容。

附圖說明

圖1至圖4是本發(fā)明測試結構一實施例中對應的結構示意圖。

具體實施方式

如背景技術所述，現(xiàn)有技術對于晶體管寄生電容的測試方法復雜，且很難精準獲取所述寄生電容值。

隨著器件特征尺寸的不斷減小，器件的短溝效應越來越嚴重。為了更好的適應特征尺寸的減小，半導體工藝逐漸開始從平面mosfet晶體管向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應管(finfet)，以抑制器件的短溝效應。相應的，以finfet為代表的三維立體式的晶體管中，與源區(qū)和漏區(qū)相連接的接觸插塞采用了槽(trench)結構，即采用了接觸槽插塞，所述接觸槽插塞可以降低源區(qū)和漏區(qū)的電阻，但同時也大大增加了晶體管的寄生電容。其中，所述寄生電容主要包括柵極結構和位于所述柵極結構兩側的 源區(qū)或漏區(qū)邊緣之間的電容、柵極結構和位于源區(qū)或漏區(qū)表面的接觸插塞之間的電容，柵極結構和接觸插塞上的金屬層之間的電容，以及柵極結構和位于所述柵極結構下方的部分源區(qū)或漏區(qū)之間的重疊電容。而在實際測量過程中，難以直接測量并單獨獲得以上電容值。

為了解決所述技術問題，本發(fā)明提供一種測試結構，包括：基底，包括第一區(qū)域、第二區(qū)域和第三區(qū)域；阱區(qū)，位于所述基底內；位于所述第一區(qū)域的第一測試結構，所述第一測試結構包括干個位于所述第一區(qū)域阱區(qū)表面的柵極結構，位于所述柵極結構兩側基底內的若干個作為源區(qū)或漏區(qū)的摻雜區(qū)，位于所述第一區(qū)域兩端的第一連接結構以及所述第一連接結構之間的第二連接結構，所述第一連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第二連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，其中，所述阱區(qū)與所述摻雜區(qū)的摻雜類型相同；位于所述第二區(qū)域的第二測試結構，所述第二測試結構包括若干個位于所述第二區(qū)域阱區(qū)表面的柵極結構，位于所述柵極結構兩側基底內的若干個作為源區(qū)或漏區(qū)的摻雜區(qū)，位于所述第二區(qū)域兩端的第三連接結構以及所述第三連接結構之間的第四連接結構，所述第三連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第四連接結構包括與所述摻雜區(qū)相連接的接觸插塞，其中，所述阱區(qū)與所述摻雜區(qū)的摻雜類型相同；位于所述第三區(qū)域的第三測試結構，所述第三測試結構包括若干個位于所述第三區(qū)域阱區(qū)表面的柵極結構，位于所述柵極結構兩側基底內的若干個作為源區(qū)或漏區(qū)的摻雜區(qū)，以及位于所述第三區(qū)域兩端的第五連接結構，所述第五連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，其中，所述阱區(qū)與所述摻雜區(qū)的摻雜類型相同。

本發(fā)明通過三種不同結構的測試結構，其中，所述第一測試結構和第二測試結構的差異僅在于所述第一測試結構的第二連接結構和第二測試結構的第四連接結構，所述第二連接結構包括與所述摻雜區(qū)相連接的接觸插塞以及與所述接觸插塞相連接的金屬層，所述第四連接結構包括與所述摻雜區(qū)相連接的接觸插塞，因此，通過所述第一測試結構的電容值與所述第二測試結構 的電容值的差值，可以獲得第一測試電容值，所述第一測試電容值為所述柵極結構與相鄰所述金屬層之間的電容值；所述第二測試結構和第三測試結構的差異僅在于所述第二測試結構具有第四連接結構，所述第四連接結構包括與所述摻雜區(qū)相連接的接觸插塞，因此，通過所述第二測試結構的電容值與所述第三測試結構的電容值的差值，可以獲得第二測試電容值，所述第二測試電容值為所述柵極結構與相鄰所述接觸插塞之間的電容值，最后可以通過第三測試結構的電容值與所述第二測試電容值以及第一測試電容值的差值，獲得第三測試電容值，所述第三測試電容值為所述柵極結構與相鄰所述摻雜區(qū)邊緣之間的電容值，從而可以精準地獲取所述晶體管的寄生電容。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。

圖1至圖4是本發(fā)明測試結構一實施例中對應的結構示意圖。

結合參考圖1至圖3，所述測試結構包括：基底(未標示)，所述基底包括第一區(qū)域i、第二區(qū)域ii和第三區(qū)域iii；阱區(qū)200，位于所述基底內。

本實施例中，所述第一區(qū)域i、第二區(qū)域ii和第三區(qū)域iii為不相鄰區(qū)域。在另一實施例中，所述第一區(qū)域i、第二區(qū)域ii和第三區(qū)域iii還可以為相鄰區(qū)域，且通過隔離結構120進行隔離。

本實施例中，所述測試結構為鰭式場效應管結構，所述基底包括襯底100以及凸出于所述襯底100的鰭部110，所述基底還包括位于所述襯底100表面的隔離結構120，所述隔離結構120用于對相鄰器件之間起到隔離作用。

所述隔離結構120的材料可以為氧化硅、氮化硅或氮氧化硅。本實施例中，所述隔離結構120的材料為氧化硅。

所述襯底100的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦，所述襯底100還能夠為絕緣體上的硅襯底或者絕緣體上的鍺襯底；所述鰭部110的材料包括硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦。本實施例中，所述襯底100為硅襯底，所述鰭部110的材料為硅。

在其他實施例中，所述測試結構還可以為平面晶體管結構，所述基底為襯底。

本實施例中，所述第一區(qū)域i、第二區(qū)域ii和第三區(qū)域iii的阱區(qū)200的摻雜類型和摻雜濃度相同。

如圖1所示，所述測試結構還包括：位于所述第一區(qū)域i的第一測試結構(未標示)。

所述第一測試結構包括若干個位于所述第一區(qū)域i阱區(qū)200表面的柵極結構130，位于所述柵極結構130兩側基底內的若干個作為源區(qū)或漏區(qū)的摻雜區(qū)140，位于所述第一區(qū)域i兩端的第一連接結構310以及所述第一連接結構310之間的第二連接結構320。

本實施例中，所述阱區(qū)200與所述第一區(qū)域i摻雜區(qū)140的摻雜類型相同，從而使所述第一區(qū)域i的晶體管之間相互導通，在測試過程中可以同時獲得所有晶體管的寄生電容值。

本實施例中，所述第一測試結構的柵極結構130的數量為n個，n為等于或大于2的自然數。相應的，所述第一區(qū)域i摻雜區(qū)140的數量為n+1個，所述第二連接結構320的數量為n-1個。

在一個具體實施例中，所述第一測試結構的柵極結構130的數量為5個，所述第一區(qū)域i摻雜區(qū)140的數量為6個，所述第二連接結構320的數量為4個。

需要說明的是，所述第一測試結構還包括位于所述隔離結構120和鰭部110交界處的偽柵結構135，用于提高所述摻雜區(qū)140的形成質量。

本實施例中，所述測試結構為鰭式場效應管結構，相應的，所述柵極結構130位于所述鰭部110表面，所述摻雜區(qū)140位于所述柵極結構130兩側的鰭部110內。

在另一實施例中，所述測試結構為平面晶體管結構，所述基底為襯底，相應的，所述柵極結構位于所述襯底表面，所述摻雜區(qū)位于所述柵極結構兩側的襯底內。

需要說明的是，所述第一測試結構還包括應力層(圖未示)，所述摻雜區(qū)140形成于所述應力層內，且所述摻雜區(qū)140還包括位于所述柵極結構130下 方的重疊區(qū)域(圖未示)

所述第一連接結構310包括與所述摻雜區(qū)140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160，所述第二連接結構320包括與所述摻雜區(qū)140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160。

本實施例中，所述接觸插塞150為槽(trench)結構，即為接觸槽插塞。在另一實施例中，所述接觸插塞還可以為接觸孔插塞。

如圖2所示，所述測試結構還包括：位于所述第二區(qū)域ii的第二測試結構(未標示)。

所述第二測試結構包括若干個位于所述第二區(qū)域ii阱區(qū)200表面的柵極結構130，位于所述柵極結構130兩側基底內的若干個作為源區(qū)或漏區(qū)的摻雜區(qū)140，位于所述第二區(qū)域ii兩端的第三連接結構330以及所述第三連接結構330之間的第四連接結構340。

本實施例中，所述阱區(qū)200與所述第二區(qū)域ii摻雜區(qū)140的摻雜類型相同，從而使所述第二區(qū)域ii的晶體管之間相互導通，在測試過程中可以同時獲得所有晶體管的寄生電容值。

本實施例中，所述第一測試結構和第二測試結構的柵極結構130的數量相等。相應的，所述第二測試結構的柵極結構130的數量為n個，n為等于或大于2的自然數，所述第二區(qū)域ii摻雜區(qū)140的數量為n+1個，所述第四連接結構340的數量為n-1個。

在一個具體實施例中，所述第二測試結構的柵極結構130的數量為5個，所述第二區(qū)域ii摻雜區(qū)140的數量為6個，所述第四連接結構340的數量為4個。

需要說明的是，所述第二測試結構還包括位于所述隔離結構120和鰭部110交界處的偽柵結構135，用于提高所述摻雜區(qū)140的形成質量。

還需要說明的是，所述第一測試結構和第二測試結構的柵極結構130的形成工藝、材料和尺寸相同，所述第一測試結構和第二測試結構的摻雜區(qū)140 的形成工藝相同，所述第一測試結構和第二測試結構的接觸插塞150的形成工藝、材料和尺寸相同，所述第一測試結構和第二測試結構的金屬層160的形成工藝、材料和尺寸相同。

還需要說明的是，所述第三連接結構330和第一連接結構310為相同結構。

本實施例中，所述測試結構為鰭式場效應管結構，相應的，所述柵極結構130位于所述鰭部110表面，所述摻雜區(qū)140位于所述柵極結構130兩側的鰭部110內。

在另一實施例中，所述測試結構為平面晶體管結構，所述基底為襯底，相應的，所述柵極結構位于所述襯底表面，所述摻雜區(qū)位于所述柵極結構兩側的襯底內。

需要說明的是，所述第二測試結構還包括應力層(圖未示)，所述摻雜區(qū)140形成于所述應力層內，且所述摻雜區(qū)140還包括位于所述柵極結構130下方的重疊區(qū)域(圖未示)

本實施例中，所述第三連接結構330包括與所述摻雜區(qū)140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160，所述第四連接結構340包括與所述摻雜區(qū)140相連接的接觸插塞150。

本實施例中，所述接觸插塞150為槽(trench)結構，即為接觸槽插塞。在另一實施例中，所述接觸插塞還可以為接觸孔插塞。

如圖3所示，所述測試結構還包括：位于所述第三區(qū)域iii的第三測試結構(未標示)。

所述第三測試結構包括若干個位于所述第三區(qū)域iii阱區(qū)200表面的柵極結構130，位于所述柵極結構130兩側基底內的若干個作為源區(qū)或漏區(qū)的摻雜區(qū)140，以及位于所述第三區(qū)域iii兩端的第五連接結構350，所述第五連接結構350包括與所述摻雜區(qū)140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160。

本實施例中，所述阱區(qū)200與所述第三區(qū)域iii摻雜區(qū)140的摻雜類型相 同，從而使所述第三區(qū)域iii的晶體管之間相互導通，在測試過程中可以同時獲得所有晶體管的寄生電容值。

本實施例中，所述第一測試結構、第二測試結構和第三測試結構的柵極結構130的數量相等。相應的，所述第三測試結構的柵極結構130的數量為n個，n為等于或大于2的自然數，所述第三區(qū)域iii摻雜區(qū)140的數量為n+1個。

在一個具體實施例中，所述第三測試結構的柵極結構130的數量為5個，所述第三區(qū)域iii摻雜區(qū)140的數量為6個。

需要說明的是，所述第三測試結構還包括位于所述隔離結構120和鰭部110交界處的偽柵結構135，用于提高所述摻雜區(qū)140的形成質量。

還需要說明的是，所述第一測試結構、第二測試結構和第三測試結構的柵極結構130的形成工藝、材料和尺寸相同，所述第一測試結構、第二測試結構和第三測試結構的摻雜區(qū)140的形成工藝相同，所述第一測試結構、第二測試結構和第三測試結構的接觸插塞150的形成工藝、材料和尺寸相同，所述第一測試結構、第二測試結構和第三測試結構的金屬層160的形成工藝、材料和尺寸相同。

還需要說明的是，所述第一連接結構310、第三連接結構330和第五連接結構350為相同結構。

本實施例中，所述測試結構為鰭式場效應管結構，相應的，所述柵極結構130位于所述鰭部110表面，所述摻雜區(qū)140位于所述柵極結構130兩側的鰭部110內。

在另一實施例中，所述測試結構為平面晶體管結構，所述基底為襯底，相應的，所述柵極結構位于所述襯底表面，所述摻雜區(qū)位于所述柵極結構兩側的襯底內。

需要說明的是，所述第三測試結構還包括應力層(圖未示)，所述摻雜區(qū)140形成于所述應力層內，且所述摻雜區(qū)140還包括位于所述柵極結構130下方的重疊區(qū)域(圖未示)

本實施例中，所述接觸插塞150為槽(trench)結構，即為接觸槽插塞。在另一實施例中，所述接觸插塞還可以為接觸孔插塞。

結合參考圖1至圖4，相應的，本發(fā)明還提供一種測試方法，包括：

提供本發(fā)明所述的測試結構；

分別測得所述第一測試結構(如圖1所示)的電容值c1、第二測試結構(如圖2所示)的電容值c2和第三測試結構(如圖3所示)的電容值c3；

通過所述第一測試結構的電容值c1與所述第二測試結構的電容值c2的差值，獲得第一測試電容值cgm(如圖4所示)，所述第一測試電容值cgm為所述柵極結構130與相鄰所述金屬層160之間的電容值；

通過所述第二測試結構的電容值c2與所述第三測試結構的電容值c3的差值，獲得第二測試電容值cgt(如圖4所示)，所述第二測試電容值cgt為所述柵極結構130與相鄰所述接觸插塞150之間的電容值；

通過所述第三測試結構的電容值c3與所述第二測試電容值cgt以及第一測試電容值cgm的差值，獲得第三測試電容值cof(如圖4所示)，所述第三測試電容值cof為所述柵極結構130與相鄰所述摻雜區(qū)140邊緣之間的電容值。

結合參考圖4，具體分析獲得所述第二測試電容值cgt、第一測試電容值cgm以及第三測試電容值cof的計算原理。

圖4為所述第一測試結構一實施例的結構示意圖，其中，以n＝2為例進行說明。晶體管的寄生電容包括第三測試電容值cof、第二測試電容值cgt，以及第一測試電容值cgm。

首先，通過所述第一測試結構的電容值c1與所述第二測試結構的電容值c2的差值，獲得所述第一測試電容值cgm。

本實施例中，所述第一測試結構和第二測試結構的差異僅在于所述第一測試結構的第二連接結構320(如圖1所示)和第二測試結構的第四連接結構340(如圖2所示)，所述第二連接結構320包括與所述摻雜區(qū)140相連接的接觸插塞150以及與所述接觸插塞150相連接的金屬層160，所述第四連接結 構340包括與所述摻雜區(qū)140相連接的接觸插塞150，因此，所述第一測試結構的電容值c1大于所述第二測試結構的電容值c2，且c1和c2的差值來自于所述第一測試結構的柵極結構130與相鄰所述金屬層160之間的電容值，即第一測試電容值cgm，也就是說，通過所述第一測試結構的電容值c1與所述第二測試結構的電容值c2的差值，可以獲得所述第一測試電容值cgm。

具體地，所述第一測試結構的電容值c1與所述第二測試結構的電容值c2的差值為所述第一測試電容值cgm的2×(n-1)倍，n為所述第一測試結構或第二測試結構的柵極結構130的數量，即獲得所述第一測試電容值cgm的公式為c1-c2＝2×(n-1)×cgm。

在一個具體實施例中，所述第一測試結構的柵極結構130的數量為5個，所述第二測試結構的柵極結構130的數量為5個，因此，獲得所述第一測試電容值cgm的公式為c1-c2＝8×cgm。

然后，通過所述第二測試結構的電容值c2與所述第三測試結構的電容值c3的差值，獲得所述第二測試電容值cgt。

本實施例中，所述第二測試結構和第三測試結構的差異僅在于所述第二測試結構具有第四連接結構340，所述第四連接結構340包括與所述摻雜區(qū)140相連接的接觸插塞150，因此，所述第二測試結構的電容值c2大于所述第三測試結構的電容值c3，且c2和c3的差值來自于所述第二測試結構的柵極結構130與相鄰所述接觸插塞140之間的電容值，即第二測試電容值cgt，也就是說，通過所述第二測試結構的電容值c2與所述第三測試結構的電容值c3的差值，可以獲得所述第二測試電容值cgt。

具體地，所述第二測試結構的電容值c2與所述第三測試結構的電容值c3的差值為所述第二測試電容值cgt的2×(n-1)倍，n為所述第二測試結構或第三測試結構的柵極結構130的數量，即獲得所述第二測試電容值cgt的公式為c2-c3＝2×(n-1)×cgt。

在一個具體實施例中，所述第二測試結構的柵極結構130的數量為5個，所述第三測試結構的柵極結構130的數量為5個，因此獲得所述第二測試電容值cgt的公式為c2-c3＝8×cgt。

需要說明的是，本實施例中，先獲得所述第一測試電容值cgm，再獲得所述第二測試電容值cgt。在另一實施例中，可以先獲得所述第二測試電容值cgt，再獲得所述第一測試電容值cgm。

最后，通過所述第三測試結構的電容值c3與所述第二測試電容值cgt(如圖4所示)以及所述第一測試電容值cgm(如圖4所示)的差值，獲得所述第三測試電容值cof(如圖4所示)。

結合參考圖3，本實施例中，所述第三測試結構的電容值c3包括第三測試電容值cof、第二測試電容值cgt和第一測試電容值cgm，因此，所述第三測試結構的電容值c3與2倍所述第二測試電容值cgt以及2倍所述第一測試電容值cgm的差值，為所述第三測試電容值cof的2n倍，即獲得所述第三測試電容值cof的公式為c3-2×cgt-2×cgm＝2×n×cof。

需要說明的是，所述摻雜區(qū)140還包括位于所述柵極結構130下方的重疊區(qū)域(圖未示)，相應的，所述測試方法還包括：通過所述第一測試電容值cgm、第二測試電容值cgt和第三測試電容值cof，獲得第四測試電容值cov，所述第四測試電容值cov為所述柵極結構130與相鄰所述摻雜區(qū)140的重疊電容值。

本實施例中，通過采用柵極結構130至漏區(qū)(未標示)電容的測試結構(圖未示)，獲得所述第四測試電容值cov。

需要說明的是，所述柵極結構130至漏區(qū)(未標示)電容的測試結構與本實施例所述測試結構的不同在于，所述測試結構的阱區(qū)與摻雜區(qū)140的摻雜類型不同。所述柵極結構130與所述漏區(qū)之間的電容值包括第二測試電容值cgt、第一測試電容值cgm、第三測試電容值cof以及第四測試電容值cov。

具體地，獲得所述第四測試電容值cov的步驟包括：提供柵極結構130至漏區(qū)(未標示)電容的測試結構(圖未示)；通過所述柵極結構至漏區(qū)電容的測試結構，獲得第五測試電容值cgd，所述第五測試電容值cgd為所述柵極結構130與漏區(qū)之間的電容值；所述第五測試電容值cgd減去所述第二測試電容值cgt、第一測試電容值cgm以及第三測試電容值cof，可以獲得所述第四測試電容值cov，即獲得所述第四測試電容值cov的公式為cov＝ cgd-cgt-cgm-cof。

本發(fā)明通過第一測試結構、第二測試結構和第三測試結構，其中，所述第一測試結構和第二測試結構的差異僅在于所述第一測試結構的第二連接結構和第二測試結構的第四連接結構，所述第二測試結構和第三測試結構的差異僅在于所述第二測試結構具有第四連接結構，因此，通過測得所述第一測試結構、第二測試結構和第三測試結構的電容值，并經過運算，可以獲得所述柵極結構與相鄰所述接觸插塞之間的電容值、柵極結構與相鄰所述金屬層之間的電容值，以及柵極結構與相鄰所述摻雜區(qū)之間的電容值，從而可以精準地獲取所述晶體管的寄生電容。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權利要求所限定的范圍為準。