本發(fā)明屬于程控多量程采集電路技術(shù)領(lǐng)域，具體涉及一種程控多量程采集電路。

背景技術(shù)：

隨著信息技術(shù)高速發(fā)展，工業(yè)現(xiàn)場的模擬信號源的品種越來越多，對于采集系統(tǒng)的適應(yīng)性帶來不小的挑戰(zhàn)。傳統(tǒng)的信號采集單元在設(shè)計(jì)系統(tǒng)時(shí)就要考慮好未來外部信號源的種類和特征，且一旦系統(tǒng)設(shè)計(jì)完成，外部信號的更改就只能主動適應(yīng)采集設(shè)備的性能指標(biāo)。因此，在采集設(shè)備設(shè)計(jì)過程中，外部信號的兼容性是其設(shè)計(jì)的一個(gè)重要考量方面。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于解決上述的技術(shù)問題而提供一種程控多量程采集電路，該程控多量程采集電路旨在解決工業(yè)現(xiàn)場模擬信號源的適應(yīng)性問題，其可在不改變外部電路的情況下，通過軟件設(shè)置完成采集系統(tǒng)與模擬信號源的匹配，從而提高電路的適應(yīng)性。

為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

一種程控多量程采集電路，包括第一輸入信號調(diào)理電路，第二輸入信號調(diào)理電路，第三輸入信號調(diào)理電路，單極性調(diào)整參考V_ref電路，用于切換不同量程的輸入信號調(diào)理電路輸出的信號量的模擬開關(guān)6，模數(shù)轉(zhuǎn)換器8、FPGA芯片10；所述第一輸入信號調(diào)理電路，第二輸入信號調(diào)理電路，第三輸入信號調(diào)理電路的輸入端分別與信號源1的輸入正、輸入負(fù)相接，單極性調(diào)整參考V_ref電路的輸出端分別與所述第一輸入信號調(diào)理電路，第二輸入信號調(diào)理電路，第三輸入信號調(diào)理電路的輸入正相接，所述第一輸入信號調(diào)理電路，第二輸入信號調(diào)理電路，第三輸入信號調(diào)理電路的輸出端分別接所述多路模擬開關(guān)6的輸入端，所述多路模擬開關(guān)6的輸出端接所述模數(shù)轉(zhuǎn)換器8的輸入端，所述模數(shù)轉(zhuǎn)換器8的輸出端與所述FPGA芯片10的可編程端口相接，所述FPGA芯片10還與所述單極性調(diào)整參考V_ref電路、多路模擬開關(guān)6相接，用于根據(jù)輸入的電壓范圍，輸出切換控制信號，使所述單極性調(diào)整參考V_ref電路的斷開或閉合、使所述多路模擬開關(guān)6選擇相應(yīng)的通道輸入、使模數(shù)轉(zhuǎn)換器8切換至相應(yīng)的采集量程完成信號的采集。

所述第一輸入信號調(diào)理電路，第二輸入信號調(diào)理電路，第三輸入信號調(diào)理電路的電路相同；其中，第一信號輸入調(diào)理電路均包括有電阻11，電阻12，電阻13，電阻14以及運(yùn)算放大器2；運(yùn)算放大器2的輸出端連接多路模擬開關(guān)6的輸入端口1；電阻11，電阻12并聯(lián)接入運(yùn)算放大器2的輸入正，電阻11的另一端接入單極性調(diào)整參考V_ref電路的輸出端，電阻12的另一端接入信號源1的輸入正，電阻13與電阻1)并聯(lián)接入運(yùn)算放大器2的輸入負(fù)，電阻13的另一端接入信號源1的輸出負(fù)，電阻14的另一端連接運(yùn)算放大器2的輸出端；

所述第二輸入信號調(diào)理電路包括有電阻15，電阻16，電阻17，電阻18及運(yùn)算放大器3，運(yùn)算放大器3的輸出端連接多路模擬開關(guān)6的輸入端口2；

所述第三輸入信號調(diào)理電路包括電阻19，電阻20，電阻21，電阻22及運(yùn)算放大器4，運(yùn)算放大器4的輸出連接多路模擬開關(guān)6的輸入端口3。

所述單極性調(diào)整參考V_ref電路包括輸出端與三個(gè)輸入信號調(diào)理電路的輸入正相連接的運(yùn)算放大器5，電阻23，電阻24，電阻25，單路模擬開關(guān)7，電壓基準(zhǔn)源9；電阻23與電阻24并聯(lián)接入運(yùn)算放大器5的輸入負(fù)，電阻23的另一端接入運(yùn)算放大器5的輸出端，電阻24的另一端連接單路模擬開關(guān)7的輸出端，單路模擬開關(guān)7的輸入端連接電壓基準(zhǔn)源9的輸出端，電阻25的一端連接運(yùn)算放大器5的輸入正，電阻25的另一端連接信號地，單路模擬開關(guān)7與FPGA芯片10相連接，由FPGA芯片10根據(jù)輸入的電壓范圍，輸出切換控制信號，使所述單路模擬開關(guān)7斷開或閉合，從而使單極性調(diào)整參考V_ref電路實(shí)現(xiàn)斷開或閉合。

所述電阻23，電阻24，電阻25的阻值相等，所述單極性調(diào)整參考V_ref電路使輸入信號調(diào)理電路的輸入輸出關(guān)系如下：

V_o＝K*(V_i+-V_i-)+V_ref；

其中，V_o為輸入信號調(diào)理電路中運(yùn)算放大器2、運(yùn)算放大器3、運(yùn)算放大器4的輸出電壓；V_i+為信號源1的輸出正；V_i-為信號源1的輸出負(fù)；K為輸入信號調(diào)理電路中的放大系數(shù)。

所述模數(shù)轉(zhuǎn)換器8的輸入范圍為±10V和±5V；其中，

第一輸入信號調(diào)理電路的放大系數(shù)是1，當(dāng)輸入信號滿足雙極性±10V或單極性0～10V時(shí)選用；

第二輸入信號調(diào)理電路的放大系數(shù)是2，當(dāng)輸入信號滿足雙極性±5V或單極性0～5V時(shí)選用；

第三輸入信號調(diào)理電路的放大系數(shù)是0.5，當(dāng)輸入信號滿足雙極性±20V或單極性0～20V時(shí)選用。

與現(xiàn)有技術(shù)相比，本發(fā)明系統(tǒng)中對于不同輸入電壓量程使用多路運(yùn)放、模擬開關(guān)、電壓基準(zhǔn)進(jìn)行信號調(diào)理，然后通過模擬開關(guān)切換輸入源，傳送到模數(shù)轉(zhuǎn)換器進(jìn)行采集，全部控制都可由FPGA程控完成，克服了現(xiàn)有技術(shù)在系統(tǒng)變更中無法適應(yīng)的不足，并具有結(jié)構(gòu)簡單，工作可靠，適用性強(qiáng)等特點(diǎn)。

附圖說明

圖1出示了本發(fā)明的程控多量程采集電路的電路圖。

圖2所示為FPGA芯片10的切換邏輯圖。

具體實(shí)施方式

下面，結(jié)合實(shí)例對本發(fā)明的實(shí)質(zhì)性特點(diǎn)和優(yōu)勢作進(jìn)一步的說明，但本發(fā)明并不局限于所列的實(shí)施例。

參見圖1所示，一種程控多量程采集電路,包括：

第一輸入信號調(diào)理電路，第二輸入信號調(diào)理電路，第三輸入信號調(diào)理電路，單極性調(diào)整參考V_ref電路，用于切換不同量程的輸入信號調(diào)理電路輸出的信號量的多路模擬開關(guān)6，模數(shù)轉(zhuǎn)換器8、FPGA芯片10；所述第一輸入信號調(diào)理電路，第二輸入信號調(diào)理電路，第三輸入信號調(diào)理電路的輸入端分別與信號源1的輸入正、輸入負(fù)相接，單極性調(diào)整參考V_ref電路的輸出端分別與所述第一輸入信號調(diào)理電路，第二輸入信號調(diào)理電路，第三輸入信號調(diào)理電路的輸入正相接，所述第一輸入信號調(diào)理電路，第二輸入信號調(diào)理電路，第三輸入信號調(diào)理電路的輸出端分別接所述多路模擬開關(guān)6的輸入端，所述多路模擬開關(guān)6的輸出端接所述模數(shù)轉(zhuǎn)換器8的輸入端，所述模數(shù)轉(zhuǎn)換器8的輸出端與所述FPGA芯片10的可編程端口相接，所述FPGA芯片10還與單極性調(diào)整參考V_ref電路、多路模擬開關(guān)6相接，用于根據(jù)輸入的電壓范圍，輸出切換控制信號，使所述單極性調(diào)整參考V_ref電路的斷開或閉合、使所述多路模擬開關(guān)6選擇相應(yīng)的通道輸入、使模數(shù)轉(zhuǎn)換器8切換至相應(yīng)的采集量程完成信號的采集。

其中，所述第一輸入信號調(diào)理電路包括電阻11，電阻12，電阻13，電阻14以及運(yùn)算放大器2；電阻11與電阻12并聯(lián)接入運(yùn)算放大器2(圖1中顯示為運(yùn)放)的輸入正，電阻11的另一端接入單極性調(diào)整參考V_ref電路的輸出端，電阻12的另一端接入信號源1的輸入正，電阻13與電阻14并聯(lián)接入運(yùn)算放大器2的輸入負(fù)，電阻13的另一端接入信號源1的輸出負(fù)，電阻14的另一端連接運(yùn)算放大器2的輸出端，運(yùn)算放大器2的輸出端連接多路模擬開關(guān)6的輸入端口1；

所述第二輸入信號調(diào)理電路包括有電阻15，電阻16，電阻17，電阻18及運(yùn)算放大器3，其輸出端連接多路模擬開關(guān)6的輸入端口2，所述電阻15，電阻16，電阻17，電阻18及運(yùn)算放大器3的連接關(guān)系與輸入信號調(diào)理電路相同；

所述第三輸入信號調(diào)理電路包括電阻19，電阻20，電阻21，電阻22及運(yùn)算放大器4，其輸出連接多路模擬開關(guān)6的輸入端口3；電阻19，電阻20，電阻21，電阻22及運(yùn)算放大器4的連接關(guān)系與輸入信號調(diào)理電路相同。

本發(fā)明中，三個(gè)輸入信號調(diào)理電路的原理一致，其作用是變換信號源1輸出的信號，通過變換后將不同的信號范圍變換到模數(shù)轉(zhuǎn)換器8可接受的信號范圍。

所述單極性調(diào)整參考V_ref電路，包括輸出端與三個(gè)輸入信號調(diào)理電路的輸入正相連接的運(yùn)算放大器5，電阻23，電阻24，電阻25，單路模擬開關(guān)7，電壓基準(zhǔn)源9；其中，電阻23與電阻24并聯(lián)接入運(yùn)算放大器5的輸入負(fù)，電阻23的另一端接入運(yùn)算放大器5的輸出端，電阻24的另一端連接單路模擬開關(guān)7的輸出端，單路模擬開關(guān)7的輸入端連接電壓基準(zhǔn)源9的輸出端，電阻25的一端連接運(yùn)算放大器5的輸入正，電阻25的另一端連接信號地，單路模擬開關(guān)7與FPGA芯片10相連接，由FPGA芯片10根據(jù)輸入的電壓范圍，輸出切換控制信號，使所述單路模擬開關(guān)7斷開或閉合，從而使單極性調(diào)整參考V_ref電路實(shí)現(xiàn)斷開或閉合。

所述模數(shù)轉(zhuǎn)換器8輸入范圍為±10V和±5V，第一輸入信號調(diào)理電路的放大系數(shù)是1，當(dāng)輸入信號滿足雙極性±10V或單極性0～10V時(shí)選用；

第二輸入信號調(diào)理電路的放大系數(shù)是2，當(dāng)輸入信號滿足雙極性±5V或單極性0～5V時(shí)選用；

第三輸入信號調(diào)理電路的放大系數(shù)是0.5，當(dāng)輸入信號滿足雙極性±20V或單極性0～20V時(shí)選用。

所述運(yùn)算放大器5，電阻23，電阻24，電阻25，單路模擬開關(guān)7，電壓基準(zhǔn)源9組成輸入信號調(diào)理電路的單極性調(diào)整參考V_ref電路，其中，電阻23，電阻24與電阻25三個(gè)電阻的阻值相等，其使輸入信號調(diào)理電路的輸入輸出關(guān)系如下：

V_o＝K*(V_i+-V_i-)+V_ref；

其中V_o為三個(gè)輸入信號調(diào)理電路中運(yùn)算放大器2，運(yùn)算放大器3，運(yùn)算放大器4的輸出電壓；

V_i+為信號源1的輸出正；

V_i-為信號源1的輸出負(fù)；

K為輸入信號調(diào)理電路中的放大系數(shù)，以組輸入信號調(diào)理電路為例，當(dāng)電阻11等于電阻14，電阻12等于電阻13時(shí)；

K＝R12/R11；其中R12為電阻12，R11為電阻11；

當(dāng)電阻12等于電阻11時(shí)，K＝1；

同理，電阻16等于兩倍的電阻15時(shí)，K＝2；

電阻20等于電阻19二分之一時(shí)，K＝0.5。

所述電壓基準(zhǔn)源9可以輸出5V±0.002V的電壓基準(zhǔn)，當(dāng)信號源1輸出的信號為單極性信號時(shí)，單路模擬開關(guān)7閉合，運(yùn)算放大器5輸出電壓為-5V作為V_ref，當(dāng)信號源1輸出的信號為雙極性信號時(shí)，單路模擬開關(guān)7斷開，運(yùn)算放大器5輸出電壓為0V作為V_ref，F(xiàn)PGA芯片10完成對單路模擬開關(guān)7的控制。

本發(fā)明中，所述多路模擬開關(guān)6，用于切換不同量程的輸入信號調(diào)理電路輸出的信號量，多路模擬開關(guān)6的切換動作有FPGA芯片10完成。

所述模數(shù)轉(zhuǎn)換器8用于將模擬信號轉(zhuǎn)換為計(jì)算機(jī)可識別的數(shù)字信號，由FPGA芯片10讀取；同時(shí)模數(shù)轉(zhuǎn)換器8可以由FPGA芯片10控制采集量程，可以切換為±10V用于雙極性、±5V用于單極性。

所述FPGA芯片10用于完成對多路模擬開關(guān)6，單路模擬開關(guān)7及模數(shù)轉(zhuǎn)換器8的控制，可以根據(jù)不同量程完成切換動作；

具體實(shí)現(xiàn)上，所述、二、三、四運(yùn)算放大器可以采用運(yùn)放芯片OP4177，所述多路模擬開關(guān)6為8路模擬開關(guān)，選用芯片ADG1408，所述單路模擬開關(guān)7選用芯片ADG1402，所述模數(shù)轉(zhuǎn)換器8采用ADAS3023，所述電壓基準(zhǔn)源9選用芯片ADR435，所述FPGA芯片10采用門陣列EP3C5。

圖2所示為FPGA芯片10的切換邏輯。

當(dāng)輸入電壓范圍為±10V，F(xiàn)PGA芯片10控制單路模擬開關(guān)7斷開，多路模擬開關(guān)6選擇通道1輸入，模數(shù)轉(zhuǎn)換器8切換為±10V采集量程；

當(dāng)輸入電壓范圍為±5V，F(xiàn)PGA芯片10控制單路模擬開關(guān)7斷開，多路模擬開關(guān)6選擇通道2輸入，模數(shù)轉(zhuǎn)換器8切換為±10V采集量程；

當(dāng)輸入電壓范圍為±20V，F(xiàn)PGA芯片10控制單路模擬開關(guān)7斷開，多路模擬開關(guān)6選擇通道3輸入，模數(shù)轉(zhuǎn)換器8切換為±10V采集量程；

當(dāng)輸入電壓范圍為0～10V，F(xiàn)PGA芯片10控制單路模擬開關(guān)7閉合，多路模擬開關(guān)6選擇通道1輸入，模數(shù)轉(zhuǎn)換器8切換為±5V采集量程；

當(dāng)輸入電壓范圍為0～5V，F(xiàn)PGA芯片10控制單路模擬開關(guān)7閉合，多路模擬開關(guān)6選擇通道2輸入，模數(shù)轉(zhuǎn)換器8切換為±5V采集量程；

當(dāng)輸入電壓范圍為0～20V，F(xiàn)PGA芯片10控制單路模擬開關(guān)7閉合，多路模擬開關(guān)6選擇通道3輸入，模數(shù)轉(zhuǎn)換器8切換為±5V采集量程，完成過程可以全部由計(jì)算機(jī)控制，完成程控切換不同量程。

本發(fā)明電路可用于工業(yè)控制領(lǐng)域，尤其是輸入模擬量幅值范圍變化較多的系統(tǒng)中。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。