本發(fā)明屬于測(cè)速雷達(dá)技術(shù)領(lǐng)域，具體涉及一種基于外彈道毫米波測(cè)速雷達(dá)信號(hào)實(shí)時(shí)處理系統(tǒng)及方法。

背景技術(shù)：

兵器測(cè)試技術(shù)是發(fā)展兵器技術(shù)的基礎(chǔ)，是兵器科研與生產(chǎn)不可缺少的一環(huán)。而彈丸飛行速度的測(cè)量又是武器系統(tǒng)各種運(yùn)動(dòng)參數(shù)測(cè)試中一項(xiàng)至關(guān)重要的內(nèi)容。它是衡量武器特性的一個(gè)重要指標(biāo)，對(duì)武器的設(shè)計(jì)與檢測(cè)具有重要意義。傳統(tǒng)的測(cè)速技術(shù)如天幕靶測(cè)試、線圈靶測(cè)試等方法因測(cè)試過(guò)程繁瑣，精度較差，已不能滿足實(shí)時(shí)戰(zhàn)地測(cè)試的需求。而毫米波測(cè)速雷達(dá)因其具有體積小、重量輕、測(cè)試簡(jiǎn)便、精確、操作使用方便等特點(diǎn)成功應(yīng)用于火炮或槍的內(nèi)、外彈道參數(shù)的測(cè)試。

毫米波測(cè)速雷達(dá)的測(cè)速原理是利用電磁波在空間傳播遇到運(yùn)動(dòng)目標(biāo)時(shí)產(chǎn)生多普勒效應(yīng)來(lái)進(jìn)行的，即雷達(dá)發(fā)射的電磁波(頻率為f₀)遇到運(yùn)動(dòng)目標(biāo)時(shí)所產(chǎn)生的回波信號(hào)(頻率為f₀±f_d)，其中f_d為多普勒頻率，它與目標(biāo)徑向速度v_r的關(guān)系為f_d＝[2v_r/(c+v_r)]f₀，其中c為光速，一般c＞＞v_r，由此得v_r＝(λ₀/2)f_d，其中λ₀＝c/f₀，為發(fā)射電磁波的波長(zhǎng)。由此可見(jiàn)，只要測(cè)得f_d(f₀和c是已知的)，即可由公式求出徑向速度v_r。測(cè)量f_d大致有2種方法：時(shí)域法和頻域法，但因雷達(dá)工作環(huán)境惡劣(如槍、炮的沖擊振動(dòng)，火焰電離等的影響)，會(huì)使接收到的多普勒信號(hào)的“背景”十分復(fù)雜，信噪比大大降低，采用傳統(tǒng)的時(shí)域處理方法對(duì)被淹沒(méi)在干擾和噪聲中的多普勒信號(hào)檢出或識(shí)別往往是困難的，使得測(cè)頻精度明顯下降，因此通常采用頻譜分析方法，它的主要思想就是在分析信號(hào)頻率的基礎(chǔ)上，確定信號(hào)的功率譜值大小，通過(guò)搜索功率譜找到功率峰值，即可找到彈丸徑向速度對(duì)應(yīng)的頻率，可以大大提高測(cè)頻精度和可靠性。

專利申請(qǐng)?zhí)枮镃N201410831719.X，發(fā)明名稱為“毫米波測(cè)速雷達(dá)”的中國(guó)專利，主要用于道路車輛測(cè)速，減少交通事故的發(fā)生。但它并不適用于外彈道毫米波測(cè)速雷達(dá)。專利申請(qǐng)?zhí)枮镃N 201511027374.3，發(fā)明名稱為“一種室內(nèi)靶道光幕測(cè)速裝置連發(fā)射擊彈丸信號(hào)識(shí)別方法”的中國(guó)專利，屬于外彈道參數(shù)測(cè)量領(lǐng)域，但它具體涉及一種室內(nèi)靶道光幕測(cè)速裝置連發(fā)射擊彈丸信號(hào)識(shí)別方法，不能夠提供室外距離較遠(yuǎn)的靶場(chǎng)外彈道測(cè)速。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種集成度高、功耗低、成本低的基于外彈道毫米波測(cè)速雷達(dá)信號(hào)實(shí)時(shí)處理系統(tǒng)及方法，以高效、準(zhǔn)確地測(cè)定武器外彈道的初速度。

實(shí)現(xiàn)本發(fā)明目的的技術(shù)解決方案為：一種基于外彈道毫米波測(cè)速雷達(dá)信號(hào)實(shí)時(shí)處理系統(tǒng)，包括順次連接的信號(hào)調(diào)理電路、AD轉(zhuǎn)換電路、FPGA模塊、ARM處理器和上位機(jī)，其中：

信號(hào)調(diào)理電路，將多普勒信號(hào)變換成適合系統(tǒng)電路處理的模擬信號(hào)；

AD轉(zhuǎn)換電路，將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，并輸入FPGA模塊進(jìn)行處理；

FPGA模塊作為協(xié)處理器，完成從時(shí)域信號(hào)到頻域信號(hào)的轉(zhuǎn)換；

ARM處理器作為主控制器，負(fù)責(zé)整個(gè)系統(tǒng)的運(yùn)行、控制各模塊間的通信以及數(shù)據(jù)的傳輸與存儲(chǔ)，將FPGA模塊輸出的頻域信號(hào)傳送至上位機(jī)；

上位機(jī)，對(duì)頻域信號(hào)做功率譜識(shí)別、追蹤法去除野點(diǎn)、擬合處理，最終得到速度曲線，并計(jì)算得到初速度值。

進(jìn)一步地，所述ARM處理器有兩方面的作用，一是對(duì)FPGA模塊進(jìn)行控制，包括：系統(tǒng)復(fù)位，軟件觸發(fā)，延時(shí)參數(shù)設(shè)置；另一方面是讀取FPGA模塊中的功率譜數(shù)據(jù)并傳送至上位機(jī)進(jìn)行分析，最終得到目標(biāo)的運(yùn)動(dòng)參數(shù)。

進(jìn)一步地，所述FPGA模塊由地址譯碼模塊、AD轉(zhuǎn)換控制電路模塊、總線模塊、時(shí)鐘發(fā)生模塊、乒乓FIFO存儲(chǔ)模塊、FFT處理模塊、輸出FIFO存儲(chǔ)模塊七個(gè)模塊組成，乒乓FIFO存儲(chǔ)模塊存儲(chǔ)AD采樣值，F(xiàn)FT處理模塊讀取乒乓FIFO存儲(chǔ)模塊中的緩存數(shù)據(jù)，進(jìn)行FFT處理后將結(jié)果緩存到輸出FIFO存儲(chǔ)模塊中，ARM處理器與FPGA模塊之間的數(shù)據(jù)傳輸通過(guò)總線模塊進(jìn)行。

一種基于外彈道毫米波測(cè)速雷達(dá)信號(hào)實(shí)時(shí)處理方法，包括以下步驟：

步驟1，信號(hào)調(diào)理電路將多普勒信號(hào)變換成適合系統(tǒng)電路處理的模擬信號(hào)；

步驟2，AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，并輸入FPGA模塊進(jìn)行處理；

步驟3，F(xiàn)PGA模塊作為協(xié)處理器，完成從時(shí)域信號(hào)到頻域信號(hào)的轉(zhuǎn)換；

步驟4，ARM處理器作為主控制器，負(fù)責(zé)整個(gè)系統(tǒng)的運(yùn)行、控制各模塊間的通信以及數(shù)據(jù)的傳輸與存儲(chǔ)，將FPGA模塊輸出的頻域信號(hào)傳送至上位機(jī)；

步驟5，上位機(jī)對(duì)頻域信號(hào)做功率譜識(shí)別、追蹤法去除野點(diǎn)、擬合處理，最終得到速度曲線，并計(jì)算得到初速度值。

進(jìn)一步地，步驟3所述FPGA模塊作為協(xié)處理器，完成從時(shí)域信號(hào)到頻域信號(hào)的轉(zhuǎn)換，具體如下：對(duì)AD轉(zhuǎn)換電路輸出的數(shù)字信號(hào)進(jìn)行擴(kuò)展并存儲(chǔ)，乒乓FIFO存儲(chǔ)模塊存滿1024點(diǎn)后開(kāi)始做FFT變換，將FFT變換結(jié)果緩存到輸出FIFO存儲(chǔ)模塊中，F(xiàn)IFO存儲(chǔ)模塊的數(shù)據(jù)通過(guò)總線模塊從FPGA模塊傳輸?shù)紸RM處理器。

進(jìn)一步地，步驟5所述上位機(jī)對(duì)頻域信號(hào)做功率譜識(shí)別、追蹤法去除野點(diǎn)、擬合處理，最終得到速度曲線，并計(jì)算得到初速度值，具體如下：

(1)上位機(jī)對(duì)頻域信號(hào)做功率譜識(shí)別，求出當(dāng)前時(shí)間點(diǎn)信號(hào)的最大功率譜，然后計(jì)算出最大功率譜對(duì)應(yīng)的頻率f_d(t)以及對(duì)應(yīng)的速度值，再根據(jù)多普勒原理得出當(dāng)前時(shí)間點(diǎn)對(duì)應(yīng)的速度v(t)；

(2)在彈道上采集64個(gè)時(shí)間點(diǎn)的數(shù)據(jù)，并得到該64個(gè)時(shí)間點(diǎn)對(duì)應(yīng)的速度V(t)；

(3)根據(jù)該64個(gè)時(shí)間點(diǎn)所對(duì)應(yīng)的速度-時(shí)間關(guān)系，得到速度-時(shí)間曲線，并采用追蹤法去除野點(diǎn)；

(4)用線性擬合的方法得到最終的速度曲線，并計(jì)算得到初速度值。

本發(fā)明與現(xiàn)有技術(shù)相比，其顯著優(yōu)點(diǎn)為：(1)基于ARM嵌入式技術(shù)+FPGA器件相結(jié)合的測(cè)速系統(tǒng)通用性能好、功能可擴(kuò)展性強(qiáng)、測(cè)試精度和測(cè)試效率高；(2)在外彈道速度和時(shí)間關(guān)系的測(cè)試中，采用先進(jìn)可靠的頻譜分析法，從而有效地在各種復(fù)雜的背景干擾和噪聲中提取有用的信號(hào)，并提高了雷達(dá)測(cè)試的作用距離、測(cè)試精度和可信度，以及整機(jī)的抗干擾能力；(3)具有集成度高、功耗低、成本低的優(yōu)點(diǎn)，可應(yīng)用于火炮、靶場(chǎng)等領(lǐng)域，還可以進(jìn)一步推廣到其他各種武器測(cè)速范圍的應(yīng)用。

下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。

附圖說(shuō)明

圖1是毫米波雷達(dá)的結(jié)構(gòu)框圖。

圖2是本發(fā)明基于外彈道毫米波測(cè)速雷達(dá)信號(hào)實(shí)時(shí)處理系統(tǒng)的結(jié)構(gòu)示意圖。

圖3是本發(fā)明中FPGA模塊的軟件結(jié)構(gòu)框圖。

圖4是本發(fā)明基于外彈道毫米波測(cè)速雷達(dá)信號(hào)實(shí)時(shí)處理方法的流程圖。

具體實(shí)施方式

結(jié)合圖1～2，本發(fā)明基于外彈道毫米波測(cè)速雷達(dá)信號(hào)實(shí)時(shí)處理系統(tǒng)，包括順次連接的信號(hào)調(diào)理電路、AD轉(zhuǎn)換電路、FPGA模塊、ARM處理器和上位機(jī)，其中：

信號(hào)調(diào)理電路，將多普勒信號(hào)變換成適合系統(tǒng)電路處理的模擬信號(hào)；

AD轉(zhuǎn)換電路，將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，并輸入FPGA模塊進(jìn)行處理；

FPGA模塊作為協(xié)處理器，完成從時(shí)域信號(hào)到頻域信號(hào)的轉(zhuǎn)換；

ARM處理器作為主控制器，負(fù)責(zé)整個(gè)系統(tǒng)的運(yùn)行、控制各模塊間的通信以及數(shù)據(jù)的傳輸與存儲(chǔ)，將FPGA模塊輸出的頻域信號(hào)傳送至上位機(jī)；

上位機(jī)，對(duì)頻域信號(hào)做功率譜識(shí)別、追蹤法去除野點(diǎn)、擬合處理，最終得到速度曲線，并計(jì)算得到初速度值。

進(jìn)一步地，所述ARM處理器有兩方面的作用，一是對(duì)FPGA模塊進(jìn)行控制，包括：系統(tǒng)復(fù)位，軟件觸發(fā)，延時(shí)參數(shù)設(shè)置；另一方面是讀取FPGA模塊中的功率譜數(shù)據(jù)并傳送至上位機(jī)進(jìn)行分析，最終得到目標(biāo)的運(yùn)動(dòng)參數(shù)。

結(jié)合圖3，所述FPGA模塊由地址譯碼模塊、AD轉(zhuǎn)換控制電路模塊、總線模塊、時(shí)鐘發(fā)生模塊、乒乓FIFO存儲(chǔ)模塊、FFT處理模塊、輸出FIFO存儲(chǔ)模塊七個(gè)模塊組成，乒乓FIFO存儲(chǔ)模塊存儲(chǔ)AD采樣值，F(xiàn)FT處理模塊讀取乒乓FIFO存儲(chǔ)模塊中的緩存數(shù)據(jù)，進(jìn)行FFT處理后將結(jié)果緩存到輸出FIFO存儲(chǔ)模塊中，ARM處理器與FPGA模塊之間的數(shù)據(jù)傳輸通過(guò)總線模塊進(jìn)行。

由多普勒測(cè)速原理可知，要測(cè)定彈丸徑向飛行速度的關(guān)鍵是準(zhǔn)確地測(cè)定多普勒頻率。但由于多普勒信號(hào)是一個(gè)隨時(shí)間變換的模擬量，為了能在數(shù)字處理系統(tǒng)中分析，必須先對(duì)多普勒信號(hào)進(jìn)行采集、周期性離散化。本系統(tǒng)的數(shù)據(jù)采集模塊主要由信號(hào)調(diào)理電路和AD轉(zhuǎn)換電路組成。信號(hào)調(diào)理電路主要是將多普勒信號(hào)變換成適合系統(tǒng)后面電路處理的信號(hào)形式，如過(guò)濾無(wú)用的高低頻噪聲信號(hào)，對(duì)電壓幅值進(jìn)行處理，將單端信號(hào)變成差分信號(hào)等。這樣既緩解了后面數(shù)字處理系統(tǒng)的難度，又提高了整個(gè)系統(tǒng)測(cè)量的準(zhǔn)確性。AD轉(zhuǎn)換電路是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的電路，即把連續(xù)時(shí)間變化的信號(hào)離散化的過(guò)程，轉(zhuǎn)換后的數(shù)字信號(hào)輸入FPGA模塊進(jìn)行處理。為提高系統(tǒng)實(shí)時(shí)性，采用乒乓操作高速存儲(chǔ)數(shù)據(jù)，然后進(jìn)行FFT運(yùn)算，最后ARM處理器讀取運(yùn)算后的結(jié)果，并做功率譜識(shí)別、追蹤法去除野點(diǎn)、擬合等后續(xù)處理，最終得到處理后速度曲線，并計(jì)算得到初速度值。

結(jié)合圖4，本發(fā)明基于外彈道毫米波測(cè)速雷達(dá)信號(hào)實(shí)時(shí)處理方法，包括以下步驟：

步驟1，信號(hào)調(diào)理電路將多普勒信號(hào)變換成適合系統(tǒng)電路處理的模擬信號(hào)；

步驟2，AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，并輸入FPGA模塊進(jìn)行處理；

步驟3，F(xiàn)PGA模塊作為協(xié)處理器，完成從時(shí)域信號(hào)到頻域信號(hào)的轉(zhuǎn)換；

步驟4，ARM處理器作為主控制器，負(fù)責(zé)整個(gè)系統(tǒng)的運(yùn)行、控制各模塊間的通信以及數(shù)據(jù)的傳輸與存儲(chǔ)，將FPGA模塊輸出的頻域信號(hào)傳送至上位機(jī)；

步驟5，上位機(jī)對(duì)頻域信號(hào)做功率譜識(shí)別、追蹤法去除野點(diǎn)、擬合處理，最終得到速度曲線，并計(jì)算得到初速度值。

進(jìn)一步地，步驟3所述FPGA模塊作為協(xié)處理器，完成從時(shí)域信號(hào)到頻域信號(hào)的轉(zhuǎn)換，具體如下：對(duì)AD轉(zhuǎn)換電路輸出的數(shù)字信號(hào)進(jìn)行擴(kuò)展并存儲(chǔ)，乒乓FIFO存儲(chǔ)模塊存滿1024點(diǎn)后開(kāi)始做FFT變換，將FFT變換結(jié)果緩存到輸出FIFO存儲(chǔ)模塊中，F(xiàn)IFO存儲(chǔ)模塊的數(shù)據(jù)通過(guò)總線模塊從FPGA模塊傳輸?shù)紸RM處理器。

進(jìn)一步地，步驟5所述上位機(jī)對(duì)頻域信號(hào)做功率譜識(shí)別、追蹤法去除野點(diǎn)、擬合處理，最終得到速度曲線，并計(jì)算得到初速度值，具體如下：

(1)上位機(jī)對(duì)頻域信號(hào)做功率譜識(shí)別，求出當(dāng)前時(shí)間點(diǎn)信號(hào)的最大功率譜，然后計(jì)算出最大功率譜對(duì)應(yīng)的頻率f_d(t)以及對(duì)應(yīng)的速度值，再根據(jù)多普勒原理得出當(dāng)前時(shí)間點(diǎn)對(duì)應(yīng)的速度v(t)；

(2)在彈道上采集64個(gè)時(shí)間點(diǎn)的數(shù)據(jù)，并得到該64個(gè)時(shí)間點(diǎn)對(duì)應(yīng)的速度V(t)；

(3)根據(jù)該64個(gè)時(shí)間點(diǎn)所對(duì)應(yīng)的速度-時(shí)間關(guān)系，得到速度-時(shí)間曲線，并采用追蹤法去除野點(diǎn)；

(4)用線性擬合的方法得到最終的速度曲線，并計(jì)算得到初速度值。

實(shí)施例1

本發(fā)明是基于外彈道的毫米波測(cè)速雷達(dá)實(shí)時(shí)處理系統(tǒng)，如圖1～2，使用基于ARM處理器和FPGA模塊相結(jié)合的系統(tǒng)架構(gòu)。系統(tǒng)的大致流程是：雷達(dá)工作時(shí)，發(fā)射機(jī)內(nèi)部的電磁波振蕩源會(huì)產(chǎn)生頻率穩(wěn)定的連續(xù)電磁波f₀，并借助發(fā)射天線向目標(biāo)的飛行方向發(fā)送，同時(shí)還將其中一部分電磁波傳送給接收機(jī)的混頻器。接收機(jī)接收飛行目標(biāo)反射回來(lái)的電磁波信號(hào)f₁，混頻器再混頻處理信號(hào)f₁和f₀就能得到多普勒信號(hào)f_d，f_d經(jīng)放大濾波，抑制信號(hào)中無(wú)用的高、低頻信號(hào)分量以提高信噪比，從而提高雷達(dá)接收機(jī)的靈敏度。紅外啟動(dòng)器為終端處理系統(tǒng)提供一個(gè)同步的觸發(fā)信號(hào)，如彈丸射出膛口的一瞬間，紅外將發(fā)送一個(gè)啟動(dòng)信號(hào)給信號(hào)實(shí)時(shí)處理系統(tǒng)。信號(hào)實(shí)時(shí)處理系統(tǒng)則完成數(shù)據(jù)同步采集與存儲(chǔ)、FFT變換、分析信號(hào)頻譜、數(shù)據(jù)傳輸?shù)裙δ?。上位機(jī)通過(guò)顯控終端為信號(hào)實(shí)時(shí)處理系統(tǒng)提供延時(shí)等工作參數(shù)，并對(duì)信號(hào)處理模塊傳遞過(guò)來(lái)的功率譜數(shù)據(jù)進(jìn)行分析得出目標(biāo)徑向速度。

本系統(tǒng)中ARM處理器有兩方面的作用，一是對(duì)FPGA模塊進(jìn)行控制，包括：系統(tǒng)復(fù)位，軟件觸發(fā)，延時(shí)參數(shù)設(shè)置；另一方面是讀取FPGA模塊中的功率譜數(shù)據(jù)并進(jìn)行分析，最終得到目標(biāo)的運(yùn)動(dòng)參數(shù)。FPGA模塊主要完成數(shù)據(jù)的高速采集與實(shí)時(shí)數(shù)字信號(hào)處理。FPGA模塊內(nèi)部主要由地址譯碼模塊、AD轉(zhuǎn)換控制電路模塊、總線模塊、時(shí)鐘發(fā)生模塊、乒乓FIFO存儲(chǔ)模塊、FFT處理模塊、輸出FIFO存儲(chǔ)模塊，各模塊間及整個(gè)系統(tǒng)的時(shí)序控制用Verilog HDL語(yǔ)言來(lái)編寫。當(dāng)紅外發(fā)出觸發(fā)信號(hào)后，雷達(dá)接收機(jī)首先將接收到模擬信號(hào)發(fā)送給本發(fā)明系統(tǒng)，信號(hào)經(jīng)過(guò)濾波、放大后進(jìn)行AD轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)字信號(hào)輸入進(jìn)FPGA模塊。

為了提高系統(tǒng)的實(shí)時(shí)性，本實(shí)施例中ARM與FPGA的數(shù)據(jù)傳輸首選了無(wú)須CPU干預(yù)的直接內(nèi)存訪問(wèn)(DMA)方式。DMA是一種實(shí)現(xiàn)大批量數(shù)據(jù)高速傳遞的最有效方法。FPGA驅(qū)動(dòng)程序里實(shí)現(xiàn)DMA的工作包括申請(qǐng)DMA通道、分配緩沖區(qū)、配置DMA控制器的各寄存器和編寫中斷處理函數(shù)。上述基于外彈道毫米波測(cè)速雷達(dá)信號(hào)實(shí)時(shí)處理系統(tǒng)采用Altera公司EP3C25F256I7FPGA、AD公司AD8131和AD9220、東芯公司SEP3203F50構(gòu)成FPGA+高速ADC+嵌入式ARM的硬件架構(gòu)的高性能硬件電路板來(lái)實(shí)現(xiàn)。FPGA主要負(fù)責(zé)對(duì)高速數(shù)據(jù)的采集和FFT變換；ARM主要接收FPGA的數(shù)據(jù)，并進(jìn)行數(shù)據(jù)分析，推導(dǎo)速度，以及與顯示控制終端進(jìn)行通信。ARM與FPGA之間的數(shù)據(jù)傳輸通過(guò)總線方式進(jìn)行。

本系統(tǒng)FPGA中內(nèi)部功能模塊的架構(gòu)圖參見(jiàn)圖3，F(xiàn)PGA內(nèi)部主要由地址譯碼模塊、AD轉(zhuǎn)換控制電路模塊、總線模塊、時(shí)鐘發(fā)生模塊、乒乓FIFO存儲(chǔ)模塊、FFT處理模塊、輸出FIFO存儲(chǔ)模塊七個(gè)模塊組成，各模塊間及整個(gè)系統(tǒng)的時(shí)序控制用Verilog HDL語(yǔ)言來(lái)編寫。結(jié)合圖4，具體工作過(guò)程如下：

①在系統(tǒng)開(kāi)始工作之前，先設(shè)定系統(tǒng)的工作參數(shù)。即在ARM端輸入FPGA工作所需要的延時(shí)參數(shù)，并復(fù)位整個(gè)系統(tǒng)。

②系統(tǒng)準(zhǔn)備就緒，并在外部火焰觸發(fā)后延時(shí)一段時(shí)間再啟動(dòng)工作。

③雷達(dá)接收機(jī)將接收到模擬信號(hào)發(fā)送給本系統(tǒng)，信號(hào)經(jīng)過(guò)濾波、放大后進(jìn)行AD轉(zhuǎn)換。

④對(duì)采樣后的數(shù)據(jù)進(jìn)行擴(kuò)展并存儲(chǔ)，存滿1024點(diǎn)后開(kāi)始做FFT變換，處理后將結(jié)果緩存到輸出FIFO中，數(shù)據(jù)從FPGA傳輸?shù)紸RM主存。此時(shí)主存里需要開(kāi)辟一個(gè)DMA緩存區(qū)。

⑤當(dāng)數(shù)據(jù)傳輸完成后會(huì)觸發(fā)DMA中斷，并設(shè)置DMA完成標(biāo)志信號(hào)，以表示此時(shí)緩沖區(qū)數(shù)據(jù)可以做功率譜分析了。

⑥求出當(dāng)前時(shí)間點(diǎn)信號(hào)的最大功率譜，然后計(jì)算出頻率f_d(t)以及對(duì)應(yīng)的速度值，再根據(jù)多普勒原理得出當(dāng)前時(shí)間點(diǎn)對(duì)應(yīng)的速度V(t)。

⑦考慮到算法的復(fù)雜度和外推測(cè)量精度要求，本設(shè)計(jì)在彈道上采集了64個(gè)時(shí)間點(diǎn)的數(shù)據(jù)，并得到對(duì)應(yīng)的速度V(t)。

⑧處理64個(gè)時(shí)間點(diǎn)所對(duì)應(yīng)的V-T關(guān)系，顯示V-T曲線，優(yōu)化剔除野點(diǎn)。

⑨用線性擬合的方法求得初速V，并顯示V-T曲線，保存數(shù)據(jù)。

本發(fā)明基于ARM嵌入式技術(shù)+FPGA器件相結(jié)合的測(cè)速系統(tǒng)通用性能好、功能可擴(kuò)展性強(qiáng)、測(cè)試精度和測(cè)試效率高；在外彈道速度和時(shí)間關(guān)系的測(cè)試中，采用先進(jìn)可靠的頻譜分析法，從而有效地在各種復(fù)雜的背景干擾和噪聲中提取有用的信號(hào)，并提高了雷達(dá)測(cè)試的作用距離、測(cè)試精度和可信度，以及整機(jī)的抗干擾能力；具有集成度高、功耗低、成本低的優(yōu)點(diǎn)，可應(yīng)用于火炮、靶場(chǎng)等領(lǐng)域，還可以進(jìn)一步推廣到其他各種武器測(cè)速范圍的應(yīng)用。