本發(fā)明涉及半導體制造領域，尤其涉及一種防止芯片熔絲誤熔斷的方法。

背景技術：

在芯片測試中，修整(Trimming)測試是非常重要的測試部分，其可以提高某些參數(shù)的精度。

修整是指在芯片制造完成后，通過外部向芯片內部寫入數(shù)據(jù)，來調整芯片某些參數(shù)的技術。通常在芯片上設計了很多熔絲(e-fuse)，如果某根熔絲熔斷，即相當于為電路串聯(lián)或并聯(lián)了一個電阻，如果預先控制某根熔絲對應的電阻阻值大小，那么按照一定的熔斷組合，就可以比較精確的控制最終給電路附加的電阻大小，以滿足某些參數(shù)需要高精度的需求。

修整測試過程：ATE(集成電路自動測試機臺)向芯片的各個管(pin)腳輸入相關的直流電平信號或是交流電平信號，讓電路進入相應的工作狀態(tài)，然后通過ATE去測量某個管腳上的電壓或是電流，得到需修調參數(shù)的初始電壓或是電流值，再通過相關的公式算法得到需要熔斷的熔絲組合，熔斷相對應的熔絲后，ATE再對該芯片的管腳進行測量，其修整后得到的電壓值或是電流值精度比較高，能滿足設計預想的需求，如果還是不能滿足精度需求，就判斷這顆芯片異常。

具體的，修整過程就是把修整墊(Trim Pad)之間的熔絲熔斷，通常的做法是依據(jù)初始值，通過公式算法，得到需要熔斷熔絲的組合，而后通過組合來在修整墊兩端施加電壓電平的方式來熔斷熔絲，以達到調整精度的需求。

但是在修整墊熔斷的過程中，會出現(xiàn)誤熔斷的現(xiàn)象，比如需熔斷第一修整墊和第二修整墊之間的熔絲，結果在熔斷第一修整墊和第二修整墊之間熔絲的同時還將第三修整墊和第四修整墊之間的熔絲也熔斷了，這樣就出現(xiàn)了誤熔斷的現(xiàn)象。

現(xiàn)有技術中，為了避免誤熔斷的產生，通常會采用以下兩種方法進行改進：一、升級硬件；不使用電壓電流修整的方式，而采用激光修整的方式，然而激光修整往往價格不菲，成本較高；二、通過限流限壓的方式修整，即通過不停的實驗得到比較有效的電壓值和比較有效電流值，設置電壓值和電流值來阻止誤熔斷的現(xiàn)象。但是此方案也有很大的弊端：1、需要通過不停的實驗，才能確認電壓值和電流值，這樣就會造成不必要的芯片損壞，從而降低良率；2、電壓值電流不容易確定，設置太大還是會出現(xiàn)誤熔斷現(xiàn)象，設置的太小，則有可能出現(xiàn)熔不斷現(xiàn)象；3、芯片本身的電氣特性和工藝，可能會產生不同芯片間有比較大的偏差。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種防止芯片熔絲誤熔斷的方法，能夠在不增加成本的基礎上，有效的防止誤熔斷現(xiàn)象。

為了實現(xiàn)上述目的，本發(fā)明提出了一種防止芯片熔絲誤熔斷的方法，包括步驟：

獲得待修整芯片的初始電壓或電流值；

依據(jù)所述初始電壓值推算出熔絲熔斷組合；

根據(jù)所述熔絲熔斷組合獲得依次需要熔斷的熔絲，將所述熔絲按照阻值大小排列；

按照熔絲阻值由小到大的順序依次熔斷所述熔絲；

測量待修整芯片的最終電壓值或電流值。

進一步的，在所述的防止芯片熔絲誤熔斷的方法中，所述熔絲連接在修整墊之間。

進一步的，在所述的防止芯片熔絲誤熔斷的方法中，未熔斷之前，所有的熔絲均連接在一起。

進一步的，在所述的防止芯片熔絲誤熔斷的方法中，未熔斷之前，所述修整墊之間的電阻小于等于5歐姆。

進一步的，在所述的防止芯片熔絲誤熔斷的方法中，所述修整墊包括6個，相鄰的每個修整墊之間連接的熔絲阻值不同。

進一步的，在所述的防止芯片熔絲誤熔斷的方法中，所述修整墊之間熔絲熔斷后的阻值分別為2K歐姆、4K歐姆、8K歐姆、16K歐姆及32K歐姆。

進一步的，在所述的防止芯片熔絲誤熔斷的方法中，熔斷熔絲的步驟包括：在待熔斷熔絲的兩端其中一個修整墊上施加高電平，另一修整墊上施加低電平。

與現(xiàn)有技術相比，本發(fā)明的有益效果主要體現(xiàn)在：按照熔絲阻值由小到大的順序依次熔斷熔絲，能夠避免先熔斷大阻值熔絲時造成小阻值熔絲同時被誤熔斷，先進行小阻值熔絲的熔斷，再進行大阻值熔絲熔斷時，已熔斷的小阻值熔絲能夠提高阻值避免漏電流造成誤熔斷。

附圖說明

圖1為本發(fā)明一實施例中防止芯片熔絲誤熔斷的方法的流程圖。

具體實施方式

下面將結合示意圖對本發(fā)明的防止芯片熔絲誤熔斷的方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領域技術人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發(fā)明的限制。

為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關系統(tǒng)或有關商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

請參考圖1，在本實施例中，提出了一種防止芯片熔絲誤熔斷的方法，包括步驟：

S100：獲得待修整芯片的初始電壓或電流值；

S200：依據(jù)所述初始電壓值推算出熔絲熔斷組合；

S300：根據(jù)所述熔絲熔斷組合獲得依次需要熔斷的熔絲，將所述熔絲按照阻值大小排列；

S400：按照熔絲阻值由小到大的順序依次熔斷所述熔絲；

S500：測量待修整芯片的最終電壓值或電流值。

其中，芯片修整測試通常采用在修整墊兩端施加電壓的方式來熔斷對應的熔絲。在本實施例中，所述修整墊包括6個，分別為TB、GND、TA1、TA2、TA3和TA4，相鄰的修整墊之間連接的熔絲阻值不同，例如TB和GND之間連接的熔絲熔斷后的阻值為2K歐姆，GND和TA1之間連接的熔絲熔斷后的阻值為4K歐姆，TA1和TA2之間連接的熔絲熔斷后的阻值為8K歐姆，TA2和TA3之間連接的熔絲熔斷后的阻值為16K歐姆，TA3和TA4之間連接的熔絲熔斷后的阻值為32K歐姆。

例如在TB修整墊上施加高電平5V，在GND修整墊上施加低電平0V，這兩個修整墊之間就會產生回路，有大電流流過，從而熔斷這兩者之間的熔絲。未熔斷前所有熔絲都均連在一起，其修整墊之間的阻抗非常小，通常小于等于5歐姆。

如背景技術所提及，修整過程的普遍方法包括步驟：1、確定芯片的初始電壓值；2、依據(jù)初始電壓值，通過公式算法，得到熔絲熔斷組合；3、通過熔絲熔斷組合，依次得到需要熔斷的熔絲，熔絲按阻值大小排列；4、依次熔斷熔絲，修改芯片的整體阻值；5、測量芯片的最終電壓值。

具體的，假如熔絲熔斷組合為修整墊TA4-TA3、TA3-TA2、TA1-GND之間的熔絲；通常的修整方法是先大后小，先熔斷TA4-TA3、TA3-TA2、TA1-GND，如果沒有出現(xiàn)誤熔斷的現(xiàn)象的話，那就應該只有這3根熔絲熔斷，但是如果出現(xiàn)誤熔斷現(xiàn)象，則有可能出現(xiàn)TA2-TA1或是GND-TB也會熔斷，導致芯片的損壞，出現(xiàn)這種情況可能性主要是由于在熔斷的過程中，出現(xiàn)了漏電現(xiàn)象，導致其它熔絲也被誤熔斷。

若是采用本技術方案，先小后大的熔斷方式就能避免上述情況發(fā)生，熔斷次序為，修整墊TA1-GND、TA3-TA2、TA4-TA3，這樣在修整墊TA1-GND熔斷之后其會產生大約2K歐姆的阻抗，這樣即使熔斷大熔絲時，其漏電也不會通過修整墊TA1-GND之間的阻抗，從而能夠有效的避免GND-TB的誤熔斷，依次類推TA3-TA2熔斷后，可以有效避免TA2-TA1之間的誤熔斷現(xiàn)象。

綜上，在本發(fā)明實施例提供的防止芯片熔絲誤熔斷的方法中，按照熔絲阻值由小到大的順序依次熔斷熔絲，能夠避免先熔斷大阻值熔絲時造成小阻值熔絲同時被誤熔斷，先進行小阻值熔絲的熔斷，再進行大阻值熔絲熔斷時，已熔斷的小阻值熔絲能夠提高阻值避免漏電流造成誤熔斷。

上述僅為本發(fā)明的優(yōu)選實施例而已，并不對本發(fā)明起到任何限制作用。任何所屬技術領域的技術人員，在不脫離本發(fā)明的技術方案的范圍內，對本發(fā)明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發(fā)明的技術方案的內容，仍屬于本發(fā)明的保護范圍之內。