本發(fā)明涉及一種捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)測(cè)試系統(tǒng)及實(shí)現(xiàn)方法，屬于導(dǎo)航設(shè)備測(cè)試領(lǐng)域。

背景技術(shù)：

慣性導(dǎo)航系統(tǒng)可以連續(xù)地提供姿態(tài)、速度和位置等導(dǎo)航參數(shù)，具有較高的短期精度和良好的穩(wěn)定性，應(yīng)用領(lǐng)域廣泛。慣性導(dǎo)航系統(tǒng)的主要缺點(diǎn)是導(dǎo)航定位誤差隨時(shí)間累積，導(dǎo)航誤差主要由慣性傳感器的精度、導(dǎo)航算法的精度以及運(yùn)載體的運(yùn)動(dòng)動(dòng)態(tài)特性決定。隨著科技的進(jìn)步，慣性導(dǎo)航與制導(dǎo)技術(shù)已成為航空、航天和航海領(lǐng)域中的核心技術(shù)，其發(fā)展水平也己經(jīng)成為衡量一個(gè)國家國防科技實(shí)力的重要標(biāo)尺。

捷聯(lián)慣性導(dǎo)航系統(tǒng)由載體上固聯(lián)的慣性傳感器、導(dǎo)航計(jì)算機(jī)和顯控設(shè)備等組成。導(dǎo)航計(jì)算機(jī)是捷聯(lián)慣導(dǎo)系統(tǒng)的核心部分，負(fù)責(zé)數(shù)據(jù)接收、處理、解算、輸出等工作。為了能更加精確地測(cè)試導(dǎo)航計(jì)算機(jī)的初始對(duì)準(zhǔn)、航姿解算、故障檢測(cè)等導(dǎo)航算法的精度以及可靠性，需要對(duì)導(dǎo)航計(jì)算機(jī)的性能進(jìn)行大量的靜態(tài)和動(dòng)態(tài)測(cè)試試驗(yàn)。

傳統(tǒng)的導(dǎo)航計(jì)算機(jī)性能測(cè)試試驗(yàn)需要運(yùn)動(dòng)載體上各種真實(shí)傳感器的實(shí)時(shí)、同步數(shù)據(jù)，測(cè)試成本高，通用性低，同時(shí)由于環(huán)境和人為因素會(huì)導(dǎo)致試驗(yàn)結(jié)果無法復(fù)現(xiàn)。因此，有很多研究人員采用軟件仿真形式驗(yàn)證導(dǎo)航計(jì)算機(jī)性能，節(jié)約了測(cè)試成本，提高了測(cè)試效率，但是沒有考慮到硬件接口的傳輸與導(dǎo)航計(jì)算機(jī)硬件的可靠性問題。同時(shí)，有一些研究人員在實(shí)驗(yàn)室采用將慣性傳感器放置于三軸轉(zhuǎn)臺(tái)上模擬載體運(yùn)動(dòng)，并利用此慣性傳感器信號(hào)測(cè)試導(dǎo)航計(jì)算機(jī)性能，實(shí)現(xiàn)了對(duì)于導(dǎo)航計(jì)算機(jī)硬件的測(cè)試，但無法驗(yàn)證導(dǎo)航計(jì)算機(jī)的動(dòng)態(tài)性能。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對(duì)傳統(tǒng)的導(dǎo)航計(jì)算機(jī)測(cè)試通用性和靈活性不高，測(cè)試結(jié)果不可復(fù)現(xiàn)的問題，動(dòng)態(tài)測(cè)試耗費(fèi)資源、成本高的問題，提出了一種捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)測(cè)試系統(tǒng)及實(shí)現(xiàn)方法，通過航跡仿真反推慣性傳感器理論輸出，理論輸出加入誤差后作為模擬接口的數(shù)據(jù)源。本發(fā)明可設(shè)置不同動(dòng)態(tài)下的慣性傳感器輸出，解決了純數(shù)字仿真方法無法驗(yàn)證系統(tǒng)可靠性的問題。

本發(fā)明為解決其技術(shù)問題采用如下技術(shù)方案：

一種捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)測(cè)試系統(tǒng)，包括運(yùn)動(dòng)軌跡仿真模塊、慣性器件參數(shù)設(shè)定模塊、慣性器件數(shù)據(jù)仿真模塊、數(shù)據(jù)格式轉(zhuǎn)換與存儲(chǔ)模塊、測(cè)試系統(tǒng)控制模塊、誤差分析模塊、數(shù)據(jù)緩沖模塊、慣性數(shù)據(jù)封裝模塊，數(shù)據(jù)同步觸發(fā)模塊和數(shù)據(jù)發(fā)送模塊；其中，慣性器件參數(shù)設(shè)定模塊和運(yùn)動(dòng)軌跡仿真模塊分別與慣性器件數(shù)據(jù)仿真模塊連接，慣性器件數(shù)據(jù)仿真模塊分別與誤差分析模塊、數(shù)據(jù)格式轉(zhuǎn)換與存儲(chǔ)模塊連接，數(shù)據(jù)格式轉(zhuǎn)換與存儲(chǔ)模塊和測(cè)試系統(tǒng)控制模塊分別通過PCI總線與數(shù)據(jù)緩沖模塊連接，數(shù)據(jù)緩沖模塊通過PCI總線與誤差分析模塊連接，數(shù)據(jù)緩沖模塊分別與數(shù)據(jù)同步觸發(fā)模塊和慣性數(shù)據(jù)封裝模塊連接，數(shù)據(jù)同步觸發(fā)模塊和慣性數(shù)據(jù)封裝模塊分別與數(shù)據(jù)發(fā)送模塊連接。

一種捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)測(cè)試系統(tǒng)的實(shí)現(xiàn)方法，包含以下步驟：

步驟1、在計(jì)算機(jī)上選擇Microsoft Visual C++開發(fā)平臺(tái)設(shè)計(jì)上位機(jī)軟件，通過該軟件設(shè)定運(yùn)動(dòng)軌跡參數(shù)和慣性傳感器及其接口參數(shù)，包括：

(1)設(shè)置載體運(yùn)動(dòng)時(shí)長(zhǎng)，即航跡仿真時(shí)間；

(2)設(shè)置載體運(yùn)動(dòng)的軌跡參數(shù)；

(3)設(shè)置慣性傳感器種類、誤差、輸出更新率參數(shù)；

(4)設(shè)置模擬的慣性傳感器接口的通信格式。

步驟2、根據(jù)運(yùn)動(dòng)軌跡反推慣性傳感器理論輸出，加入慣性傳感器誤差后生成最終實(shí)際輸出數(shù)據(jù)并存儲(chǔ)，包括：

(1)讀取步驟1中通過上位機(jī)設(shè)定的運(yùn)動(dòng)軌跡參數(shù)，反推出加速度計(jì)和陀螺儀理論輸出；

(2)根據(jù)用戶設(shè)置的慣性傳感器參數(shù)推導(dǎo)出陀螺儀和加速度計(jì)誤差；

(3)將陀螺儀和加速度計(jì)的理論輸出與誤差進(jìn)行合成，得到帶有誤差的加速度計(jì)和陀螺儀輸出，即模擬的慣性傳感器的實(shí)際輸出；

(4)按照用戶設(shè)置的器件輸出更新周期將模擬的慣性傳感器的實(shí)際輸出結(jié)果保存文件；

步驟3、基于FPGA設(shè)計(jì)開發(fā)測(cè)試系統(tǒng)的硬件平臺(tái)，F(xiàn)PGA硬件平臺(tái)根據(jù)步驟1中對(duì)于慣性傳感器接口的設(shè)置，完成對(duì)模擬接口的輸出格式與通信協(xié)議的配置，完成硬件初始化，進(jìn)入待命狀態(tài)，隨時(shí)可以啟動(dòng)測(cè)試。包括：

(1)設(shè)置模擬的接口有效電平；

(2)設(shè)置模擬的通訊接口傳輸協(xié)議；

(3)設(shè)置慣性傳感器輸出數(shù)據(jù)包的長(zhǎng)度、更新周期、幀頭、幀尾和校驗(yàn)方式信息；

(4)上位機(jī)通過PCI總線與FPGA進(jìn)行通信，以FPGA擴(kuò)展存儲(chǔ)器作為硬件端數(shù)據(jù)緩沖區(qū)，按照器件類型劃分區(qū)域，分別存儲(chǔ)加速度計(jì)、陀螺儀和溫度數(shù)據(jù)；在初始化階段，上位機(jī)首先向緩沖區(qū)各區(qū)域填滿數(shù)據(jù)，為測(cè)試做好準(zhǔn)備；

步驟4、FPGA通過模擬的接口，按照設(shè)定的參數(shù)實(shí)時(shí)、同步的向被測(cè)導(dǎo)航計(jì)算機(jī)發(fā)送數(shù)據(jù)，包括：

(1)首先判斷緩沖區(qū)中的數(shù)據(jù)量是否符合大于等于一半的緩沖空間容量；當(dāng)緩沖區(qū)數(shù)據(jù)量不滿一半容量時(shí)，通過中斷觸發(fā)上位機(jī)填寫半個(gè)緩沖空間容量的數(shù)據(jù)；當(dāng)緩沖區(qū)數(shù)量大于等于一半容量時(shí)，繼續(xù)進(jìn)行下面步驟；

(2)測(cè)試系統(tǒng)根據(jù)初始化階段設(shè)置的數(shù)據(jù)更新周期，生成用于控制數(shù)據(jù)發(fā)送周期的trig信號(hào)，trig信號(hào)為占空比1:9，頻率等于數(shù)據(jù)更新周期的方波；

(3)數(shù)據(jù)處理模塊根據(jù)初始化時(shí)設(shè)置的數(shù)據(jù)長(zhǎng)度、幀頭、幀尾和校驗(yàn)方式完成數(shù)據(jù)的自動(dòng)硬件封裝，生成符合導(dǎo)航計(jì)算機(jī)通訊協(xié)議的數(shù)據(jù)包；

(4)數(shù)據(jù)發(fā)送模塊按照trig信號(hào)的周期將封裝完成的數(shù)據(jù)包通過相應(yīng)的模擬接口發(fā)送給被測(cè)導(dǎo)航計(jì)算機(jī)；

步驟5、導(dǎo)航計(jì)算機(jī)性能評(píng)估，包括：

(1)采集導(dǎo)航計(jì)算機(jī)輸出的速度、位置和姿態(tài)信息，并將這些數(shù)據(jù)與步驟1中設(shè)定的運(yùn)動(dòng)軌跡參數(shù)對(duì)比；

(2)通過數(shù)理統(tǒng)計(jì)方法得到其差異的大小及變化趨勢(shì)，并生成對(duì)比圖和數(shù)據(jù)對(duì)比文件，對(duì)導(dǎo)航計(jì)算機(jī)性能進(jìn)行評(píng)估。

本發(fā)明的有益效果如下：

(1)本發(fā)明提出導(dǎo)航計(jì)算機(jī)半實(shí)物測(cè)試平臺(tái)可以自主設(shè)定航跡，不用運(yùn)動(dòng)載體搭載整套慣導(dǎo)系統(tǒng)，使對(duì)于導(dǎo)航計(jì)算機(jī)的測(cè)試更加靈活，節(jié)約測(cè)試成本。

(2)通過半實(shí)物仿真慣性傳感器并行接口，可以實(shí)時(shí)、同步的輸出慣性傳感器信息，從提高測(cè)試的可信度和可復(fù)現(xiàn)性。

(3)通過自主設(shè)定慣性傳感器種類、參數(shù)和通信格式，適應(yīng)多種型號(hào)、不同性能參數(shù)的慣性傳感器模擬，可以提高測(cè)試的通用性。

(4)通過對(duì)比被測(cè)導(dǎo)航計(jì)算機(jī)解算的位置、速度、姿態(tài)信息和設(shè)定的航跡信息，可以定量的分析被測(cè)導(dǎo)航計(jì)算機(jī)的初始對(duì)準(zhǔn)、姿態(tài)解算、故障檢測(cè)等算法的精度和可靠性。

附圖說明

圖1表示捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)測(cè)試系統(tǒng)的結(jié)構(gòu)示意圖。

圖2表示基于PCI總線的慣性傳感器接口模擬板卡示意圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明創(chuàng)造做進(jìn)一步詳細(xì)說明。

本發(fā)明一種捷聯(lián)慣性導(dǎo)航計(jì)算機(jī)性能測(cè)試的系統(tǒng)結(jié)構(gòu)示意圖如圖1所示，其具體實(shí)施步驟如下：

步驟1、在計(jì)算機(jī)上選擇Microsoft Visual C++開發(fā)平臺(tái)設(shè)計(jì)上位機(jī)軟件。通過該軟件設(shè)定運(yùn)動(dòng)軌跡參數(shù)和慣性傳感器及其接口參數(shù)，其方法如下：

(1)設(shè)置載體運(yùn)動(dòng)時(shí)長(zhǎng)，即航跡仿真時(shí)間。航跡仿真時(shí)間中包含了對(duì)準(zhǔn)時(shí)間，用于后期與導(dǎo)航計(jì)算機(jī)回傳數(shù)據(jù)對(duì)齊；

(2)設(shè)置載體運(yùn)動(dòng)的軌跡參數(shù)。運(yùn)動(dòng)軌跡參數(shù)包括載體的位置、速度、姿態(tài)、線加速度、角速度信息；

(3)設(shè)置慣性傳感器種類、誤差、輸出更新率等參數(shù)。慣性傳感器參數(shù)包括陀螺種類，陀螺和加速度計(jì)的零偏、隨機(jī)誤差、刻度系數(shù)誤差、安裝誤差漂移溫度相關(guān)系數(shù)等。慣性傳感器輸出數(shù)據(jù)的更新率為1Hz-10KHz可調(diào)；

(4)設(shè)置慣性傳感器接口通信格式，包括脈沖輸出，RS422輸出以及RS232輸出等格式。

步驟2、運(yùn)動(dòng)軌跡與慣性數(shù)據(jù)生成與存儲(chǔ)，其方法如下：

(1)讀取步驟1中設(shè)定的運(yùn)動(dòng)軌跡參數(shù)，生成理想加速度計(jì)和陀螺輸出。

a)陀螺的理想輸出模型為：

其中，角標(biāo)n，b，i，e分別代表到導(dǎo)航坐標(biāo)系、載體坐標(biāo)系、慣性坐標(biāo)系、地球坐標(biāo)系。

分別為導(dǎo)航系內(nèi)地球角速率、速度引起的繞地球的轉(zhuǎn)動(dòng)角速率，是機(jī)體系相對(duì)于導(dǎo)航系的轉(zhuǎn)動(dòng)角速度在機(jī)體系上的投影，為導(dǎo)航系到機(jī)體系變換矩陣，是機(jī)體系相對(duì)于慣性系的轉(zhuǎn)動(dòng)角速度在機(jī)體系上的投影，即陀螺的輸出。

根據(jù)上一時(shí)刻計(jì)算的地理速度和緯度可得：

其中：V_N為北向速度；R_M為地球半徑；V_E為東向速度；L為緯度；h為高度；為地理坐標(biāo)系的絕對(duì)角速度；

由姿態(tài)角確定轉(zhuǎn)換矩陣

其中：θ為俯仰角；ψ為航向角；γ為橫滾角；

由歐拉方程得到載體坐標(biāo)系相對(duì)于地理坐標(biāo)系的角速率

其中：為俯仰角速率；為橫滾角速率；為航向角速率；

在與均已知后，即可求得陀螺的理想輸出

(b)加速度計(jì)的理想輸出模型為：

其中，fⁿ為導(dǎo)航系下的比力；f^b為機(jī)體系下的比力。

和為導(dǎo)航坐標(biāo)系內(nèi)載體對(duì)地速度和對(duì)地加速度，可以通過運(yùn)動(dòng)軌跡信息得到；為捷聯(lián)姿態(tài)矩陣的轉(zhuǎn)置矩陣，在求解陀螺輸出時(shí)已求得；分別為導(dǎo)航系內(nèi)地球角速率、速度引起的繞地球的轉(zhuǎn)動(dòng)角速率，在求解陀螺輸出時(shí)也已求得；g＝(0 0 g₀)為重力加速度的矢量形式，可根據(jù)當(dāng)?shù)鼐暥惹蟮谩?/p>

因此，在上述參數(shù)已知的情況下即可求得加速度計(jì)的理想輸出f^b。

(2)根據(jù)用戶設(shè)置的慣性傳感器參數(shù)生成加速度計(jì)和陀螺誤差。

a)陀螺的誤差包括零偏、隨機(jī)誤差、刻度系數(shù)誤差、安裝誤差、漂移溫度相關(guān)系數(shù)。

陀螺刻度系數(shù)誤差與安裝誤差的數(shù)學(xué)模型為：

其中ω_mn(n＝x、y、z)代表陀螺真實(shí)輸出值，ω_n(n＝x、y、z)代表陀螺的理想輸出值，θ_ωpq、θ_gpq(p＝x、y、z，q＝x、y、z,p≠q)代表陀螺的安裝誤差，K_ωm(m＝x、y、z)代表陀螺的刻度系數(shù)因數(shù)誤差。

陀螺的漂移溫度相關(guān)系數(shù)與陀螺所處的溫度環(huán)境有關(guān)，溫度值與系數(shù)之間的關(guān)系采用多項(xiàng)式的形式表示，多項(xiàng)式的階次與系數(shù)將根據(jù)需求進(jìn)行設(shè)置。

陀螺的隨機(jī)誤差模型為：

ε＝ε_b+ε_r+w_g (8)

其中ε_b為隨機(jī)常數(shù)；ε_r為一階馬爾可夫過程；w_g為白噪聲。

假定三個(gè)軸向的陀螺漂移誤差模型想同，均為

式中：為隨機(jī)常數(shù)變化率；為一階馬爾科夫過程變化率；T_g為相關(guān)時(shí)間，w_r為白噪聲。定義為陀螺隨機(jī)漂移方差，A_ε為陀螺隨機(jī)漂移方差；σ_ε為隨機(jī)因素誤差；η₁為強(qiáng)度為1的白噪聲，其協(xié)方差Cov[η₁(t),η₁(τ)]＝1。則有

b)加速度計(jì)的誤差包括零偏、隨機(jī)誤差、刻度系數(shù)誤差、安裝誤差以及零偏溫度相關(guān)系數(shù)。

加速度計(jì)刻度系數(shù)誤差與安裝誤差的數(shù)學(xué)模型為：

其中f_mn(n＝x、y、z)代表加速度計(jì)的真實(shí)輸出值，f_n(n＝x、y、z)代表加速度計(jì)的理想輸出值，θ_gpq(p＝x、y、z，q＝x、y、z,p≠q)代表加速度計(jì)的安裝誤差，K_gm(m＝x、y、z)代表加速度計(jì)的標(biāo)度因數(shù)誤差。

加速度計(jì)的零偏溫度相關(guān)系數(shù)與其所處的溫度環(huán)境有關(guān)，溫度值與零偏之間的關(guān)系采用多項(xiàng)式的形式表示，多項(xiàng)式的階次與系數(shù)將根據(jù)需求進(jìn)行設(shè)置。

加速度計(jì)的隨機(jī)誤差模型為：

▽＝▽_b+▽_r (11)

其中▽_b為隨機(jī)常數(shù)；▽_r為一階馬爾可夫過程。

假定三個(gè)軸向加速度計(jì)的誤差模型相同，均為

式中：為隨機(jī)常數(shù)變化率；為一階馬爾科夫過程變化率；T_a為相關(guān)時(shí)間，w_a為白噪聲。同理定義為加速度計(jì)隨機(jī)誤差方差，A_a為隨機(jī)誤差方差；σ_a為隨機(jī)因素誤差；η₂為強(qiáng)度為1的白噪聲，其協(xié)方差Cov[η₂(t),η₂(τ)]＝1。則有

(3)將理想的加速度計(jì)和陀螺輸出值加上相應(yīng)誤差得到模擬的加速度計(jì)和陀螺輸出，即模擬的慣性傳感器的實(shí)際輸出。

(4)按照用戶設(shè)置的器件輸出更新周期，將帶有誤差的加速度計(jì)和陀螺輸出結(jié)果增加時(shí)間標(biāo)準(zhǔn)后保存文件。

步驟3、選擇并行硬件平臺(tái)FPGA(現(xiàn)場(chǎng)可編程門陣列，F(xiàn)ield-Programmable Gate Array)設(shè)計(jì)測(cè)試系統(tǒng)的仿真接口，基于PCI(外部設(shè)備互連總線，Peripheral Component Interconnect)總線的慣性傳感器接口模擬板卡示意圖如圖2所示。FPGA硬件平臺(tái)根據(jù)步驟1中對(duì)于慣性傳感器接口的配置，分別設(shè)置接口參數(shù)，完成硬件初始化，其方法如下：

(1)設(shè)置模擬的接口為高電平有效或低電平有效。若設(shè)置為高電平有效，則無信號(hào)輸出時(shí)端口電平保持為低。高電平輸出為標(biāo)準(zhǔn)TTL電平，驅(qū)動(dòng)能力不小于15mA。

(2)設(shè)置模擬的RS422和RS232接口波特率、起始位、數(shù)據(jù)位、停止位、校驗(yàn)位、終止位等傳輸協(xié)議。通訊波特率滿足9.6kbps—614.4kbps系列，每個(gè)通訊接口波特率可單獨(dú)設(shè)置。起始位可設(shè)為1-2位，數(shù)據(jù)位可設(shè)為5-8位，停止位可設(shè)為1-2位，校驗(yàn)位可設(shè)為奇校驗(yàn)、偶校驗(yàn)和無校驗(yàn)。

(3)設(shè)置通過RS422和RS232發(fā)送的數(shù)據(jù)包長(zhǎng)度，更新周期，數(shù)據(jù)包幀頭、幀尾、校驗(yàn)方式等信息。數(shù)據(jù)包長(zhǎng)度取值范圍為1-200字節(jié)，更新周期1Hz-10KHz。FPGA根據(jù)數(shù)據(jù)包長(zhǎng)度，幀頭、幀尾以及校驗(yàn)設(shè)置實(shí)現(xiàn)自主硬件數(shù)據(jù)封裝與解碼。

(4)上位機(jī)通過PCI總線與FPGA進(jìn)行通信，為保障輸出信號(hào)的實(shí)時(shí)性，以FPGA擴(kuò)展隨機(jī)存儲(chǔ)器作為硬件端數(shù)據(jù)緩沖區(qū)，將Windows系統(tǒng)引入的延時(shí)控制在Windows到FPGA這一段。由于不同類型的慣性傳感器發(fā)送不同長(zhǎng)度和不同格式的數(shù)據(jù)，因此緩沖區(qū)按照不同的器件類型劃分區(qū)域大小，分別存儲(chǔ)加速度計(jì)、陀螺、溫度等數(shù)據(jù)。緩沖區(qū)采用半空中斷的方式填寫數(shù)據(jù)，填寫的數(shù)據(jù)量要保證可以發(fā)送到上位機(jī)下一次填寫數(shù)據(jù)。因此緩沖區(qū)容量的設(shè)計(jì)值理論值計(jì)算見式13，系統(tǒng)設(shè)計(jì)時(shí)，F(xiàn)IFO(先入先出隊(duì)列，F(xiàn)irst Input First Output)設(shè)計(jì)的實(shí)際值大于理論值，以避免由于不確定因素導(dǎo)致系統(tǒng)不正常工作。

式中，V_FIFO為隨機(jī)存儲(chǔ)器中為每個(gè)器件開辟緩沖的容量，t_Windows為Windows最慢響應(yīng)時(shí)間，f為慣性傳感器更新率，l為慣性傳感器數(shù)據(jù)長(zhǎng)度，n為需要設(shè)置的信號(hào)數(shù)量。

在初始化階段，上位機(jī)首先向緩沖區(qū)各區(qū)域填滿數(shù)據(jù)，為測(cè)試做好準(zhǔn)備。

以上四步操作可以配置好FPGA端接口輸出格式與通信協(xié)議并完成數(shù)據(jù)準(zhǔn)備工作，使測(cè)試系統(tǒng)完成初始化，進(jìn)入待命狀態(tài)，隨時(shí)可以啟動(dòng)測(cè)試。

步驟4、FPGA通過模擬的接口，按照設(shè)定實(shí)時(shí)、同步的向被測(cè)導(dǎo)航計(jì)算機(jī)發(fā)送數(shù)據(jù)，其方法如下：

(1)首先判斷緩沖區(qū)中的數(shù)據(jù)量是否符合大于等于一半的緩沖空間容量。當(dāng)緩沖區(qū)數(shù)據(jù)量不滿一半容量時(shí)，通過中斷觸發(fā)上位機(jī)填寫半個(gè)緩沖空間容量的數(shù)據(jù)，以保證測(cè)試過程中數(shù)據(jù)不會(huì)間斷；當(dāng)緩沖區(qū)數(shù)量大于等于一半容量時(shí)，繼續(xù)進(jìn)行下面步驟。

(2)測(cè)試系統(tǒng)根據(jù)初始化階段設(shè)置的數(shù)據(jù)更新周期，生成數(shù)據(jù)發(fā)送觸發(fā)脈沖trig(觸發(fā)脈沖)信號(hào)，觸發(fā)trig信號(hào)為占空比1:9的方波。

(3)數(shù)據(jù)處理模塊根據(jù)初始化時(shí)設(shè)置的數(shù)據(jù)長(zhǎng)度，幀頭、幀尾，校驗(yàn)方式，完成數(shù)據(jù)的自主硬件封裝，生成符合導(dǎo)航計(jì)算機(jī)協(xié)議的數(shù)據(jù)包。

(4)數(shù)據(jù)發(fā)送模塊以trig信號(hào)上升沿作為觸發(fā)，按照trig信號(hào)的周期將封裝完成的數(shù)據(jù)包通過相應(yīng)的接口發(fā)送給被測(cè)導(dǎo)航計(jì)算機(jī)。

通過以上的計(jì)算機(jī)與FPGA配合，實(shí)現(xiàn)FPGA模擬的慣性接口輸出的數(shù)據(jù)滿足實(shí)時(shí)性和同步性要求。同時(shí)通過導(dǎo)航計(jì)算機(jī)通信接口讀取導(dǎo)航計(jì)算機(jī)解算的位置、速度、姿態(tài)信息并回傳給上位機(jī)。

步驟5、導(dǎo)航計(jì)算機(jī)性能評(píng)估，其方法如下：

(1)采集導(dǎo)航計(jì)算機(jī)輸出的速度、位置、姿態(tài)信息，并將這些數(shù)據(jù)與步驟1中設(shè)定的運(yùn)動(dòng)軌跡參數(shù)對(duì)齊；

(2)通過數(shù)理統(tǒng)計(jì)方法得到其差異的大小及變化趨勢(shì)，并生成對(duì)比圖和數(shù)據(jù)對(duì)比文件。