本發(fā)明涉及一種測試標校設(shè)備標校源。

背景技術(shù)：

測試標校設(shè)備能夠模擬發(fā)射雷達和干擾信號等信號，進而對目標對象進行遠場整機標校，根據(jù)標校結(jié)果進行相應(yīng)處理，在通信領(lǐng)域有著良好的應(yīng)用前景，起到了越來越重要的作用；

目前對測試標校設(shè)備的研究和改良也在不斷進行中，如申請?zhí)枮椤?01210022968.5”的專利，其針對載相控陣雷達模擬器噪聲建模算法復(fù)雜，計算量大，噪聲寬帶窄，且非相參系統(tǒng)設(shè)計不能滿足現(xiàn)代全相控陣雷達校準要求，雷達陸上深層次性能測試受限的問題，提供了“一種艦載全相參相控陣雷達標校器”，不僅能夠模擬固定距離靜目標，還可以模擬運動目標；還可以逼真模擬目標與寬帶噪聲功率疊加合成的雷達回波信號，能夠檢驗艦載相控陣雷達噪聲干擾下目標檢測能力。

而測試標校設(shè)備標校源是整個測試標校設(shè)備的核心，其主要在上位機的控制下，實現(xiàn)中頻信號產(chǎn)生和射頻信號處理工作，作為測試標校的基礎(chǔ)，其穩(wěn)定性和準確性將直接影響整個測試標校設(shè)備的正常、準確工作；但目前測試設(shè)備標校源均需要依賴于外部的PC電腦或其它智能設(shè)備進行工作，無法獨立地進行標校源的時序、控制指令等控制，在某些情況下使用并不方便；并且現(xiàn)有的測試標校設(shè)備標校源也無法實現(xiàn)射頻信號處理過程的監(jiān)控。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種測試標校設(shè)備標校源，能夠獨立地進行標校源的控制，不依賴外部設(shè)備完成標校源的工作，且工作過程中能夠?qū)诵Ｔ吹纳漕l信號處理過程進行監(jiān)控。

本發(fā)明的目的是通過以下技術(shù)方案來實現(xiàn)的：一種測試標校設(shè)備標校源，包括CPU系統(tǒng)模塊、中頻模塊和射頻模塊，所述的CPU系統(tǒng)模塊與中頻模塊連接，中頻模塊與射頻模塊連接；

所述CPU系統(tǒng)模塊中運行有操作系統(tǒng)，具有上位機的控制功能，用于對整個標校源的工作進行上位控制；

所述的中頻模塊用于實現(xiàn)中頻信號的產(chǎn)生和調(diào)制，將得到的中頻信號輸出給射頻模塊；并轉(zhuǎn)發(fā)來自CPU系統(tǒng)模塊的控制指令給射頻模塊；

所述的射頻模塊，用于對接收到的中頻信號進行增益調(diào)節(jié)和變頻處理后進行發(fā)送，并監(jiān)控射頻模塊的工作狀態(tài)上傳給CPU系統(tǒng)模塊。

所述的CPU系統(tǒng)模塊通過千兆以太網(wǎng)或PCI/E總線與中頻模塊連接。

所述的一種測試標校設(shè)備標校源，還包括顯示系統(tǒng)模塊，所述的顯示系統(tǒng)模塊包括鍵盤和LCD液晶屏；所述鍵盤和LCD液晶屏分別與CPU系統(tǒng)模塊連接。

所述的一種測試標校設(shè)備標校源，還包括北斗定位模塊；所述的北斗定位模塊與中頻模塊連接。

所述的一種測試標校設(shè)備標校源，還包括用于為整個標校源供電的電源模塊。

所述的中頻模塊包括：信號處理單元和高速采樣單元；信號處理單元的輸出端與高速采樣單元連接；高速采樣單元的輸出端與射頻模塊連接；

所述的信號處理單元用于接收CPU系統(tǒng)模塊的控制指令并產(chǎn)生所需信號，同時將產(chǎn)生的信號傳輸給高速采樣單元；高速采樣單元用于將產(chǎn)生的所需信號進行采樣處理后得到中頻信號，并傳輸給射頻模塊。

所述的射頻模塊包括頻綜單元、上變頻單元、開關(guān)濾波單元、監(jiān)控通信單元；頻綜單元和高速采樣單元的輸出端均與上變頻單元連接，上變頻單元的輸出端與開關(guān)濾波單元連接；開關(guān)濾波單元輸出射頻信號；所述監(jiān)控通信單元分別與頻綜單元、上變頻單元和開關(guān)濾波單元連接，所述監(jiān)控通信單元還與CPU系統(tǒng)模塊通過CPI通信連接。

所述的頻綜單元包括OCXO時鐘、鎖相環(huán)電路、功分器、第一本振信號電路、第二本振信號電路和掃頻本振電路，OCXO時鐘的輸出端通過鎖相環(huán)電路與功分器連接，功分器的輸出端分別與第一本振信號電路、第二本振信號電路和掃頻本振電路連接；

所述第一本振信號電路包括第一壓控振蕩器、第一功放和第一濾波器；第一壓控振蕩器的輸入端與功分器連接，第一壓控振蕩器的輸出端通過第一功放與第一濾波器連接，由第一濾波器輸出第一本振信號；

所述第二本振信號電路包括第二壓控振蕩器、第二功放和第二濾波器；第二壓控振蕩器的輸入端與功分器連接，第二壓控振蕩器的輸出端通過第二功放與第二濾波器連接，由第二濾波器輸出第二本振信號；

所述的掃頻本振電路包括第三壓控振蕩器、第三功放和第三濾波器；第三壓控振蕩器的輸入端與功分器連接，第三壓控振蕩器的輸出端通過第三功放與第三濾波器連接，由第三濾波器輸出掃頻本振信號。

所述的上變頻單元包括三級混頻電路。

所述的監(jiān)控通信單元通過監(jiān)控接口與頻綜單元、上變頻單元和開關(guān)濾波單元連接，并通過中頻模塊與CPU系統(tǒng)模塊建立SPI通信；用于實現(xiàn)對整個射頻模塊的工作參數(shù)配置，以及對整個射頻模塊的工作狀態(tài)進行監(jiān)控和上傳。

本發(fā)明的有益效果是：能夠獨立地進行標校源的控制，不依賴外部設(shè)備完成標校源的工作，且工作過程中能夠?qū)诵Ｔ吹纳漕l信號處理過程進行監(jiān)控。

附圖說明

圖1為本發(fā)明的原理框圖；

圖2為高速采樣子單元一個實施例的示意圖；

圖3為射頻模塊的結(jié)構(gòu)示意圖；

圖4為射頻模塊的工作原理圖；

圖5為上變頻單元的頻率轉(zhuǎn)換關(guān)系示意圖。

具體實施方式

下面結(jié)合附圖進一步詳細描述本發(fā)明的技術(shù)方案，但本發(fā)明的保護范圍不局限于以下所述。

如圖1所示，一種測試標校設(shè)備標校源，包括CPU系統(tǒng)模塊、中頻模塊和射頻模塊，所述的CPU系統(tǒng)模塊與中頻模塊連接，中頻模塊與射頻模塊連接；

所述CPU系統(tǒng)模塊中運行有操作系統(tǒng)，具有上位機的控制功能，用于對整個標校源的工作進行上位控制；

所述的中頻模塊用于實現(xiàn)中頻信號的產(chǎn)生和調(diào)制，將得到的中頻信號輸出給射頻模塊；并轉(zhuǎn)發(fā)來自CPU系統(tǒng)模塊的控制指令給射頻模塊；

所述的射頻模塊，用于對接收到的中頻信號進行增益調(diào)節(jié)和變頻處理后進行發(fā)送，并監(jiān)控射頻模塊的工作狀態(tài)上傳給CPU系統(tǒng)模塊。

在本申請的一個實施例中，CPU系統(tǒng)模塊通過千兆以太網(wǎng)與中頻模塊連接，在本申請的另一個實施例中CPU系統(tǒng)模塊通過PCI/E總線與中頻模塊連接。

CPU系統(tǒng)模塊采用CPCI-601，CPCI-601能夠?qū)崿F(xiàn)計算機通用功能，具備上位控制能力，上位控制軟件直接在該模塊上運行，無需在附帶電腦操作。

所述的一種測試標校設(shè)備標校源，還包括顯示系統(tǒng)模塊，所述的顯示系統(tǒng)模塊包括鍵盤和LCD液晶屏；所述鍵盤和LCD液晶屏分別與CPU系統(tǒng)模塊連接。

所述的一種測試標校設(shè)備標校源，還包括北斗定位模塊；所述的北斗定位模塊與中頻模塊連接。

所述的一種測試標校設(shè)備標校源，還包括用于為整個標校源供電的電源模塊。

在本申請一個實施例中，所述的電源模塊包括電源轉(zhuǎn)換子模塊和電池子模塊；

電源轉(zhuǎn)換子模塊中包括DC/DC單元、LDO單元、EMI濾波單元和過流過壓保護電路；首先由電源適配器將從燃油發(fā)電機或市電獲得的電壓進行處理后得到24V的DC電壓；電源適配器的輸出的電壓通過DC/DC單元進行降壓轉(zhuǎn)換，其中DC/DC模塊包括兩個DC/DC降壓轉(zhuǎn)換模塊，一個將24V的DC電壓轉(zhuǎn)換為12V，另一個將24V的DC電壓轉(zhuǎn)換為5V；轉(zhuǎn)換后的電壓依次通過LDO單元、EMI濾波單元與過流過壓保護電路連接；由過流過壓保護電路輸出轉(zhuǎn)換的電壓，供不同的模塊工作。

電池子模塊用于提供設(shè)備異常斷電的續(xù)航支持。

所述的中頻模塊包括信號處理單元和高速采樣單元；信號處理單元的輸出端與高速采樣單元連接；高速采樣單元的輸出端與射頻模塊連接；

所述的信號處理單元用于接收CPU系統(tǒng)模塊的控制指令并產(chǎn)生所需信號，同時將產(chǎn)生的信號傳輸給高速采樣單元；高速采樣單元用于將產(chǎn)生的所需信號進行采樣處理后得到中頻信號，并傳輸給射頻模塊。

在本申請的一個實施例中，信號處理單元采用6U VPX信號處理母板完成，包括FPGA芯片和各種擴展接口（IPMB、SRIO、PCIe、TP、UTP和LVDS等），還設(shè)置有兩個FMC_HPC接口；所述FPGA芯片接收CPU系統(tǒng)模塊的控制指令，并產(chǎn)生所需信號，產(chǎn)生的信號通過FMC_HPC傳輸給高速采樣單元。

高速采樣單元包括DA采樣電路和時鐘電路，DA采樣電路用于根據(jù)時鐘電路產(chǎn)生的時鐘信號，將FPGA芯片產(chǎn)生的所需信號進行DA轉(zhuǎn)換，得到中頻信號，并將中頻信號傳輸給射頻模塊；

如圖2所示，高速采樣單元采用FMC_DAC子板，通過FMC_HPC接口接收來自6U VPX信號處理母板上的信號；FMC_DAC子板包含2個2.5GHz采樣的DA，用于輸出300MHz IF模擬信號給射頻模塊，板載DPLL為AD/DA提供采樣時鐘；具體地2通道DAC模塊采用AD9739進行實現(xiàn)，ADF4350用于產(chǎn)生2.4GHz的時鐘，作為DACCLK提供給兩路AD9739。AD9739內(nèi)部的時鐘模塊將DACCLK+/-的時鐘進行2分頻，通過DATACLK_OUT+/-輸出，該時鐘輸入到FPGA芯片內(nèi)部通過DCM分頻作為波形邏輯的時鐘。FMC_HPC接口為插接口，F(xiàn)MC_DAC子板通過FMC_HPC接口插接于6U VPX信號處理母板上；FMC_DAC子板和6U VPX信號處理母板的通信方式為LVDS通信。

如圖3所示，所述的射頻模塊包括頻綜單元、上變頻單元、開關(guān)濾波單元、監(jiān)控通信單元；頻綜單元和高速采樣單元的輸出端均與上變頻單元連接，上變頻單元的輸出端與開關(guān)濾波單元連接；開關(guān)濾波單元輸出射頻信號；所述監(jiān)控通信單元分別與頻綜單元、上變頻單元和開關(guān)濾波單元連接，所述監(jiān)控通信單元還與CPU系統(tǒng)模塊通過CPI通信連接。

所述的頻綜單元包括OCXO時鐘、鎖相環(huán)電路、功分器、第一本振信號電路、第二本振信號電路和掃頻本振電路，OCXO時鐘的輸出端通過鎖相環(huán)電路與功分器連接，功分器的輸出端分別與第一本振信號電路、第二本振信號電路和掃頻本振電路連接；

所述第一本振信號電路包括第一壓控振蕩器、第一功放和第一濾波器；第一壓控振蕩器的輸入端與功分器連接，第一壓控振蕩器的輸出端通過第一功放與第一濾波器連接，由第一濾波器輸出第一本振信號；

所述第二本振信號電路包括第二壓控振蕩器、第二功放和第二濾波器；第二壓控振蕩器的輸入端與功分器連接，第二壓控振蕩器的輸出端通過第二功放與第二濾波器連接，由第二濾波器輸出第二本振信號；

所述的掃頻本振電路包括第三壓控振蕩器、第三功放和第三濾波器；第三壓控振蕩器的輸入端與功分器連接，第三壓控振蕩器的輸出端通過第三功放與第三濾波器連接，由第三濾波器輸出掃頻本振信號。

所述的上變頻單元包括三級混頻電路。

所述的監(jiān)控通信單元通過監(jiān)控接口與頻綜單元、上變頻單元和開關(guān)濾波單元連接，并通過中頻模塊與CPU系統(tǒng)模塊建立SPI通信；用于實現(xiàn)對整個射頻模塊的工作參數(shù)配置，以及對整個射頻模塊的工作狀態(tài)進行監(jiān)控和上傳，射頻模塊的板卡和中頻模塊同時插接于用于模塊間通信的背板上，實現(xiàn)信號和SPI命令的傳輸。

CPU系統(tǒng)模塊通過以太網(wǎng)、中頻模塊、背板與射頻模塊建立SPI通信，向射頻模塊的監(jiān)控通信單元下達工作指令，監(jiān)控通信單元自動解析工作指令，完成工作參數(shù)計算，并實時控制頻綜、上變頻、開關(guān)濾波等單元各部分電路的工作參數(shù)，達到各功能電路協(xié)同工作的狀態(tài)，監(jiān)測模塊工作狀態(tài)和參數(shù)，通過SPI接口上傳到CPU系統(tǒng)模塊。

在所述的射頻模塊中，還包括電源單元，用于將來自電源模塊的電壓經(jīng)過變換處理（DC/DC變換處理和LDO變換處理）后為射頻模塊供電。

如圖4所示，在一個實施例中，頻綜單元采用高穩(wěn)的10MHz OCXO時鐘（頻率溫度穩(wěn)定性達到1×10-10），該時鐘信號通過鎖相技術(shù)實現(xiàn)對100MHz OCXO時鐘信號的相參和跟蹤鎖定，100MHz參考時鐘經(jīng)功分、放大、濾波等處理后輸出，用于調(diào)諧鑒相產(chǎn)生各路本振信號，同時輸出到模塊面板作為內(nèi)部參考時鐘。各本振電路經(jīng)數(shù)字鎖相技術(shù)實現(xiàn)2.1GHz或2.7GHz、4.2GHz或5.4GHz和8.005GHz～18.925GHz（1MHz調(diào)諧步進）本振信號輸出，提供各級變頻本振驅(qū)動；具體地，頻綜單元通過第一本振信號電路產(chǎn)生2.1GHz或2.7GHz第一本振信號，頻綜單元通過第二本振信號電路產(chǎn)生4.2GHz或5.4GHz的第二本振信號，頻綜單元通過掃頻本振電路生成8.005GHz～18.925GHz的掃頻本振信號。

來自中頻模塊的175MHz～425MHz基帶信號與來自于頻綜單元的2.1GHz或2.7GHz第一本振信號進行混頻產(chǎn)生2.4GHz±125MHz的第一中頻信號，該中頻信號經(jīng)濾波、放大后經(jīng)過SPDT分為兩路，其中一路與4.2GHz或5.4GHz的第二本振信號混頻產(chǎn)生6.6GHz±125MHz或7.75GHz±125MHz的第二和第三中頻信號，三路中頻信號經(jīng)SP3T開關(guān)后，再與8.005GHz～18.925GHz的掃頻本振進行混頻，產(chǎn)生380MHz～18GHz的射頻信號，經(jīng)開關(guān)濾波單元（濾除本振泄漏、諧波及雜波等干擾信號）后，再經(jīng)放大和程控衰減調(diào)節(jié)輸出功率后輸出。

在上變頻過程中，實現(xiàn)175MHz～425MHz信號到380MHz～18GHz信號頻率的變換（頻率步進1MHz）和-90dBm～5dBm輸出信號電平調(diào)節(jié)（最小調(diào)節(jié)步進設(shè)計值：±0.25dB），上變頻單元采用通用的三級變頻實現(xiàn)，頻率轉(zhuǎn)換關(guān)系如圖5所示；此外上變頻單元在電路組成上除包含三級混頻電路外還包含多級的濾波、放大和衰減電路，以實現(xiàn)對輸出信號純度和電平的有效控制。為確保輸出信號的線性指標，三級混頻信號電平都控制在-18dBm以下，三階互調(diào)產(chǎn)物小于-68dBc，理論值達到-74dBc。