本實(shí)用新型涉及一種交流配電列頭柜進(jìn)線、出線監(jiān)測(cè)裝置的改進(jìn)，屬于工業(yè)儀表技術(shù)領(lǐng)域，具體的說是一種交流配電列頭柜進(jìn)線和出線監(jiān)測(cè)模塊，是基于Cortex-M3內(nèi)核單片機(jī)的一款電參數(shù)監(jiān)測(cè)模塊，能夠同時(shí)測(cè)量主路進(jìn)線電參數(shù)信息及60個(gè)支路出線電參數(shù)信息，適用于電信、工廠、學(xué)校、醫(yī)院等配電柜、列頭柜監(jiān)測(cè)場(chǎng)所。

背景技術(shù)：

目前使用的大型交流配電柜、列頭柜一般具有一個(gè)三相主路進(jìn)線輸入、6—60個(gè)單相支路出線輸出，主路進(jìn)線一般從變壓器或電網(wǎng)干線接入，它的電流額定量程較大，一般為200—1000A，支路出線一般用于給不同的負(fù)載設(shè)備供電，如服務(wù)器矩陣、空調(diào)、風(fēng)機(jī)、電機(jī)等設(shè)備，它的電流額定量程較小，一般為30—100A。主路進(jìn)線一般具有主、備兩個(gè)輸入開關(guān)或熔斷器，每個(gè)單相支路出線有一個(gè)開關(guān)或熔斷器。由于用電場(chǎng)所要求較為嚴(yán)格，需要實(shí)時(shí)掌控所有的進(jìn)線和出線的用電參數(shù)信息，以進(jìn)行故障提前預(yù)防、故障及時(shí)發(fā)現(xiàn)、用電實(shí)時(shí)計(jì)量及峰值提前預(yù)知等。

傳統(tǒng)的主路進(jìn)線中：主路進(jìn)線電壓信號(hào)通過電壓取樣電路2進(jìn)行取樣，主路進(jìn)線電流信號(hào)通過進(jìn)線電流取樣電路5進(jìn)行取樣，取樣后的進(jìn)線電壓信號(hào)以及進(jìn)線電流信號(hào)進(jìn)入進(jìn)線測(cè)量電路3，之后與中央處理器通過總線進(jìn)行交互；進(jìn)線開關(guān)信號(hào)通過進(jìn)線開關(guān)檢測(cè)電路8進(jìn)入中央處理器，中央處理器會(huì)根據(jù)輸入的開關(guān)信號(hào)進(jìn)行的相應(yīng)的處理；當(dāng)電表需要進(jìn)行繼電器輸出時(shí)，繼電器輸出電路10根據(jù)中央處理器輸出的信號(hào)進(jìn)行相應(yīng)的進(jìn)線繼電器處理；中央處理器會(huì)將電表中需要進(jìn)行存儲(chǔ)的進(jìn)線數(shù)據(jù)通過儲(chǔ)存電路11進(jìn)行存儲(chǔ)，當(dāng)中央處理器斷電重新上電后,中央處理器會(huì)從進(jìn)線存儲(chǔ)電路11中讀取已存儲(chǔ)的數(shù)據(jù)，進(jìn)行正常的工作；當(dāng)外部需要從進(jìn)線電表中讀取數(shù)據(jù)或者向進(jìn)線電表中寫數(shù)據(jù)時(shí)，會(huì)通過外部通訊總線將命令發(fā)至想要交互的進(jìn)線電表中，到達(dá)進(jìn)線電表后的指令通過RS485通訊電路12進(jìn)入中央處理器，而中央處理器會(huì)根據(jù)指令的不同進(jìn)行不同的操作，同時(shí)中央處理器會(huì)通過RS485通訊電路12回復(fù)相應(yīng)的指令來告訴外部自己已成功接收到了這條命令，并進(jìn)行了相應(yīng)的操作。

在傳統(tǒng)的支路出線中：同樣的，支路出線電壓信號(hào)通過電壓取樣電路2進(jìn)行取樣，支路出線電流信號(hào)通過出線電流取樣電路6進(jìn)行取樣，取樣后的出線電壓信號(hào)以及出線電流信號(hào)進(jìn)入出線測(cè)量電路4，之后與中央處理器通過總線進(jìn)行交互；出線開關(guān)信號(hào)通過出線開關(guān)檢測(cè)電路9進(jìn)入中央處理器，中央處理器會(huì)根據(jù)輸入的出線開關(guān)信號(hào)進(jìn)行的相應(yīng)的處理；當(dāng)電表需要進(jìn)行出線繼電器輸出時(shí)，繼電器輸出電路10根據(jù)中央處理器輸出的信號(hào)進(jìn)行相應(yīng)的出線繼電器處理；中央處理器會(huì)將電表中需要進(jìn)行存儲(chǔ)的出線數(shù)據(jù)通過儲(chǔ)存電路11進(jìn)行存儲(chǔ)，當(dāng)中央處理器斷電重新上電后,中央處理器會(huì)從存儲(chǔ)電路11中讀取已存儲(chǔ)的出線數(shù)據(jù)，進(jìn)行正常的工作；當(dāng)外部需要從出線電表中讀取數(shù)據(jù)或者向出線電表中寫數(shù)據(jù)時(shí)，會(huì)通過外部通訊總線將命令發(fā)至想要交互的出線電表中，到達(dá)出線電表后的指令通過RS485通訊電路12進(jìn)入中央處理器，而中央處理器會(huì)根據(jù)指令的不同進(jìn)行不同的操作，同時(shí)中央處理器會(huì)通過RS485通訊電路12回復(fù)相應(yīng)的指令來告訴外部自己已成成功接收到了這條命令，并進(jìn)行了相應(yīng)的操作。

其不足之處在于：傳統(tǒng)的交流配電列頭柜進(jìn)線和出線監(jiān)測(cè)中，每一個(gè)主路進(jìn)線及支路出線都安裝有一個(gè)監(jiān)測(cè)儀表，這樣不僅導(dǎo)致接線復(fù)雜、體積龐大、成本較高、查找故障繁瑣，還降低了柜體的電氣安全性。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型提供了一種結(jié)構(gòu)簡(jiǎn)單、使用方便，只需對(duì)主路進(jìn)線電壓和電流進(jìn)行取樣，對(duì)所有的支路出線電流進(jìn)行取樣，就可以實(shí)現(xiàn)對(duì)主路進(jìn)線和所有的支路出線的電壓、電流、功率、電能、諧波、開關(guān)或熔斷器狀態(tài)等用電參數(shù)進(jìn)行測(cè)量及計(jì)量，降低檢測(cè)成本的交流配電列頭柜進(jìn)線和出線監(jiān)測(cè)模塊。

為達(dá)到以上目的，本實(shí)用新型所采用的技術(shù)方案是：該交流配電列頭柜進(jìn)線和出線監(jiān)測(cè)模塊，包括MCU中央處理器、電壓取樣電路、進(jìn)線測(cè)量電路、出線測(cè)量電路、進(jìn)線電流取樣電路、出線電流取樣電路、進(jìn)線開關(guān)檢測(cè)電路、出線開關(guān)檢測(cè)電路、繼電器輸出電路、存儲(chǔ)電路和RS485通訊電路；主路的進(jìn)線開關(guān)信號(hào)通過進(jìn)線開關(guān)檢測(cè)電路轉(zhuǎn)化為電平信號(hào)輸入MCU中央處理器中，支路的出線開關(guān)信號(hào)通過出線開關(guān)檢測(cè)電路轉(zhuǎn)化為電平信號(hào)輸入MCU中央處理器中；MCU中央處理器輸出高低電平信號(hào)控制繼電器輸出電路的通斷；MCU中央處理器將采集計(jì)算得到的數(shù)據(jù)實(shí)時(shí)的存儲(chǔ)到存儲(chǔ)電路中；MCU中央處理器通過RS485通訊電路與外部采集器或觸摸屏進(jìn)行數(shù)據(jù)交互；三相主路進(jìn)線電壓信號(hào)分別經(jīng)過各自適配的電壓取樣電路進(jìn)行取樣后，分別進(jìn)入進(jìn)線測(cè)量電路；三相主路進(jìn)線分別經(jīng)過各自適配的外部互感器后產(chǎn)生的主路進(jìn)線電流信號(hào)，再分別進(jìn)入各自適配的進(jìn)線電流取樣電路后，再進(jìn)入進(jìn)線測(cè)量電路；其特征在于：其中一相的主路進(jìn)線電壓信號(hào)經(jīng)過電壓取樣電路進(jìn)行取樣后，再進(jìn)入出線測(cè)量電路的電壓測(cè)量通道進(jìn)行電壓信號(hào)處理；支路出線經(jīng)外部互感器后產(chǎn)生的支路出線電流信號(hào)進(jìn)入出線電流取樣電路后，再通過模擬開關(guān)電路選擇導(dǎo)通進(jìn)入出線測(cè)量電路；進(jìn)線測(cè)量電路及出線測(cè)量電路通過SPI總線進(jìn)入MCU中央處理器進(jìn)行處理。

本實(shí)用新型還通過如下措施實(shí)施：所述支路出線設(shè)有60個(gè)單相支路出線，每個(gè)單相支路出線分別經(jīng)各自適配的外部互感器后產(chǎn)生的支路出線電流信號(hào)，再進(jìn)入各自適配的出線電流取樣電路，每8個(gè)單相支路出線為一組，剩余的4個(gè)單相支路出線為一組，每組單相支路出線都對(duì)應(yīng)設(shè)置一個(gè)模擬開關(guān)電路和一個(gè)出線測(cè)量電路；

所述的出線測(cè)量電路，包括電阻、電容和二號(hào)芯片，二號(hào)芯片采用CS5463，二號(hào)芯片的VIN+引腳通過十八號(hào)電阻連接A相進(jìn)線電壓取樣信號(hào)正端,VIN-引腳連接A相進(jìn)線電壓取樣信號(hào)負(fù)端，VIN+引腳和VIN-引腳之間串聯(lián)有十四號(hào)電容；二號(hào)芯片的VREFOUT引腳和VREFIN引腳連接，并通過十八號(hào)電容與數(shù)字地連接；二號(hào)芯片的VA-引腳和IIN-引腳與模擬地連接，VA+引腳和PFMON引腳通過一號(hào)電容與數(shù)字地連接，VA+引腳和PFMON引腳與+5V電源連接；二號(hào)芯片的IIN+引腳分別通過十號(hào)電容和十九號(hào)電阻與模擬地連接；二號(hào)芯片的XOUT引腳通過晶振與XIN引腳連接；二號(hào)芯片的DGND引腳與數(shù)字地連接；二號(hào)芯片的VD+引腳與3.3V電源正極連接；

所述的模擬開關(guān)電路，包括電阻、電容和三號(hào)芯片，三號(hào)芯片采用CD4051，三號(hào)芯片的OUT/IN引腳與模擬地連接，三號(hào)芯片的OUT/IN引腳通過七號(hào)電容與模擬地連接，VDD引腳與3.3V電源正極連接，VEE引腳與-3.3V電源連接，VSS引腳與模擬地連接，INH引腳與數(shù)字地連接；三號(hào)芯片的I0引腳、I1引腳、I2引腳、I3引腳、I4引腳、I5引腳、I6引腳和I7引腳分別與八組單相支路出線中的相對(duì)應(yīng)一組的每個(gè)出線電流取樣電路的輸出端連接；

所述的MCU中央處理器采用LPC1763FBD100；MCU中央處理器的P2.3引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片的SCLK引腳相連接；MCU中央處理器的P2.4引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片的SDO引腳相連接；MCU中央處理器的P2.6引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片的RESET引腳相連接；MCU中央處理器的P2.7引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片的SDI引腳相連接；MCU中央處理器的P2.8引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)三號(hào)芯片的A引腳相連接；MCU中央處理器的P2.9引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)三號(hào)芯片的B引腳相連接；MCU中央處理器的P0.16引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)三號(hào)芯片的C引腳相連接；MCU中央處理器的P2.5引腳、P1.0引腳、P1.1引腳、P1.2引腳、P1.3引腳、P1.4引腳、P1.5引腳和P1.6引腳分別與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片的CS引腳相連接；

MCU中央處理器的P2.0號(hào)引腳、P2.1號(hào)引腳、P2.2號(hào)引腳分別與RS485通訊電路輸出、輸入、時(shí)序控制連接；MCU中央處理器的P0.15號(hào)引腳與進(jìn)線開關(guān)檢測(cè)電路輸出端連接；MCU中央處理器的P1.23號(hào)引腳與繼電器輸出電路輸入端連接；MCU中央處理器的P1.29號(hào)引腳、P0.0號(hào)引腳、P0.1號(hào)引腳與存儲(chǔ)電路的數(shù)據(jù)管腳、時(shí)鐘、寫保護(hù)管腳相連接；MCU中央處理器的P2.11號(hào)引腳、P2.12號(hào)引腳、P0.17號(hào)引腳、P0.18號(hào)引腳、P0.19號(hào)引腳與進(jìn)線測(cè)量電路的復(fù)位引腳、數(shù)據(jù)輸入、數(shù)據(jù)輸出、時(shí)鐘輸入以及電能校驗(yàn)管腳相連；MCU中央處理器的P0.23號(hào)引腳與出線開關(guān)檢測(cè)電路的輸出端相連接。

本實(shí)用新型的有益效果在于：與目前市場(chǎng)上的配電監(jiān)測(cè)模塊相比，本實(shí)用新型采用了多路集中設(shè)計(jì)，可同時(shí)測(cè)量一路三相主路進(jìn)線及60路單相支路出線的電參數(shù)信息，接線簡(jiǎn)單、體積較小、成本較低、模塊數(shù)量少，查找故障容易，增強(qiáng)了柜體的電氣安全性。

附圖說明

圖1為本實(shí)用新型的電路原理框圖。

圖2為本實(shí)用新型的出線測(cè)量電路和模擬開關(guān)電路的電路原理圖。

圖3為本實(shí)用新型的MCU中央處理器的電路原理圖。

圖中：1、MCU中央處理器；2、進(jìn)線電壓取樣電路；3、進(jìn)線測(cè)量電路；4、出線測(cè)量電路；5、進(jìn)線電流取樣電路；6、出線電流取樣電路；7、模擬開關(guān)電路；8、進(jìn)線開關(guān)檢測(cè)電路；9、出線開關(guān)檢測(cè)電路；10、繼電器輸出電路；11、存儲(chǔ)電路；12、RS485通訊電路。

具體實(shí)施方式

參照?qǐng)D1、圖2、圖3制作本實(shí)用新型。該交流配電列頭柜進(jìn)線和出線監(jiān)測(cè)模塊，包括MCU中央處理器1、電壓取樣電路2、進(jìn)線測(cè)量電路 3、出線測(cè)量電路4、進(jìn)線電流取樣電路5、出線電流取樣電路6、進(jìn)線開關(guān)檢測(cè)電路8、出線開關(guān)檢測(cè)電路9、繼電器輸出電路10、存儲(chǔ)電路11和RS485通訊電路12；主路的進(jìn)線開關(guān)信號(hào)通過進(jìn)線開關(guān)檢測(cè)電路8轉(zhuǎn)化為電平信號(hào)輸入MCU中央處理器1中，支路的出線開關(guān)信號(hào)通過出線開關(guān)檢測(cè)電路9轉(zhuǎn)化為電平信號(hào)輸入MCU中央處理器1中；MCU中央處理器1輸出高低電平信號(hào)控制繼電器輸出電路10的通斷；MCU中央處理器1將采集計(jì)算得到的數(shù)據(jù)實(shí)時(shí)的存儲(chǔ)到存儲(chǔ)電路11中；MCU中央處理器1通過RS485通訊電路12與外部采集器或觸摸屏進(jìn)行數(shù)據(jù)交互；三相主路進(jìn)線電壓信號(hào)分別經(jīng)過各自適配的電壓取樣電路2進(jìn)行取樣后，得到A相、B相、C相三個(gè)進(jìn)線電壓取樣信號(hào)，分別進(jìn)入進(jìn)線測(cè)量電路3；三相主路進(jìn)線分別經(jīng)過各自適配的外部互感器后產(chǎn)生的主路進(jìn)線電流信號(hào)，再分別進(jìn)入各自適配的進(jìn)線電流取樣電路5后，得到A相、B相、C相三個(gè)進(jìn)線電流取樣信號(hào)，再進(jìn)入進(jìn)線測(cè)量電路3；其特征在于：其中一相的主路進(jìn)線電壓信號(hào)經(jīng)過電壓取樣電路2進(jìn)行取樣后，可以在A相、B相、C相三個(gè)進(jìn)線電壓信號(hào)中任意選擇一相，再進(jìn)入出線測(cè)量電路4的電壓測(cè)量通道進(jìn)行電壓信號(hào)處理；支路出線經(jīng)外部互感器后產(chǎn)生的支路出線電流信號(hào)進(jìn)入出線電流取樣電路6后，再通過模擬開關(guān)電路7選擇導(dǎo)通進(jìn)入出線測(cè)量電路4；進(jìn)線測(cè)量電路3及出線測(cè)量電路4通過SPI總線進(jìn)入MCU中央處理器 1進(jìn)行處理。

所述支路出線設(shè)有60個(gè)單相支路出線，每個(gè)單相支路出線分別經(jīng)各自適配的外部互感器后產(chǎn)生的支路出線電流信號(hào)，再進(jìn)入各自適配的出線電流取樣電路6，這樣共設(shè)有60個(gè)出線電流取樣電路6，每8個(gè)單相支路出線為一組，剩余的4個(gè)單相支路出線為一組，這樣共設(shè)有八組，每組單相支路出線都對(duì)應(yīng)設(shè)置一個(gè)模擬開關(guān)電路7和一個(gè)出線測(cè)量電路4；

所述的出線測(cè)量電路4，包括電阻、電容和二號(hào)芯片U2，二號(hào)芯片U2采用CS5463，二號(hào)芯片U2的VIN+引腳通過十八號(hào)電阻R18連接A相進(jìn)線電壓取樣信號(hào)正端Ua+,VIN-引腳連接A相進(jìn)線電壓取樣信號(hào)負(fù)端Ua-，VIN+引腳和VIN-引腳之間串聯(lián)有十四號(hào)電容C14；二號(hào)芯片U2的VREFOUT引腳和VREFIN引腳連接，并通過十八號(hào)電容C18與數(shù)字地連接；二號(hào)芯片U2的VA-引腳和IIN-引腳與模擬地連接，VA+引腳和PFMON引腳通過一號(hào)電容C1與數(shù)字地連接，VA+引腳和PFMON引腳與+5V電源連接；二號(hào)芯片U2的IIN+引腳分別通過十號(hào)電容C10和十九號(hào)電阻R19與模擬地連接；二號(hào)芯片U2的XOUT引腳通過晶振CY1與XIN引腳連接；二號(hào)芯片U2的DGND引腳與數(shù)字地連接；二號(hào)芯片U2的VD+引腳與3.3V電源正極連接；

所述的模擬開關(guān)電路7，包括電阻、電容和三號(hào)芯片U3，三號(hào)芯片U3采用CD4051，三號(hào)芯片U3的OUT/IN引腳與模擬地連接，三號(hào)芯片U3的OUT/IN引腳通過七號(hào)電容C7與模擬地連接，VDD引腳與3.3V電源正極連接，VEE引腳與-3.3V電源連接，VSS引腳與模擬地連接，INH引腳與數(shù)字地連接；三號(hào)芯片U3的I0引腳、I1引腳、I2引腳、I3引腳、I4引腳、I5引腳、I6引腳和I7引腳分別與八組單相支路出線中的相對(duì)應(yīng)一組的每個(gè)出線電流取樣電路6的輸出端連接，如圖2中所示，三號(hào)芯片U3的I0引腳、I1引腳、I2引腳、I3引腳、I4引腳、I5引腳、I6引腳和I7引腳分別與第一組單相支路出線中的八個(gè)出線電流取樣電路6的輸出端IA1-1、IA1-2、IA1-3、IA1-4、IA1-5、IA1-6、IA1-7、IA1-8連接；第八組單相支路出線只有四個(gè)單相支路出線，則第八組單相支路出線相對(duì)應(yīng)的三號(hào)芯片U3的I0引腳、I1引腳、I2引腳和I3引腳分別與第八組單相支路出線中的四個(gè)出線電流取樣電路6的輸出端IA8-1、IA8-2、IA8-3、IA8-4連接；

所述的MCU中央處理器1采用LPC1763FBD100；MCU中央處理器1的P2.3引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片U2的SCLK引腳相連接；MCU中央處理器1的P2.4引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片U2的SDO引腳相連接；MCU中央處理器1的P2.6引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片U2的RESET引腳相連接；MCU中央處理器1的P2.7引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片U2的SDI引腳相連接；MCU中央處理器1的P2.8引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)三號(hào)芯片U3的A引腳相連接；MCU中央處理器1的P2.9引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)三號(hào)芯片U3的B引腳相連接；MCU中央處理器1的P0.16引腳與八組單相支路出線相對(duì)應(yīng)的八個(gè)三號(hào)芯片U3的C引腳相連接；MCU中央處理器1的P2.5引腳、P1.0引腳、P1.1引腳、P1.2引腳、P1.3引腳、P1.4引腳、P1.5引腳和P1.6引腳分別與八組單相支路出線相對(duì)應(yīng)的八個(gè)二號(hào)芯片U2的CS引腳相連接，如MCU中央處理器1的P2.5引腳與第一組單相支路出線相對(duì)應(yīng)的二號(hào)芯片U2的CS引腳相連接，MCU中央處理器1的P1.0引腳與第二組單相支路出線相對(duì)應(yīng)的二號(hào)芯片U2的CS引腳相連接，如此類推，直到MCU中央處理器1的P1.6引腳與第八組單相支路出線相對(duì)應(yīng)的二號(hào)芯片U2的CS引腳相連接；

如圖3所示，MCU中央處理器1的P2.0號(hào)引腳、P2.1號(hào)引腳、P2.2號(hào)引腳分別與RS485通訊電路12輸出、輸入、時(shí)序控制連接，用來完成MCU中央處理器1通過RS485通訊電路12與外界的交互；MCU中央處理器1的P0.15號(hào)引腳與進(jìn)線開關(guān)檢測(cè)電路8輸出端連接，用來處理進(jìn)線開關(guān)檢測(cè)電路8檢測(cè)到的進(jìn)線開關(guān)信號(hào)；MCU中央處理器1的P1.23號(hào)引腳與繼電器輸出電路10輸入端連接，用來處理繼電器輸出信號(hào)；MCU中央處理器1的P1.29號(hào)引腳、P0.0號(hào)引腳、P0.1號(hào)引腳與存儲(chǔ)電路11的數(shù)據(jù)管腳、時(shí)鐘、寫保護(hù)管腳相連接，用來處理MCU中央處理器1需要進(jìn)行存儲(chǔ)的數(shù)據(jù)；MCU中央處理器1的P2.11號(hào)引腳、P2.12號(hào)引腳、P0.17號(hào)引腳、P0.18號(hào)引腳、P0.19號(hào)引腳與進(jìn)線測(cè)量電路3的復(fù)位引腳、數(shù)據(jù)輸入、數(shù)據(jù)輸出、時(shí)鐘輸入以及電能校驗(yàn)管腳相連，用來處理進(jìn)線信號(hào)；MCU中央處理器1的P0.23號(hào)引腳與出線開關(guān)檢測(cè)電路9的輸出端相連接，用來處理出線開關(guān)檢測(cè)電路9檢測(cè)到的出線開關(guān)信號(hào)。