本實(shí)用新型涉及雷達(dá)探測技術(shù)領(lǐng)域，尤其是涉及一種雷達(dá)終端信號(hào)采集系統(tǒng)。

背景技術(shù)：

目前,隨著現(xiàn)代計(jì)算機(jī)技術(shù)的發(fā)展和普及，以PC機(jī)作為平臺(tái)雷達(dá)模擬器系統(tǒng)已在雷達(dá)技術(shù)學(xué)習(xí)培訓(xùn)中得到了廣泛的應(yīng)用。但是在傳統(tǒng)的設(shè)計(jì)中，以PC機(jī)作為平臺(tái)的雷達(dá)模擬器的通訊方式通常采用PC內(nèi)部總線，如ISA總線。

但是，ISA數(shù)據(jù)總線的數(shù)據(jù)傳輸速率很低，如RS232傳輸速率通常小于115Kbps，一般只適用于低速接口，而雷達(dá)系統(tǒng)中的數(shù)據(jù)傳輸量大，并且實(shí)時(shí)性要求高，顯然ISA總線的雷達(dá)終端信號(hào)采集系統(tǒng)已經(jīng)無法滿足雷達(dá)系統(tǒng)的需求。

因此，針對上述問題本實(shí)用新型急需提供一種能夠滿足雷達(dá)數(shù)據(jù)高速、實(shí)時(shí)傳輸?shù)睦走_(dá)終端信號(hào)采集系統(tǒng)。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種雷達(dá)終端信號(hào)采集系統(tǒng)，通過PCI/PCIE總線接口電路的設(shè)計(jì)以解決現(xiàn)有信號(hào)采集系統(tǒng)中ISA數(shù)據(jù)總線傳輸效率低、實(shí)時(shí)性差的技術(shù)問題。

本實(shí)用新型提供的一種雷達(dá)終端信號(hào)采集系統(tǒng)，包括檢測視頻接收裝置、背景視頻接收裝置、FPGA處理器、PCI/PCIE總線接口電路、嵌入式計(jì)算模塊、錄取跟蹤模塊、緩存模塊以及顯示終端，所述檢測視頻接收裝置與所述FPGA處理器驅(qū)動(dòng)隔離連接，所述背景視頻接收裝置和緩存模塊分別與所述FPGA處理器連接，所述FPGA處理器通過所述PCI/PCIE總線接口電路與所述嵌入式計(jì)算模塊連接，所述嵌入式計(jì)算模塊分別與所述錄取跟蹤模塊和顯示終端通過通訊網(wǎng)絡(luò)進(jìn)行連接。

進(jìn)一步地，所述背景視頻接收裝置包括背景視頻接收模塊、脈沖信號(hào)觸發(fā)模塊、P顯同步信號(hào)時(shí)序模塊、方位信號(hào)時(shí)序模塊和A/D轉(zhuǎn)換模塊，所述背景視頻接收模塊、脈沖信號(hào)觸發(fā)模塊、P顯同步信號(hào)觸發(fā)模塊分別與所述A/D轉(zhuǎn)換模塊連接，所述A/D轉(zhuǎn)換模塊和所述方位信號(hào)時(shí)序模塊分別與所述FPGA處理器連接。

進(jìn)一步地，所述方位信號(hào)時(shí)序模塊包括依次連接的方位信號(hào)觸發(fā)模塊和方位分量信號(hào)轉(zhuǎn)換模塊，所述方位分量信號(hào)轉(zhuǎn)換模塊與所述FPGA處理器連接。

進(jìn)一步地，所述系統(tǒng)還包括外接輸入裝置，所述外接輸入裝置與所述顯示終端連接。

進(jìn)一步地，所述PCI/PCIE總線接口電路采用多串口擴(kuò)展板實(shí)現(xiàn)。

進(jìn)一步地，所述PCI/PCIE總線接口電路包括PCI/PCIE總線模塊、PCI/PCIE驅(qū)動(dòng)模塊和DMA數(shù)據(jù)傳輸模塊，所述，PCI/PCIE總線模塊通過所述DMA數(shù)據(jù)傳輸模塊與所述嵌入式計(jì)算模塊連接，所述PCI/PCIE驅(qū)動(dòng)模塊分別與所述PCI/PCIE總線模塊、所述DMA數(shù)據(jù)傳輸模塊和所述嵌入式計(jì)算模塊連接。

進(jìn)一步地，所述系統(tǒng)還包括防雷模塊，所述防雷模塊與所述嵌入式計(jì)算模塊電連接。

進(jìn)一步地，所述系統(tǒng)還包括碼聲模塊，所述碼聲模塊與所述錄取跟蹤模塊電連接。

進(jìn)一步地，所述系統(tǒng)還包括打印信號(hào)輸出模塊，所述打印信號(hào)輸出模塊與所述錄取跟蹤模塊電連接。

進(jìn)一步地，所述嵌入式計(jì)算模塊分別與所述錄取跟蹤模塊和顯示終端通過UDP協(xié)議進(jìn)行網(wǎng)絡(luò)連接。

本實(shí)用新型提供的雷達(dá)終端信號(hào)采集系統(tǒng)，基于PCI/PCIE總線接口電路實(shí)現(xiàn)雷達(dá)終端信號(hào)的傳輸，能夠?qū)⒉杉降睦走_(dá)視頻數(shù)據(jù)高速、實(shí)時(shí)地傳輸給嵌入式計(jì)算模塊，進(jìn)而傳輸?shù)戒浫「櫮K和顯示終端，在滿足雷達(dá)顯示終端的數(shù)據(jù)傳輸要求的同時(shí)，實(shí)現(xiàn)高性能的數(shù)據(jù)錄取跟蹤。

附圖說明

為了更清楚地說明本實(shí)用新型具體實(shí)施方式或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對具體實(shí)施方式或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本實(shí)用新型的一些實(shí)施方式，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本實(shí)用新型實(shí)施例的雷達(dá)終端信號(hào)采集系統(tǒng)的電路連接示意圖(框圖)；

圖2為本實(shí)用新型另一實(shí)施例的雷達(dá)終端信號(hào)采集系統(tǒng)的電路連接示意圖(框圖)。

具體實(shí)施方式

下面將結(jié)合附圖對本實(shí)用新型的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

在本實(shí)用新型的描述中，需要說明的是，術(shù)語“中心”、“上”、“下”、“左”、“右”、“豎直”、“水平”、“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本實(shí)用新型和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對本實(shí)用新型的限制。此外，術(shù)語“第一”、“第二”、“第三”僅用于描述目的，而不能理解為指示或暗示相對重要性。

在本實(shí)用新型的描述中，需要說明的是，除非另有明確的規(guī)定和限定，術(shù)語“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機(jī)械連接，也可以是電連接；可以是直接相連，也可以通過中間媒介間接相連，可以是兩個(gè)元件內(nèi)部的連通。對于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語在本實(shí)用新型中的具體含義。

參見圖1所示，本實(shí)用新型提供的雷達(dá)終端信號(hào)采集系統(tǒng)，包括檢測視頻接收裝置、背景視頻接收裝置、FPGA處理器、PCI/PCIE總線接口電路、嵌入式計(jì)算模塊、錄取跟蹤模塊、緩存模塊以及顯示終端；

其中，所述檢測視頻接收裝置與所述FPGA處理器采用驅(qū)動(dòng)隔離的方式進(jìn)行連接，所述背景視頻接收裝置和緩存模塊分別與所述FPGA處理器連接，所述FPGA處理器通過所述PCI/PCIE總線接口電路與所述嵌入式計(jì)算模塊連接，所述嵌入式計(jì)算模塊分別與所述錄取跟蹤模塊和顯示終端通過通訊網(wǎng)絡(luò)進(jìn)行連接。嵌入式計(jì)算模塊接收來自雷達(dá)的模擬視頻、數(shù)字視頻和觸發(fā)脈沖并進(jìn)行相應(yīng)的處理，傳送給錄取跟蹤模塊，錄取跟蹤模塊和顯示終端通過通訊網(wǎng)絡(luò)進(jìn)行連接，以接收錄取模塊送來的顯示數(shù)字視頻和航跡數(shù)據(jù)，完成雷達(dá)一次視頻和二次信息的顯示。其中，顯示模塊完成高分辨率顯示的顯示控制功能。

本實(shí)施例中，錄取跟蹤模塊錄取方式有自動(dòng)錄取、半自動(dòng)錄取、手動(dòng)錄取、區(qū)域控制錄取。

自動(dòng)錄?。耗繕?biāo)航跡自動(dòng)起始、自動(dòng)編航跡號(hào)、自動(dòng)跟蹤；

半自動(dòng)錄取：目標(biāo)航跡首點(diǎn)由人工起始、自動(dòng)或人工編航跡號(hào)、自動(dòng)跟蹤；

手動(dòng)錄取：目標(biāo)航跡首點(diǎn)由人工起始、人工編航跡號(hào)、人工手動(dòng)跟蹤；

區(qū)域控制錄?。嚎稍O(shè)置航跡自動(dòng)起始區(qū)、半自動(dòng)起始區(qū)和手動(dòng)區(qū)，實(shí)現(xiàn)錄取方式組合工作。

傳統(tǒng)的雷達(dá)終端信號(hào)采集系統(tǒng)均為嵌入式系統(tǒng)，特點(diǎn)是功耗低、穩(wěn)定性好，缺點(diǎn)是功能限制多、軟件開發(fā)、維護(hù)難度大。本實(shí)施例為解決這一問題，硬件采用X86架構(gòu)的酷睿移動(dòng)平臺(tái)，操作系統(tǒng)采用WINDOWS XPE嵌入式版本，軟件在Windows平臺(tái)下開發(fā)，開發(fā)、維護(hù)將極為便捷，而硬件通用性好，擴(kuò)展性強(qiáng)，可以較好的解決前述問題，且移動(dòng)計(jì)算平臺(tái)功耗低，在惡劣環(huán)境使用有優(yōu)勢。

本實(shí)用新型提供的雷達(dá)終端信號(hào)采集系統(tǒng)，基于PCI/PCIE總線接口電路實(shí)現(xiàn)雷達(dá)終端信號(hào)的傳輸，能夠?qū)⒉杉降睦走_(dá)視頻數(shù)據(jù)高速、實(shí)時(shí)地傳輸給嵌入式計(jì)算模塊，進(jìn)而傳輸?shù)戒浫「櫮K和顯示終端，在滿足雷達(dá)顯示終端的數(shù)據(jù)傳輸要求的同時(shí)，實(shí)現(xiàn)高性能的數(shù)據(jù)錄取跟蹤。

而且，本實(shí)用新型實(shí)施例提供的雷達(dá)終端信號(hào)采集系統(tǒng)，采用PCI/PCIE總線接口電路通過PCI/PCIE總線對內(nèi)存和I/O進(jìn)行基本讀寫操作，采集一次視頻數(shù)據(jù)，并對采集來的數(shù)據(jù)進(jìn)行組播。由于不經(jīng)過CPU而直接從內(nèi)存讀取一次視頻數(shù)據(jù)，很大程度上減輕了CPU資源占有率，大大節(jié)省系統(tǒng)資源。

參見圖2所示，本實(shí)用新型提供的雷達(dá)終端信號(hào)采集系統(tǒng)中，所述背景視頻接收裝置包括背景視頻接收模塊、脈沖信號(hào)觸發(fā)模塊、P顯同步信號(hào)時(shí)序模塊、方位信號(hào)時(shí)序模塊和A/D轉(zhuǎn)換模塊，所述背景視頻接收模塊、脈沖信號(hào)觸發(fā)模塊、P顯同步信號(hào)觸發(fā)模塊分別與所述A/D轉(zhuǎn)換模塊連接，所述A/D轉(zhuǎn)換模塊和所述方位信號(hào)時(shí)序模塊分別與所述FPGA處理器連接。進(jìn)一步地，所述方位信號(hào)時(shí)序模塊包括依次連接的方位信號(hào)觸發(fā)模塊和方位分量信號(hào)轉(zhuǎn)換模塊，所述方位分量信號(hào)轉(zhuǎn)換模塊與所述FPGA處理器連接。

其中，方位信號(hào)觸發(fā)模塊接收來自雷達(dá)的模擬天線方位信號(hào)，經(jīng)過軸角變換成串行數(shù)字方位信號(hào)，以傳送給錄取跟蹤模塊、終端顯示模塊。

本實(shí)用新型實(shí)施例中，雷達(dá)終端的背景視頻為模擬信號(hào)，需要單獨(dú)進(jìn)行A/D轉(zhuǎn)換。SDC方位信號(hào)需要有獨(dú)立的方位分量信號(hào)轉(zhuǎn)換模塊完成SDC信號(hào)到分量信號(hào)的轉(zhuǎn)換。其中，A/D轉(zhuǎn)換采用單獨(dú)時(shí)鐘，以提高轉(zhuǎn)換質(zhì)量。具體的，首先是A/D轉(zhuǎn)換根據(jù)采樣時(shí)鐘對數(shù)據(jù)進(jìn)行A/D的轉(zhuǎn)換，轉(zhuǎn)換數(shù)據(jù)的周期T1根據(jù)最大量程指定給A/D轉(zhuǎn)換器。轉(zhuǎn)換后的數(shù)據(jù)，由FPGA處理器和方位數(shù)據(jù)進(jìn)行對比并處理，最終交給PCI/PCIE總線接口電路，經(jīng)過驅(qū)動(dòng)程序和應(yīng)用程序完成通訊。

其中，控制模塊產(chǎn)生仿真工作下的模擬目標(biāo)視頻觸發(fā)脈沖和方位信號(hào)。

其中，F(xiàn)PGA處理器還用于對AD轉(zhuǎn)換后的數(shù)據(jù)進(jìn)程實(shí)時(shí)信號(hào)處理，如，動(dòng)態(tài)雜波圖形成、靜止目標(biāo)的對消和恒虛警處理，完成目標(biāo)點(diǎn)跡檢測錄取。

本實(shí)施例中，所述系統(tǒng)還包括外接輸入裝置，所述外接輸入裝置與所述顯示終端連接。本實(shí)施例中所述外接輸入裝置用于人工輸入指令數(shù)據(jù)，實(shí)現(xiàn)系統(tǒng)參數(shù)設(shè)置、功能控制和手動(dòng)錄取，完成對錄取跟蹤模塊的人工管理。其中，本實(shí)施例中所述外接輸入裝置包括分別與所述顯示終端電連接的鼠標(biāo)和鍵盤。

本實(shí)用新型實(shí)施例中，通過設(shè)置外接輸入裝置，并連接在所述顯示終端輸入端，以通過顯示終端輸?shù)娜斯じ深A(yù)命令和手錄數(shù)據(jù)，實(shí)現(xiàn)全平面或分區(qū)域?qū)Χ嗯繕?biāo)的手動(dòng)、半自動(dòng)或自動(dòng)錄取。

雷達(dá)終端的顯示模塊是整個(gè)系統(tǒng)的指揮中心。通過接收鍵盤、鼠標(biāo)的人工干預(yù)命令，實(shí)現(xiàn)參數(shù)設(shè)置、功能控制和手動(dòng)錄取，完成對接口模塊、錄取模塊的管理。

本實(shí)施例中，所述系統(tǒng)還包括防雷模塊，所述防雷模塊與所述嵌入式計(jì)算模塊電連接。所述防雷模塊用于精密保護(hù)所述雷達(dá)終端信號(hào)采集系統(tǒng)免受雷擊。

本實(shí)施例中，所述系統(tǒng)還包括碼聲模塊，所述碼聲模塊與所述錄取跟蹤模塊電連接。本實(shí)施例中所述雷達(dá)信號(hào)收發(fā)裝置還包括碼聲模塊，所述碼聲模塊；電連接所述雷達(dá)信號(hào)錄取模塊，所述碼聲模塊內(nèi)置碼聲器，其音量和速度可調(diào)，用于將目標(biāo)物的目標(biāo)方位信號(hào)以碼聲信號(hào)的方式自動(dòng)播報(bào)；碼聲模塊可調(diào)節(jié)碼聲信號(hào)的格式、間隔及某批次目標(biāo)是否播報(bào)碼聲。

本實(shí)施例中，所述系統(tǒng)還包括打印信號(hào)輸出模塊，所述打印信號(hào)輸出模塊與所述錄取跟蹤模塊電連接。所述打印信號(hào)輸出模塊與所述錄取跟蹤模塊電連接，用于將打印信號(hào)輸出外接打印裝置。

本實(shí)施例中，所述PCI/PCIE總線接口電路采用多串口擴(kuò)展板實(shí)現(xiàn)。

參見圖2所示，所述PCI/PCIE總線接口電路包括PCI/PCIE總線模塊、PCI/PCIE驅(qū)動(dòng)模塊和DMA數(shù)據(jù)傳輸模塊，所述，PCI/PCIE總線模塊通過所述DMA數(shù)據(jù)傳輸模塊與所述嵌入式計(jì)算模塊連接，所述PCI/PCIE驅(qū)動(dòng)模塊分別與所述PCI/PCIE總線模塊、所述DMA數(shù)據(jù)傳輸模塊和所述嵌入式計(jì)算模塊連接。

本實(shí)施例中，PCI/PCIE總線接口電路采用符合PICMG 2.3規(guī)范的多串口擴(kuò)展板，由PCI/PCIE總線擴(kuò)展8個(gè)異步串口，通過兩個(gè)USB口分別擴(kuò)展出兩個(gè)同/異步串口和一個(gè)CAN接口。

本實(shí)施例中，所述嵌入式計(jì)算模塊分別與所述錄取跟蹤模塊和顯示終端通過UDP協(xié)議進(jìn)行網(wǎng)絡(luò)連接。

本實(shí)施例中，使用套接字實(shí)現(xiàn)錄取模塊、顯示模塊、接口模塊、DMA模塊、PFGA模塊等通信。具體的，通過調(diào)用微軟提供的套接字的API接口實(shí)現(xiàn)，CAN總線采用的是USB轉(zhuǎn)CAN總線，它對CAN總線和套接字分別啟動(dòng)一個(gè)線程，監(jiān)聽其他模塊發(fā)來的數(shù)據(jù)放入數(shù)據(jù)緩存中。使用另一個(gè)線程取出緩存的數(shù)據(jù)，并根據(jù)數(shù)據(jù)頭提供的源目的地址，將相應(yīng)的數(shù)據(jù)發(fā)送到其他模塊。

本實(shí)用新型提供的雷達(dá)終端信號(hào)采集系統(tǒng)，基于PCI/PCIE總線接口電路實(shí)現(xiàn)雷達(dá)終端信號(hào)的傳輸，能夠?qū)⒉杉降睦走_(dá)視頻數(shù)據(jù)高速、實(shí)時(shí)地傳輸給嵌入式計(jì)算模塊，進(jìn)而傳輸?shù)戒浫「櫮K和顯示終端，在滿足雷達(dá)顯示終端的數(shù)據(jù)傳輸要求的同時(shí)，實(shí)現(xiàn)高性能的數(shù)據(jù)錄取跟蹤。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本實(shí)用新型進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實(shí)用新型各實(shí)施例技術(shù)方案的范圍。