技術(shù)總結(jié)
本實用新型提供一種用于芯片測試的安全電路。所述安全電路包括內(nèi)部邏輯電路和熔絲電路，內(nèi)部邏輯電路連接熔絲電路，熔絲電路為一弱上拉電阻，熔絲電路的輸出端連接到外部晶圓劃片槽的地線；芯片測試時，熔絲電路輸出的電熔絲信號送到內(nèi)部邏輯電路，內(nèi)部邏輯電路根據(jù)電熔絲信號的電平進行判斷，如果電熔絲信號為低電平，則允許芯片進入測試模式；如果電熔絲信號為高電平，則不允許芯片進入測試模式。本實用新型由于采用了弱上拉電阻的熔絲電路進行芯片測試，使得芯片出廠測試時能進入測試模式，芯片測試完畢后交付給用戶前，能夠有效封鎖測試模式，以確保用戶的NVM中數(shù)據(jù)不被誤改，提高用戶數(shù)據(jù)安全性。

技術(shù)研發(fā)人員：喬瑛;張章;丁義民;董宇;侯書珺;郭耀華;王清智;許秋林
受保護的技術(shù)使用者：北京同方微電子有限公司
文檔號碼：201621306544
技術(shù)研發(fā)日：2016.12.01
技術(shù)公布日：2017.07.25