本發(fā)明涉及一種測量方法和系統(tǒng)，具體涉及一種集成電路測試系統(tǒng)總定時準(zhǔn)確度測量裝置和方法。

背景技術(shù)：

集成電路測試系統(tǒng)一般具有數(shù)百或數(shù)千個統(tǒng)一控制但資源完全獨(dú)立和冗余的數(shù)字通道，其可以同步發(fā)出指定的信號序列用于集成電路的測試。其中，集成電路測試系統(tǒng)總定時準(zhǔn)確度是反映測試系統(tǒng)的信號驅(qū)動或者比較沿是否在預(yù)期的時間范圍內(nèi)到達(dá)，各信號之間的相對時間是否準(zhǔn)確的時間參數(shù)。

當(dāng)前對集成電路測試系統(tǒng)的總定時準(zhǔn)確度的測量一般通過系統(tǒng)內(nèi)部自測量的方法以及通過通道間分別兩兩互相參考測量其差異并合成不確定度的方法。前者由于整個測量過程由內(nèi)部部件完成，且是利用內(nèi)部未測量的測量單元去測量另外一個未測量單元，同時整個過程無標(biāo)準(zhǔn)儀表或其他可溯源設(shè)備，因此測量結(jié)果的可信度不高。后者利用單個通道的短期穩(wěn)定性作為參考，其他通道與該通道進(jìn)行比較測量；但是由于參考通道是測試系統(tǒng)的一個普通的通道，其穩(wěn)定性沒有定量的評測，也沒有量化的指標(biāo)，所以準(zhǔn)確度也不高。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，有必要提供一種能提高總定時準(zhǔn)確度測量可信度和準(zhǔn)確度的集成電路測試系統(tǒng)總定時準(zhǔn)確度測量裝置和方法。

一種集成電路測試系統(tǒng)總定時準(zhǔn)確度測量裝置，包括能依次與集成電路測試系統(tǒng)的各個通道連接的采樣測量模塊、與采樣測量模塊的輸入端連接的外部參考時鐘模塊、與采樣測量模塊連接的數(shù)據(jù)處理模塊；其中，外部參考時鐘模塊輸出的參考時鐘序列的周期為所述通道輸出的數(shù)據(jù)序列的周期的整數(shù)倍；采樣測量模塊在參考時鐘的上升沿/下降沿開始測量每個通道的數(shù)據(jù)序列；數(shù)據(jù)處理模塊根據(jù)采樣測量模塊測量到的所有通道的數(shù)據(jù)序列確定總定時準(zhǔn)確度。

以及一種集成電路測試系統(tǒng)總定時準(zhǔn)確度測量方法，具體步驟如下：

步驟1：將采樣測量模塊的輸入端與集成電路測試系統(tǒng)的一個通道連接，并將通道的輸出設(shè)置為預(yù)設(shè)周期的數(shù)據(jù)序列，同時將外部參考時鐘模塊輸出的參考時鐘序列的周期設(shè)為通道輸出的數(shù)據(jù)序列的周期的整數(shù)倍；

步驟2：將采樣測量模塊設(shè)置在參考時鐘的上升沿/下降沿開始測量所述通道的數(shù)據(jù)序列；

步驟3：測量完成后，將采樣測量模塊的輸入端與集成電路測試系統(tǒng)的下一個通道連接，轉(zhuǎn)入步驟2；直到所有通道的數(shù)據(jù)序列測量完成；

步驟4：數(shù)據(jù)處理模塊根據(jù)采樣測量模塊測量到的所有通道的數(shù)據(jù)序列確定總定時準(zhǔn)確度。

本發(fā)明的集成電路測試系統(tǒng)總定時準(zhǔn)確度測量裝置和方法通過在參考時鐘的上升/下降沿的觸發(fā)下測量每個通道的數(shù)據(jù)序列，對測量的數(shù)據(jù)序列進(jìn)行準(zhǔn)確定時，將表征通道并行定時參數(shù)轉(zhuǎn)換成轉(zhuǎn)行測量參數(shù)，能提高測量的可操作性以及測量結(jié)果的準(zhǔn)確度和可信度。

附圖說明

圖1為集成電路測試系統(tǒng)總定時準(zhǔn)確度測量裝置；

圖2為集成電路測試系統(tǒng)總定時準(zhǔn)確度測量方法的流程圖；

圖3為數(shù)據(jù)處理模塊的結(jié)構(gòu)框圖；

圖4A為眼圖的合成示意圖；

圖4B為復(fù)合眼圖的示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明，應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

如圖1所示，集成電路測試系統(tǒng)總定時準(zhǔn)確度測量裝置包括通道切換模塊2、采樣測量模塊3、控制模塊4、外部參考時鐘模塊5、數(shù)據(jù)處理模塊6。集成電路測試系統(tǒng)1包括N個通道。N個通道分別與通道切換模塊2的輸入端連接。通道切換模塊2的輸出端與采樣測量模塊3的輸入端連接。外部參考時鐘模塊5與采樣測量模塊3的輸入端連接。采樣測量模塊3的輸出端與數(shù)據(jù)處理模塊6連接?？刂颇K4分別與集成電路測試系統(tǒng)1、通道切換模塊2、采樣測量模塊3、外部參考時鐘模塊5的控制端連接。其中，采樣測量模塊3可以是實(shí)時采樣示波器。外部參考時鐘模塊5可以是穩(wěn)定的時鐘模塊或者是臺式儀表，如SR620?？刂颇K4用于控制通道的輸出數(shù)據(jù)序列、通道切換模塊2切換測量的通道、采樣測量模塊3的測量時刻以及外部參考時鐘模塊5輸出的參考時鐘序列的周期。

在另一實(shí)施方式中，不連入通道切換模塊2和控制模塊4，通過人工操作將集成電路測試系統(tǒng)的每個通道依次連接到采樣測量模塊3。測量流程如圖2所示，且具體的測量過程如下：

步驟1：將通道輸出的數(shù)據(jù)序列設(shè)定為預(yù)設(shè)頻率的信號，同時將外部參考時鐘模塊5輸出的參考時鐘序列的周期設(shè)定為通道的信號周期的整數(shù)倍，以保證在參考時鐘序列的周期內(nèi)能測量到被測通道輸出的多個周期的信號數(shù)據(jù)。當(dāng)外部參考時鐘模塊5處于連續(xù)工作模式時，操作人員將集成電路測試系統(tǒng)1中的一個通道直接連接到采樣測量模塊3上，啟動測量。

步驟2：將采樣測量模塊3設(shè)置在參考時鐘的上升沿/下降沿開始測量通道的數(shù)據(jù)序列。

步驟3：測量完成后手動停止，并將集成電路測試系統(tǒng)1中的下一個通道連接到采樣測量模塊3上，轉(zhuǎn)入步驟2。重復(fù)以上過程，直到所有通道的數(shù)據(jù)序列測量完成。

步驟4：數(shù)據(jù)處理模塊6根據(jù)采樣測量模塊3測量到的所有通道的數(shù)據(jù)序列確定集成電路測試系統(tǒng)的總定時準(zhǔn)確度。

在第一實(shí)施方式中，采用控制模塊4則可以控制通道切換模塊2和采樣測量模塊3同步工作，其原理和手動操作類似。測量流程如圖2所示，且具體的測量過程如下：

步驟一：將集成電路測試系統(tǒng)1的各個通道與通道切換模塊2的輸入端連接，通道切換模塊2的輸出端與采樣測量模塊3的輸入端連接?？刂颇K4控制集成電路測試系統(tǒng)1的通道輸出預(yù)設(shè)頻率的信號序列，同時控制外部參考時鐘模塊5輸出的參考時鐘序列的周期為通道輸出的數(shù)據(jù)序列周期的整數(shù)倍，以保證在參考時鐘序列的周期內(nèi)能測量到被測通道輸出的多個周期的信號數(shù)據(jù)。此外，控制模塊4控制集成電路測試系統(tǒng)1的一個通道與通道切換模塊2的輸入端連通。

步驟二：待時鐘穩(wěn)定后，控制模塊4控制采樣測量模塊3在參考時鐘的上升/下降沿開始測量通道的數(shù)據(jù)序列。

步驟三：一般的，連續(xù)測量第一個通道多個周期的數(shù)據(jù)后，控制模塊4控制通道切換模塊2切換到下一個通道。轉(zhuǎn)入步驟二，重復(fù)上述過程，直到所有通道的數(shù)據(jù)序列測量完成。其中，控制模塊4控制通道切換模塊2的切換通道帶寬至少為通道輸出的信號數(shù)據(jù)的帶寬的3倍。

步驟四：數(shù)據(jù)處理模塊6根據(jù)采樣測量模塊3測量到的所有通道的數(shù)據(jù)序列確定集成電路測試系統(tǒng)的總定時準(zhǔn)確度。

無論是手動測量還是自動測量，每個通道的數(shù)據(jù)測量完成后，由于每個通道測量到的數(shù)據(jù)的第一數(shù)據(jù)都是在參考時鐘的上升/下降沿的觸發(fā)下測量得到的，且參考時鐘序列的周期是通道輸出的數(shù)據(jù)序列周期的整數(shù)倍，因而可以認(rèn)為測量到的每個通道的數(shù)據(jù)是并行測量得到的，測量到的每個通道的第一個數(shù)據(jù)是直接對齊。

無論是手動測量還是自動測量，如圖3所示，數(shù)據(jù)處理模塊6均包括獲取單元6.1、電平中點(diǎn)值確定單元6.2、跳變點(diǎn)時間確定單元6.3、總定時準(zhǔn)確度確定單元6.4。

獲取單元6.1用于讀取采樣測量模塊3測量到的每個通道的數(shù)據(jù)序列。

電平中點(diǎn)值確定單元6.2采用密度聚類算法對獲取單元6.1獲取的每個通道的數(shù)據(jù)序列進(jìn)行聚類分析，獲得的兩個簇的中心分別為高電平值和低電平值，高電平值與低電平值的均值即為所述每個通道的電平中點(diǎn)值。

跳變點(diǎn)時間確定單元6.3根據(jù)所述每個通道的電平中點(diǎn)值確定所述每個通道的數(shù)據(jù)序列中的跳變點(diǎn)，并確定所述每個通道的數(shù)據(jù)序列中的第一跳變點(diǎn)到最后一個跳變點(diǎn)經(jīng)過的半周期個數(shù)M和時間t、第一個數(shù)據(jù)到第一個跳變點(diǎn)的初始跳變時間t₀，同時根據(jù)所述每個通道的數(shù)據(jù)序列中的第一跳變點(diǎn)到最后一個跳變點(diǎn)經(jīng)過的半周期個數(shù)M和時間t確定每個半周期跳變點(diǎn)理論時間t_L。

其中，半周期個數(shù)M為：時間t/(跳變點(diǎn)數(shù)-1)。每個半周期跳變點(diǎn)理論時間t_L為t₀+n*(t/M)(n＝0,1,……)。當(dāng)電平中點(diǎn)值位于兩個相鄰測量數(shù)據(jù)之間時，即計算出的電平中點(diǎn)值在數(shù)據(jù)序列中沒有對應(yīng)的時間，則采用線性擬合的方法確定電平中間值對應(yīng)的時間。

總定時準(zhǔn)確度確定單元6.4根據(jù)所有的所述每個通道的第一個數(shù)據(jù)、初始跳變時間t₀和每個半周期跳變點(diǎn)理論時間t_L，或者根據(jù)所有的所述每個通道的每個半周期跳變點(diǎn)理論時間t_L和每個半周期跳變點(diǎn)實(shí)際時間t_S，確定集成電路測試系統(tǒng)的總定時準(zhǔn)確度。

具體的，當(dāng)總定時準(zhǔn)確度確定單元6.4根據(jù)所有的所述每個通道的第一個數(shù)據(jù)、初始跳變時間t₀和每個半周期跳變點(diǎn)理論時間t_L確定總定時準(zhǔn)確度時，如圖4A所示，總定時準(zhǔn)確度確定單元6.4以所述每個通道的每個半周期跳變點(diǎn)理論時間為基準(zhǔn)合成單個通道的眼圖，再以每個通道的第一個數(shù)據(jù)為基準(zhǔn)、以對應(yīng)的初始跳變時間t₀為偏移量將所有通道的眼圖合并成一個復(fù)合眼圖。如圖4B所示，所述復(fù)合眼圖的水平方向的眼厚D即為集成電路測試系統(tǒng)的邊沿置放準(zhǔn)確度，邊沿置放準(zhǔn)確度的2倍即為總定時準(zhǔn)確度。

當(dāng)總定時準(zhǔn)確度確定單元6.4根據(jù)所有的所述每個通道的每個半周期跳變點(diǎn)理論時間t_L和每個半周期跳變點(diǎn)實(shí)際時間t_S確定總定時準(zhǔn)確度時，總定時準(zhǔn)確度確定單元6.4將所述每個通道的每個半周期跳變點(diǎn)實(shí)際時間t_S與對應(yīng)的每個半周期跳變點(diǎn)理論時間t_L的差值確定為所述每個通道的每個半周期偏移時間Δt，即Δt＝t_S-t_L；再將所有通道的每個半周期偏移時間中的最大值與最小值之差，即max(Δt)-min(Δt)確定為集成電路測試系統(tǒng)的邊沿置放準(zhǔn)確度，邊沿置放準(zhǔn)確度的2倍即為總定時準(zhǔn)確度。

為進(jìn)一步提高測量結(jié)果的可信度，測量結(jié)果應(yīng)當(dāng)將外部參考時鐘模塊5的穩(wěn)定性誤差以及采樣測量模塊3的測量誤差作為不確定度分量合成到測量結(jié)果中。

對應(yīng)的，數(shù)據(jù)處理模塊6根據(jù)采樣測量模塊3測量到的所有通道的數(shù)據(jù)序列確定集成電路測試系統(tǒng)的總定時準(zhǔn)確度，的具體過程如下：

步驟4.1：讀取采樣測量模塊3測量到的一個通道的數(shù)據(jù)序列。

步驟4.2：采用密度聚類算法對步驟4.1中獲取的數(shù)據(jù)序列進(jìn)行聚類分析，獲得的兩個簇的中心分別為高電平值和低電平值，高電平值與低電平值的均值即為所述一個通道的電平中點(diǎn)值。

步驟4.3：根據(jù)所述一個通道的電平中點(diǎn)值確定所述一個通道的數(shù)據(jù)序列中的跳變點(diǎn)，并確定所述一個通道的數(shù)據(jù)序列中的第一跳變點(diǎn)到最后一個跳變點(diǎn)經(jīng)過的半周期個數(shù)和時間、第一個數(shù)據(jù)到第一個跳變點(diǎn)的初始跳變時間，同時根據(jù)所述一個通道的數(shù)據(jù)序列中的第一跳變點(diǎn)到最后一個跳變點(diǎn)經(jīng)過的半周期個數(shù)和時間確定每個半周期跳變點(diǎn)理論時間。其中，當(dāng)電平中點(diǎn)值位于兩個相鄰測量數(shù)據(jù)之間時，即計算出的電平中點(diǎn)值在數(shù)據(jù)序列中沒有對應(yīng)的時間，則采用線性擬合的方法確定電平中間值對應(yīng)的時間。

步驟4.4：讀取采樣測量模塊3測量到的下一個通道的數(shù)據(jù)序列，轉(zhuǎn)入步驟4.2；直到讀完采樣測量模塊3測量到的所有通道的數(shù)據(jù)序列。

步驟4.5：根據(jù)步驟4.4最終獲得的所有的每個通道的第一個數(shù)據(jù)、初始跳變時間和每個半周期跳變點(diǎn)理論時間，或者根據(jù)步驟4.4最終獲得的所有的每個通道的每個半周期跳變點(diǎn)理論時間和每個半周期跳變點(diǎn)實(shí)際時間，確定集成電路測試系統(tǒng)的總定時準(zhǔn)確度。

在步驟4.5中，根據(jù)步驟4.4最終獲得的所有的每個通道的第一個數(shù)據(jù)、初始跳變時間和每個半周期跳變點(diǎn)理論時間確定總定時準(zhǔn)確度的具體過程為：如圖4A所示，以所述每個通道的每個半周期跳變點(diǎn)理論時間為基準(zhǔn)合成單個通道的眼圖，再以每個通道的第一個數(shù)據(jù)為基準(zhǔn)、以對應(yīng)的初始跳變時間為偏移量將所有通道的眼圖合并成一個復(fù)合眼圖；如圖4B所示，所述復(fù)合眼圖的水平方向的眼厚D即為集成電路測試系統(tǒng)的邊沿置放準(zhǔn)確度，邊沿置放準(zhǔn)確度的2倍即為總定時準(zhǔn)確度。

在步驟4.5中，根據(jù)步驟4.4最終獲得的所有的每個通道的每個半周期跳變點(diǎn)理論時間和每個半周期跳變點(diǎn)實(shí)際時間確定總定時準(zhǔn)確度的具體過程為：將所述每個通道的每個半周期跳變點(diǎn)實(shí)際時間與對應(yīng)的每個半周期跳變點(diǎn)理論時間的差值確定為所述每個通道的每個半周期偏移時間，再將所有通道的每個半周期偏移時間中的最大值與最小值之差確定為集成電路測試系統(tǒng)的邊沿置放準(zhǔn)確度，邊沿置放準(zhǔn)確度的2倍即為總定時準(zhǔn)確度。

為進(jìn)一步提高測量結(jié)果的可信度，測量結(jié)果應(yīng)當(dāng)將外部參考時鐘模塊5的穩(wěn)定性誤差以及采樣測量模塊3的測量誤差作為不確定度分量合成到測量結(jié)果中。

本發(fā)明的集成電路測試系統(tǒng)總定時準(zhǔn)確度測量裝置和方法通過在參考時鐘的上升/下降沿的觸發(fā)下測量每個通道的數(shù)據(jù)序列，對測量的數(shù)據(jù)序列進(jìn)行準(zhǔn)確定時，將表征通道并行定時參數(shù)轉(zhuǎn)換成轉(zhuǎn)行測量參數(shù)，能提高測量的可操作性以及測量結(jié)果的準(zhǔn)確度和可信度。

以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。