本發(fā)明涉及信號(hào)源技術(shù)領(lǐng)域，尤其涉及一種信號(hào)源模擬裝置。

背景技術(shù)：

信號(hào)源作為一種為電子測(cè)試和計(jì)量工作的電信號(hào)設(shè)備，是最普通、最基本，也是應(yīng)用最廣泛的電子儀器之一。在現(xiàn)代電子技術(shù)的研究及應(yīng)用領(lǐng)域，常常需要高精度且頻率可調(diào)的信號(hào)源。

在實(shí)際技術(shù)應(yīng)用中進(jìn)行生產(chǎn)、調(diào)試時(shí)，需要大量的信號(hào)源，對(duì)信號(hào)的質(zhì)量和種類要求并沒有科學(xué)研究高，但其需求量大、對(duì)成本要求高、對(duì)儀器操作要求簡(jiǎn)單。

然而，現(xiàn)有的信號(hào)源基本都是價(jià)格高、功能齊全和操作復(fù)雜的科研裝備，無法滿足生產(chǎn)需求。

技術(shù)實(shí)現(xiàn)要素：

基于此，有必要提供一種成本低、操作簡(jiǎn)單的信號(hào)源模擬裝置。

一種信號(hào)源模擬裝置，包括：微處理器MCU、FPGA芯片及變頻模塊；

所述微處理器MCU，用于接收信號(hào)參數(shù)，根據(jù)所述信號(hào)參數(shù)獲取對(duì)應(yīng)的波形文件，并發(fā)送對(duì)應(yīng)的波形文件及第一控制信號(hào)至所述FPGA芯片、發(fā)送第二控制信號(hào)至所述變頻模塊；

所述FPGA芯片，用于根據(jù)所述第一控制信號(hào)及所述波形文件生成中頻信號(hào)；

所述變頻模塊，用于根據(jù)所述第二控制信號(hào)將所述中頻信號(hào)調(diào)制為所述信號(hào)參數(shù)對(duì)應(yīng)的頻率，得到所述信號(hào)參數(shù)對(duì)應(yīng)的模擬信號(hào)。

如此，可以根據(jù)接收的信號(hào)參數(shù)生成對(duì)應(yīng)的模擬信號(hào)。由于，用戶只需要輸入信號(hào)參數(shù)，其操作簡(jiǎn)單；又由于上述裝置包括的微處理器MCU、FPGA芯片及變頻模塊相對(duì)于科學(xué)研究中使用的價(jià)格昂貴的信號(hào)源成本較低，因此，上述信號(hào)源模擬裝置成本低，且操作簡(jiǎn)單。

附圖說明

圖1為第一個(gè)實(shí)施例的信號(hào)源模擬裝置的結(jié)構(gòu)示意圖；

圖2為第二個(gè)實(shí)施例的信號(hào)源模擬裝置的結(jié)構(gòu)示意圖；

圖3為一個(gè)實(shí)施例的信號(hào)源模擬裝置的變頻模塊的具體結(jié)構(gòu)圖；

圖4為一具體實(shí)施例的信號(hào)源模擬裝置的監(jiān)控系統(tǒng)的整體架構(gòu)；

圖5為一具體實(shí)施例的信號(hào)源模擬裝置的人機(jī)交互界面圖；

圖6為第三個(gè)實(shí)施例的信號(hào)源模擬裝置的結(jié)構(gòu)示意圖；

圖7為一實(shí)施例的信號(hào)源模擬裝置的局部結(jié)構(gòu)示意圖；

圖8為一實(shí)施例的信號(hào)源模擬裝置的又一局部結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了便于理解本發(fā)明，下面將參照相關(guān)附圖對(duì)本發(fā)明進(jìn)行更全面的描述。附圖中給出了本發(fā)明的較佳的實(shí)施例。但是，本發(fā)明可以以許多不同的形式來實(shí)現(xiàn)，并不限于本文所描述的實(shí)施例。相反地，提供這些實(shí)施例的目的是使對(duì)本發(fā)明的公開內(nèi)容的理解更加透徹全面。

除非另有定義，本文所使用的所有的技術(shù)和科學(xué)術(shù)語(yǔ)與屬于本發(fā)明的技術(shù)領(lǐng)域的技術(shù)人員通常理解的含義相同。本文中在本發(fā)明的說明書中所使用的術(shù)語(yǔ)只是為了描述具體的實(shí)施例的目的，不是旨在于限制本發(fā)明。本文所使用的術(shù)語(yǔ)“或/及”包括一個(gè)或多個(gè)相關(guān)的所列項(xiàng)目的任意的和所有的組合。

請(qǐng)參閱圖1，一實(shí)施例的信號(hào)源模擬裝置，包括：微處理器MCU(Microcontroller Unit，微處理器)110、雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR(Double Data Rate SDRAM，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)120、FPGA(Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)芯片130、變頻模塊140。

微處理器MCU 110，用于接收信號(hào)參數(shù)，根據(jù)信號(hào)參數(shù)獲取對(duì)應(yīng)的波形文件，經(jīng)過FPGA芯片130發(fā)送對(duì)應(yīng)的波形文件至雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120，并發(fā)送第一控制信號(hào)至FPGA芯片130、發(fā)送第二控制信號(hào)至變頻模塊140。

FPGA芯片130，用于根據(jù)第一控制信號(hào)從雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120中獲取波形文件，并根據(jù)波形文件生成中頻信號(hào)。

變頻模塊140，用于根據(jù)第二控制信號(hào)將中頻信號(hào)調(diào)制為信號(hào)參數(shù)對(duì)應(yīng)的頻率，得到信號(hào)參數(shù)對(duì)應(yīng)的模擬信號(hào)。

信號(hào)參數(shù)可以包括需要模擬的信號(hào)的頻率值及幅度值。進(jìn)一步地，信號(hào)參數(shù)還可以包括衰減補(bǔ)償。

第一控制信號(hào)可以是在波形文件發(fā)送至雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR120之后發(fā)送的、用于通知FPGA芯片130讀取雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120中的波形文件的通知信號(hào)。第二控制信號(hào)是控制變頻模塊140將變頻模塊140所接收的信號(hào)調(diào)制為信號(hào)參數(shù)對(duì)應(yīng)頻率的信號(hào)。

FPGA芯片130分別與微處理器MCU 110及雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120通信連接。雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120的型號(hào)可以為MT48LC16；FPGA芯片130可以為XC4VSX35。FPGA芯片130接收到第一控制信號(hào)時(shí)，從雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120中獲取信號(hào)參數(shù)對(duì)應(yīng)的波形文件，并根據(jù)該波形文件生成對(duì)應(yīng)的中頻信號(hào)。中頻信號(hào)的頻率范圍為：0-300Mhz(兆赫茲)。在其中一個(gè)具體實(shí)施例中，F(xiàn)PGA芯片130與雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120可以通過總線經(jīng)過緩存進(jìn)行通信，從而提高傳輸效率。

變頻模塊140與微處理器MCU 110通信連接，從而可以接收第二控制信號(hào)；變頻模塊140可以與FPGA芯片130通信連接。變頻模塊140可以與FPGA芯片130直接通信連接，也可以通過微處理器MCU 110再與FPGA芯片130通信連接，還可以經(jīng)過數(shù)模轉(zhuǎn)換器DAC(Digital to analog converter，數(shù)字模擬轉(zhuǎn)換器)再與FPGA芯片130通信連接。可以理解地，當(dāng)變頻模塊140與FPGA芯片130直接通信連接時(shí)，F(xiàn)PGA芯片130中集成有數(shù)模轉(zhuǎn)換功能，從而將中頻信號(hào)模擬化之后，再輸出到變頻模塊140。

在其中一個(gè)具體實(shí)施例中，微處理器MCU 110將波形文件通過FPGA芯片130最終傳輸?shù)诫p倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120，由雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120對(duì)其進(jìn)行緩存。當(dāng)數(shù)據(jù)傳輸完成后，F(xiàn)PGA芯片130再將雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120內(nèi)存儲(chǔ)的波形文件讀取到FPGA芯片130中。

可以理解，在FPGA芯片130中集成的隨機(jī)存儲(chǔ)器RAM滿足要求的情況下，波形文件可以直接存到FPGA芯片130中。即無需采用雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR120存儲(chǔ)波形文件。此時(shí)，微處理器MCU 110，用于接收信號(hào)參數(shù)，根據(jù)信號(hào)參數(shù)獲取對(duì)應(yīng)的波形文件，并發(fā)送對(duì)應(yīng)的波形文件及第一控制信號(hào)至FPGA芯片130、發(fā)送第二控制信號(hào)至變頻模塊140；FPGA芯片130，用于根據(jù)第一控制信號(hào)及波形文件生成中頻信號(hào)。

在其中一個(gè)具體實(shí)施例中，微處理器MCU 110根據(jù)信號(hào)參數(shù)從與微處理器MCU 110連接的外圍存儲(chǔ)設(shè)備中獲取對(duì)應(yīng)的波形文件。即外圍存儲(chǔ)設(shè)備中至少預(yù)先存儲(chǔ)有各種波形文件。外圍設(shè)備可以為FLASH(閃存)，在其中一個(gè)具體實(shí)施例中，F(xiàn)LASH的具體型號(hào)為K9F2G08。

上述信號(hào)源模擬裝置，包括：微處理器MCU 110、FPGA芯片130及變頻模塊140；微處理器MCU 110，接收信號(hào)參數(shù)，根據(jù)所述信號(hào)參數(shù)發(fā)送對(duì)應(yīng)的波形文件及第一控制信號(hào)至所述FPGA芯片130、發(fā)送第二控制信號(hào)至變頻模塊140；FPGA芯片130，用于根據(jù)第一控制信號(hào)及波形文件生成中頻信號(hào)；變頻模塊140，用于根據(jù)第二控制信號(hào)將中頻信號(hào)調(diào)制為信號(hào)參數(shù)對(duì)應(yīng)的頻率，得到信號(hào)參數(shù)對(duì)應(yīng)的模擬信號(hào)。如此，可以根據(jù)接收的信號(hào)參數(shù)生成對(duì)應(yīng)的模擬信號(hào)。由于用戶只需要輸入信號(hào)參數(shù)，操作簡(jiǎn)單；又由于上述裝置包括的微處理器MCU 110、FPGA芯片130及變頻模塊140相對(duì)于科學(xué)研究中使用的價(jià)格昂貴的信號(hào)源成本較低，因此，上述信號(hào)源模擬裝置成本低，且操作簡(jiǎn)單。

需要說明的是，由于上述裝置大部分使用集成器件實(shí)現(xiàn)，其體積小、功耗低、成本低、重量輕。上述裝置生成的模擬信號(hào)的質(zhì)量可以滿足通信領(lǐng)域信號(hào)源的需求。

請(qǐng)參閱圖2，在其中一個(gè)實(shí)施例中，F(xiàn)PGA芯片130集成有信號(hào)產(chǎn)生模塊131、合路模塊132、濾波模塊133及溫補(bǔ)模塊135。

信號(hào)產(chǎn)生模塊131，用于根據(jù)第一控制信號(hào)從雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120中獲取波形文件，并根據(jù)波形文件生成I(In-phase，同相)、Q(Quadrature，正交)兩路波形信號(hào)。

合路模塊132，用于對(duì)I、Q兩路波形信號(hào)進(jìn)行合成，得到合成信號(hào)。

濾波模塊133，用于將合成信號(hào)的數(shù)據(jù)速率提升至中等頻率，得到中等頻率信號(hào)。

溫補(bǔ)模塊135，用于根據(jù)第一控制信號(hào)對(duì)中等頻率信號(hào)進(jìn)行溫度補(bǔ)償，得到溫補(bǔ)信號(hào)。

在本實(shí)施例中，得到的溫補(bǔ)信號(hào)即為中頻信號(hào)。如此，通過FPGA技術(shù)實(shí)現(xiàn)根據(jù)第一控制信號(hào)從雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120中獲取波形文件，并根據(jù)波形文件生成中頻信號(hào)的功能；另外，溫補(bǔ)模塊可以對(duì)中等頻率信號(hào)進(jìn)行溫度補(bǔ)償，因此，可以使得到的中頻信號(hào)更為準(zhǔn)確。需要說明的是，通過合路模塊132對(duì)I、Q兩路波形信號(hào)進(jìn)行合成，得到合成信號(hào)，還可以提高采樣率。

在另一些實(shí)施例中，溫補(bǔ)模塊可以省略，此時(shí)，得到的中等頻率信號(hào)即為中頻信號(hào)。

可以理解，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120的數(shù)量可以為2，對(duì)應(yīng)的信號(hào)產(chǎn)生模塊131的數(shù)量為2。兩個(gè)雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120與兩個(gè)信號(hào)產(chǎn)生模塊131對(duì)應(yīng)連接，從而分別存儲(chǔ)I、Q兩路波形信號(hào)分別對(duì)應(yīng)的波形文件。

在其中一個(gè)具體實(shí)施例中，濾波模塊133用于將合成信號(hào)的數(shù)據(jù)率由122.88MSPS(Million Samples per Second，每秒采樣百萬次)提升至245.76MSPS，從而得到中等頻率信號(hào)。

在其中一個(gè)實(shí)施例中，F(xiàn)PGA芯片130還集成有峰值A(chǔ)LC模塊136及均值A(chǔ)LC模塊137。

峰值A(chǔ)LC模塊136，用于根據(jù)第一控制信號(hào)將溫補(bǔ)信號(hào)的峰值降低至信號(hào)參數(shù)對(duì)應(yīng)的峰值門限之內(nèi)，得到限定信號(hào)。

均值A(chǔ)LC模塊137，用于根據(jù)第一控制信號(hào)將限定信號(hào)的均值降低至信號(hào)參數(shù)對(duì)應(yīng)的均值門限之內(nèi)，得到中頻信號(hào)。

峰值門限、均值門限與信號(hào)參數(shù)的幅度值對(duì)應(yīng)，可以是基于該幅度值根據(jù)經(jīng)驗(yàn)確定的值。

在本實(shí)施例中，峰值A(chǔ)LC模塊136的輸入端連接溫補(bǔ)模塊135的輸出端，峰值A(chǔ)LC模塊136的輸出端連接均值A(chǔ)LC模塊137的輸入端，均值A(chǔ)LC模塊137的輸出端輸出中頻信號(hào)。如此，對(duì)溫補(bǔ)模塊135輸出的溫補(bǔ)信號(hào)進(jìn)行控制，使最終輸出的中頻信號(hào)的峰值限定在峰值門限內(nèi)、中頻信號(hào)的均值限定在均值門限內(nèi)，從而提高最終得到的模擬信號(hào)的穩(wěn)定性。具體地，峰值A(chǔ)LC模塊136及均值A(chǔ)LC模塊137均是通過自動(dòng)控制方式對(duì)輸入的信號(hào)進(jìn)行限定后再輸出。

在其它實(shí)施例中，還可以通過先限定中頻信號(hào)的均值再限定中頻信號(hào)的峰值的方式來進(jìn)行限定。即，溫補(bǔ)模塊135的輸出端可以連接均值A(chǔ)LC模塊137的輸入端，均值A(chǔ)LC模塊137的輸出端連接峰值A(chǔ)LC模塊136的輸入端，峰值A(chǔ)LC模塊136的輸出端輸出中頻信號(hào)。

在其中一個(gè)實(shí)施例中，F(xiàn)PGA芯片130還集成有信號(hào)選通開關(guān)134。

信號(hào)選通開關(guān)134，用于根據(jù)第一控制信號(hào)對(duì)中等頻率信號(hào)及預(yù)設(shè)標(biāo)準(zhǔn)信號(hào)進(jìn)行選擇。

預(yù)設(shè)標(biāo)準(zhǔn)信號(hào)為預(yù)先在FPGA芯片130中的生成的點(diǎn)頻測(cè)試信號(hào)。具體地，F(xiàn)PGA芯片130中可以集成有ROM(Read Only Memory，只讀存儲(chǔ)器)及DDS(Direct Digital Synthesizer，直接數(shù)字式頻率合成器)，生成標(biāo)準(zhǔn)信號(hào)的中等頻率信號(hào)由DDS根據(jù)存儲(chǔ)在ROM中的波形文件產(chǎn)生點(diǎn)頻測(cè)試信號(hào)，該點(diǎn)頻測(cè)試信號(hào)的范圍屬于中等頻率。更具體地，中等頻率的范圍與中頻信號(hào)對(duì)應(yīng)的頻率范圍相同。

具體地，信號(hào)選通開關(guān)134通過對(duì)數(shù)據(jù)鏈路信號(hào)進(jìn)行選擇的方式，對(duì)中等頻率信號(hào)及預(yù)設(shè)標(biāo)準(zhǔn)信號(hào)進(jìn)行選擇。進(jìn)一步地，預(yù)設(shè)標(biāo)準(zhǔn)信號(hào)包括內(nèi)部訓(xùn)練信號(hào)及內(nèi)部單音信號(hào)。需要說明的是，信號(hào)選通開關(guān)134的輸出數(shù)據(jù)為I/Q(In-phase/Quadrature，同相/正交)交織方式。在一個(gè)具體實(shí)施例中，信號(hào)選通開關(guān)134的驅(qū)動(dòng)時(shí)鐘頻率為245.76MHz。

在本實(shí)施例中，第一控制信號(hào)還包括工作模式，工作模式可以為信號(hào)源模擬模式，也可以為檢驗(yàn)?zāi)Ｊ健Ｔ谥暗膶?shí)施例中，對(duì)應(yīng)的方式對(duì)應(yīng)為信號(hào)源模擬模式，在此不再贅述。當(dāng)工作模式為檢驗(yàn)?zāi)Ｊ綍r(shí)，F(xiàn)PGA芯片130無需從雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120中獲取波形文件，通過信號(hào)產(chǎn)生模塊131生成波形文件對(duì)應(yīng)的波形信號(hào)，再通過濾波模塊133得到中等頻率信號(hào)；而是直接由DDS根據(jù)存儲(chǔ)在ROM中的波形文件產(chǎn)生預(yù)設(shè)標(biāo)準(zhǔn)信號(hào)。

溫補(bǔ)模塊135，用于根據(jù)第一控制信號(hào)對(duì)信號(hào)選通開關(guān)134選擇的信號(hào)進(jìn)行溫度補(bǔ)償，得到溫補(bǔ)信號(hào)。

如此，使得信號(hào)源模擬裝置可以通過接收信號(hào)參數(shù)確定第一控制信號(hào)，從而確定工作模式。也即，用戶可以通過設(shè)置不同的信號(hào)參數(shù)，從而控制信號(hào)源模擬裝置實(shí)現(xiàn)信號(hào)源模擬或者標(biāo)準(zhǔn)信號(hào)的測(cè)試。進(jìn)而可以根據(jù)在檢驗(yàn)?zāi)Ｊ较?，預(yù)設(shè)標(biāo)準(zhǔn)信號(hào)最終得到的模擬信號(hào)是否準(zhǔn)確，確定信號(hào)源模擬裝置在信號(hào)源模擬模式下得到的模擬信號(hào)是否準(zhǔn)確，也即可以確定信號(hào)源模擬裝置的是否準(zhǔn)確，或者說準(zhǔn)確度符合要求。

請(qǐng)結(jié)合圖1和圖2，在其中一個(gè)實(shí)施例中，變頻模塊140包括變頻單元141及放大單元142。

變頻單元141，用于根據(jù)第二控制信號(hào)將中頻信號(hào)調(diào)制為信號(hào)參數(shù)對(duì)應(yīng)的頻率，得到待放大信號(hào)。

放大單元142，用于根據(jù)待放大信號(hào)及第二控制信號(hào)，對(duì)待放大信號(hào)進(jìn)行放大處理，得到信號(hào)參數(shù)對(duì)應(yīng)的模擬信號(hào)。

第二控制信號(hào)包括控制變頻模塊140的變頻單元141將所接收的信號(hào)調(diào)制為信號(hào)參數(shù)的頻率值對(duì)應(yīng)的頻率的待放大信號(hào)的信號(hào)。第二控制信號(hào)還包括控制變頻模塊140的放大單元142將所接收的待放大信號(hào)放大為信號(hào)參數(shù)的幅度值對(duì)應(yīng)的幅度的模擬信號(hào)的信號(hào)。

請(qǐng)參閱圖3，在其中一個(gè)實(shí)施例中，變頻單元141包括依次連接的中頻濾波器311、調(diào)制器312及模擬ALC 314。進(jìn)一步地，調(diào)制器的型號(hào)為HMC1197。需要說明的是，HMC1197集成了調(diào)制器和鎖相環(huán)。在其中一個(gè)具體實(shí)施例中，調(diào)制器及模擬ALC314之間，還連接有PI型衰減器313。模擬ALC314與放大單元142之間還連接有微帶耦合器315。具體地，模擬ALC314與微帶耦合器315之間還連接有功率檢測(cè)器。

請(qǐng)繼續(xù)參閱圖3，在其中一個(gè)實(shí)施例中，放大單元142包括依次連接的第一放大器321、數(shù)字衰減器322、第一射頻開關(guān)323、濾波器324、第二放大器325及第二射頻開關(guān)326。所述第一射頻開關(guān)323包括一個(gè)輸入端及三個(gè)輸出端，所述一個(gè)輸入端連接所述數(shù)字衰減器322，所述三個(gè)輸出端各連接一個(gè)所述濾波器324；每一個(gè)濾波器324均連接一個(gè)第二放大器325；所述第二射頻開關(guān)326包括三個(gè)輸入端和一個(gè)輸出端，所述三個(gè)輸入端各連接一個(gè)所述第二放大器325，所述一個(gè)輸出端輸出所述模擬信號(hào)。具體地，第一放大器321的型號(hào)為TQP3M9008。數(shù)字衰減器322的型號(hào)為PE43702。第一射頻開關(guān)323及第二射頻開關(guān)326，可以為單刀四擲開關(guān)，其型號(hào)可以為AS204-80。濾波器324的數(shù)量為三，三個(gè)濾波器324的頻率范圍分別為800MHz-900MHz、1800MHz-2100MHz、2.6GHz。對(duì)應(yīng)的第二放大器325的數(shù)量為三，與頻率范圍為800MHz-900MHz的濾波器324連接的第二放大器325的增益為19dB。與頻率范圍為1800MHz-2100MHz的濾波器324連接的第二放大器325的增益為16dB。與頻率范圍為2.6GHz的濾波器324連接的第二放大器325的增益為14dB。

通過TQP3M9008放大后的信號(hào)進(jìn)入PE43702，PE43702輸出的信號(hào)通過第一射頻開關(guān)323分成三個(gè)頻段：800MHz-900MHz、1800MHz-2100MHz、2.6GHz；然后濾波器324及第二放大器325分別對(duì)三個(gè)頻段進(jìn)行濾波和放大；最后再通過第二射頻開關(guān)326合并輸出。由于三個(gè)頻段的鏈路使用單刀四擲的射頻開關(guān)控制。兩個(gè)射頻開關(guān)的隔離度根據(jù)頻段的不同，隔離度的范圍為22dB至40dB，因此在正常工作時(shí)，只給三路中一路的功放管供電。需要說明的是，兩個(gè)射頻開關(guān)的默認(rèn)狀態(tài)是接至旁路端。

上述裝置的工作頻段可涉及0.8GHz、0.9GHz、1.8GHz、1.9GHz、2.1GHz、2.6GHz等常用的頻段。頻點(diǎn)可以在常用的0.8GHz、0.9GHz、1.8GHz、1.9GHz、2.1GHz、2.6GHz等6個(gè)頻段內(nèi)任意設(shè)置?？僧a(chǎn)生點(diǎn)頻、GSM(Global System for Mobile Communication，全球移動(dòng)通信系統(tǒng))、WCDMA(Wideband Code Division Multiple Access，寬帶碼分多址)、CDMA(Code Division Multiple Access，碼分多址)、FDD-LTE(Frequency Division Duplexing-Long Term Evolution，頻分雙工式長(zhǎng)期演進(jìn)技術(shù))等制式的信號(hào)。具體的主要指標(biāo)可以如表1所示。

表1主要指標(biāo)

請(qǐng)結(jié)合參閱圖2，在其中一個(gè)實(shí)施例中，裝置還包括數(shù)模轉(zhuǎn)換器DAC150，F(xiàn)PGA芯片130經(jīng)過數(shù)模轉(zhuǎn)換器DAC150與變頻模塊140連接。數(shù)模轉(zhuǎn)換器DAC150對(duì)中頻信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換得到模擬化的中頻信號(hào)。FPGA芯片130包括數(shù)模轉(zhuǎn)換器DAC接口模塊(圖未示)，F(xiàn)PGA芯片130通過數(shù)模轉(zhuǎn)換器DAC接口模塊與數(shù)模轉(zhuǎn)換器DAC150連接。

在其中一個(gè)具體實(shí)施例中，數(shù)模轉(zhuǎn)換器DAC接口模塊用于前向輸出數(shù)據(jù)時(shí)鐘的功能、前向輸出數(shù)據(jù)的差分輸出、信號(hào)的采樣時(shí)鐘從系統(tǒng)時(shí)鐘轉(zhuǎn)換到數(shù)模轉(zhuǎn)換器DAC150輸出數(shù)據(jù)時(shí)鐘。

在本實(shí)施例中，數(shù)模轉(zhuǎn)換功能直接通過現(xiàn)有的電子器件數(shù)模轉(zhuǎn)換器實(shí)現(xiàn)，從而無需通過FPGA實(shí)現(xiàn)，只需要FPGA芯片130提供數(shù)模轉(zhuǎn)換器DAC接口模塊即可，可以節(jié)約FPGA芯片130的資源；同時(shí)，數(shù)模轉(zhuǎn)換器是常見的電子器件，易于獲取。

需要說明的是，由FPGA芯片130輸出的中頻信號(hào)輸入到數(shù)模轉(zhuǎn)換器DAC150時(shí)分為I、Q兩路信號(hào)輸出；數(shù)模轉(zhuǎn)換器DAC150輸出模擬化的中頻信號(hào)時(shí)輸出一路I/Q交織信號(hào)。在其中一個(gè)具體實(shí)施例中，數(shù)模轉(zhuǎn)換器DAC150的具體型號(hào)可以為AD9122；輸入的I、Q兩路信號(hào)的頻率為200MHz時(shí)，輸出的I/Q交織信號(hào)的頻率為150MHz。

在其中一個(gè)實(shí)施例中，微處理器MCU 110為ARM芯片，優(yōu)選為ARM9芯片。具體地，ARM芯片的型號(hào)可以為AT91SAM9260。ARM芯片中設(shè)置有嵌入式操作系統(tǒng)。該嵌入式操作系統(tǒng)可以是通過移植的方式設(shè)置在ARM芯片中的。該嵌入式操作系統(tǒng)可以為嵌入式Linux(2.6.30版本)操作系統(tǒng)。如此，可以通過建立多個(gè)線程的方式，實(shí)現(xiàn)各個(gè)控制任務(wù)需求。需要說明的是，在嵌入式操作系統(tǒng)上設(shè)置有監(jiān)控系統(tǒng)，從而實(shí)現(xiàn)接收信號(hào)參數(shù)，根據(jù)信號(hào)參數(shù)經(jīng)過FPGA芯片130發(fā)送對(duì)應(yīng)的波形文件至雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR 120，并發(fā)送第一控制信號(hào)至FPGA芯片130、發(fā)送第二控制信號(hào)至變頻模塊140的功能。

在其中一個(gè)實(shí)施例中，監(jiān)控系統(tǒng)實(shí)現(xiàn)的功能包括：通過第一控制信號(hào)對(duì)FPGA芯片130的相關(guān)模塊進(jìn)行時(shí)鐘控制、配置；通過第二控制信號(hào)對(duì)變頻模塊140進(jìn)行配置，從而改變變頻模塊140中各鏈路增益、本振頻率以及告警檢測(cè)。進(jìn)一步地，監(jiān)控系統(tǒng)實(shí)現(xiàn)的功能還可以包括：完成告警、功率檢測(cè)以及控制功能；完成波形文件的下載和存儲(chǔ)；與FPGA之間的通信控制，使裝置的各組成部件能夠協(xié)調(diào)運(yùn)行；監(jiān)控鍵盤輸入，接收相應(yīng)的信號(hào)參數(shù)，并將設(shè)置結(jié)果在液晶屏上顯示。

在一個(gè)具體實(shí)施例中，監(jiān)控系統(tǒng)可以分成三個(gè)層次，即底層的kernel(內(nèi)核)和Driver(驅(qū)動(dòng))、中間層的設(shè)備適配層和協(xié)議解析等以及應(yīng)用層的多任務(wù)運(yùn)行。中間層是為應(yīng)用層提供一些易于調(diào)用的API(Application Programming Interface，應(yīng)用程序編程接口)，完成一些功能相對(duì)獨(dú)立且代碼變化不大的功能。比如，中間層包括的DEV部分就是為各個(gè)數(shù)字芯片的操作提供一組API，屏蔽對(duì)底層的Driver操作。所有與硬件相關(guān)、涉及到芯片寄存器操作的部分，一般放底層的Driver模塊。如此，有利于后續(xù)的開發(fā)和移植的方便。應(yīng)用層可以分為兩個(gè)進(jìn)程。新增鍵盤控制及顯示屏控制的功能將在新增進(jìn)程中完成。兩個(gè)進(jìn)程需要利用進(jìn)程間通信實(shí)現(xiàn)信息傳遞。在其中一個(gè)具體實(shí)施例中，監(jiān)控系統(tǒng)的整體架構(gòu)如下圖4所示，包括應(yīng)用層、中間層及底層。

在其中一個(gè)具體實(shí)施例中，監(jiān)控系統(tǒng)提供有人機(jī)接口界面，具體的人機(jī)接口界面可以為如圖5所示。如此，可以實(shí)現(xiàn)手動(dòng)或自動(dòng)設(shè)置信號(hào)源，操作方便。更進(jìn)一步地，該人機(jī)接口界面還提供下載波形文件、升級(jí)軟件的接口。

在其中一個(gè)實(shí)施例中，裝置的結(jié)構(gòu)示意圖如圖6所示。ARM芯片包括RS485接口、RS232接口、USB接口、網(wǎng)口等接口，如此，可以滿足生成調(diào)試的多樣化通信需求。

在其中一個(gè)實(shí)施例中，裝置還包括輸入輸出裝置(圖未示)。輸入輸出裝置與微處理器MCU 110連接。輸入輸出裝置在微處理器MCU 110的控制下顯示人機(jī)接口界面之后，接收信號(hào)參數(shù)，并將接收的信號(hào)參數(shù)發(fā)送至微處理器MCU110。

輸入輸出裝置包括輸入裝置和輸出裝置?？梢酝ㄟ^輸入裝置(如鍵盤)完成波形文件的選擇、頻點(diǎn)與功率設(shè)置等功能，可以通過輸出裝置(如液晶屏)實(shí)現(xiàn)頻點(diǎn)、功率、波形文件等的顯示功能。人機(jī)接口界面可以如圖5所示，通過以該人機(jī)接口界面作為人機(jī)交互接口，可以完成功率、頻點(diǎn)設(shè)置及波形文件傳輸，并可以完成本裝置的各種補(bǔ)償表和功率表的調(diào)試。

在其中一個(gè)實(shí)施例中，F(xiàn)PGA芯片130還集成有時(shí)鐘模塊，用于為FPGA芯片130中各個(gè)模塊及數(shù)模轉(zhuǎn)換器DAC150提供時(shí)鐘信號(hào)。進(jìn)一步地，時(shí)鐘模塊包括系統(tǒng)時(shí)鐘單元及前向時(shí)鐘單元。系統(tǒng)時(shí)鐘單元用于為FPGA芯片130中的各個(gè)模塊提供系統(tǒng)時(shí)鐘。前向時(shí)鐘單元用于為數(shù)模轉(zhuǎn)換器DAC150提供時(shí)鐘信號(hào)，該時(shí)鐘信號(hào)可以通過系統(tǒng)時(shí)鐘差分而來。

請(qǐng)參閱圖7，在其中一個(gè)實(shí)施例中，信號(hào)源模擬裝置還包括時(shí)鐘調(diào)制器160，時(shí)鐘調(diào)制器160為對(duì)標(biāo)準(zhǔn)的時(shí)鐘信號(hào)進(jìn)行調(diào)制的調(diào)制器。具體的，標(biāo)準(zhǔn)的時(shí)鐘信號(hào)為50MHz；時(shí)鐘調(diào)制器160，用于將標(biāo)準(zhǔn)的時(shí)鐘信號(hào)調(diào)制為800MHz。時(shí)鐘調(diào)制器160的型號(hào)可以為HMC822。在本實(shí)施例中，時(shí)鐘調(diào)制器160的輸入接收標(biāo)準(zhǔn)的時(shí)鐘信號(hào)，其輸出連接到FPGA的時(shí)鐘模塊。如圖8所示，在其中一個(gè)具體實(shí)施例中，時(shí)鐘模塊的系統(tǒng)時(shí)鐘單元輸出100MHz的時(shí)鐘信號(hào)；時(shí)鐘模塊的前向時(shí)鐘單元輸出200MHz的時(shí)鐘信號(hào)。

在其中一個(gè)實(shí)施例中，F(xiàn)PGA芯片130還集成有前向信號(hào)開關(guān)切換模塊及前向功率檢測(cè)模塊；前向信號(hào)開關(guān)切換模塊連接信號(hào)選通開關(guān)的輸出端及FPGA芯片的輸出端，從而獲取到信號(hào)選通開關(guān)后的信號(hào)及FPGA輸出之前的信號(hào)，并對(duì)其進(jìn)行選擇切換；前向信號(hào)開關(guān)切換模塊還連接前向功率檢測(cè)模塊，前向功率檢測(cè)模塊用于對(duì)前向信號(hào)開關(guān)切換模塊選擇切換至的信號(hào)進(jìn)行功率檢測(cè)。從而可以通過一個(gè)前向功率檢測(cè)模塊檢測(cè)兩路信號(hào)，如此，可以在保證信號(hào)的準(zhǔn)確性的同時(shí)節(jié)約資源。

進(jìn)一步地，F(xiàn)PGA芯片130還集成有數(shù)據(jù)抓取模塊，用于對(duì)實(shí)現(xiàn)檢測(cè)點(diǎn)數(shù)據(jù)的抓取及存儲(chǔ)，以供數(shù)據(jù)時(shí)域和頻域的分析。在一個(gè)具體實(shí)施例中，數(shù)據(jù)抓取模塊與前向信號(hào)開關(guān)切換模塊連接，從而，可以通過前向功率檢測(cè)模塊對(duì)數(shù)據(jù)抓取模塊抓取的數(shù)據(jù)進(jìn)行檢測(cè)。

在其中一個(gè)實(shí)施例中，F(xiàn)PGA芯片130還集成有LED燈顯示模塊，用于根據(jù)FPGA的當(dāng)前工作狀態(tài)，控制LED指示燈的顯示，從而通過LED燈顯示FPGA當(dāng)前工作狀態(tài)，使用戶可以方便地了解到當(dāng)前工作狀態(tài)。

以上實(shí)施例僅表達(dá)了本發(fā)明的幾種實(shí)施方式，其描述較為具體和詳細(xì)，但并不能因此而理解為對(duì)本發(fā)明專利范圍的限制。應(yīng)當(dāng)指出的是，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出多個(gè)變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。因此，本發(fā)明專利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。