本發(fā)明屬于醫(yī)療器械領(lǐng)域，特別涉及一種電子耳蝸刺激器芯片防靜電測試方法。

背景技術(shù)：

在電子耳蝸系統(tǒng)中，植入體的刺激器是核心部件，它是一塊印制電路板(pcb)，上面已經(jīng)焊接好了芯片和各種分立元器件，在對刺激器的運輸、組裝、與殼體整體焊接等生產(chǎn)過程中，它是直接或者間接暴露在空氣中的，因此不可避免會受到人體靜電放電的影響，而其中尤以對靜電放電最敏感的芯片管腳影響最大，這些芯片的管腳在刺激器上與電容一端焊在一起，而電容的另一端會最終與電極焊接。而在生產(chǎn)環(huán)節(jié)的電氣性能測試中經(jīng)常發(fā)現(xiàn)電極的電學(xué)功能失效，說明做為電極的唯一電學(xué)通路--通過電容與電極相連的芯片管腳，在生產(chǎn)操作過程中被人體靜電打壞了，需要對刺激器系統(tǒng)下芯片管腳的防靜電能力做一定的測試，評估其是否經(jīng)得起生產(chǎn)操作中的靜電打擊。目前芯片防靜電能力的測試是針對不加任何負載的單獨芯片的測試方法，這與生產(chǎn)中實際遇到的受靜電放電影響條件不同，生產(chǎn)過程中面臨的問題是刺激器整體受靜電放電影響導(dǎo)致置于其上的芯片管腳被破壞，此時芯片的狀態(tài)不是單獨存在的，而是帶有負載(電容)，在刺激器中芯片管腳耐靜電放電能力的強弱跟單獨芯片時是不一樣的，在刺激器上芯片管腳被破壞可能的途徑有兩種，一是處于刺激器上的芯片管腳直接與靜電接觸被破壞，二是刺激器電極與靜電直接接觸，通過電容耦合間接破壞了芯片管腳；兩種途徑對芯片管腳的破壞力并不一致，因此測試兩種途徑下各自耐靜電值，就能知道哪種途徑的破壞更容易，這有助于我們找到應(yīng)對方案，盡量避免易受靜電影響的生產(chǎn)步驟，從而提高生產(chǎn)效率。

技術(shù)實現(xiàn)要素：

有鑒于此，本發(fā)明的目的在于提供一種電子耳蝸刺激器芯片防靜電測試方法，能夠鎖定電子耳蝸生產(chǎn)過程中易受靜電破壞的環(huán)節(jié)，提高生產(chǎn)效率，保證電子耳蝸安全。

包括以下步驟：將芯片各輸入輸出管腳與電容相連，電容與芯片輸入輸出管腳相連一端稱引腳，電容的另一端稱電極口，芯片的電源腳和地腳通過一個電容相連；

對芯片的單輸入輸出管腳進行靜電放電測試；

對芯片的雙輸入輸出管腳進行靜電放電測試；

對芯片的電源腳和地腳進行靜電放電測試，

其中，對單輸入輸出管腳靜電放電測試包括以下步驟：

地腳接地，對一個引腳施加正的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

地腳接地，對一個引腳施加負的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

地腳接地，對一個電極口施加正的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

地腳接地，對一個電極口施加負的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

電源腳接地，對一個引腳施加正的靜電放電電壓對電源放電，地腳與其余電極口皆懸空；

電源腳接地，對一個引腳施加負的靜電放電電壓對電源放電，地腳與其余電極口皆懸空；

電源腳接地，對一個電極口施加正的靜電放電電壓對電源放電，地腳與其余電極口皆懸空；

電源腳接地，對一個電極口施加負的靜電放電電壓對電源放電，地腳與其余電極口皆懸空，

其中，在每一步對被測引腳或被測電極口對應(yīng)的引腳進行電流電壓掃描，直到記錄到導(dǎo)致iv曲線偏離時的靜電放電電壓。

優(yōu)選地，所述對芯片的雙輸入輸出管腳進行靜電放電測試，包括以下步驟：

對一個引腳施加正的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

對一個引腳施加負的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

對一個電極口施加正的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

對一個電極口施加負的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

對一個引腳施加正的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空；

對一個引腳施加負的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空；

對一個電極口施加正的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空；

對一個電極口施加負的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空，

其中，在每一步對被測引腳或被測電極口對應(yīng)的引腳進行電流電壓掃描，直到記錄到導(dǎo)致iv曲線偏離時的靜電放電電壓。

優(yōu)選地，所述對芯片的電源腳和地腳進行靜電放電測試，包括以下步驟：

電源腳施加正的靜電放電電壓，地腳接地，其余電極口皆懸空；

電源腳施加負的靜電放電電壓，地腳接地，其余電極口皆懸空，

其中，在每一步對被測引腳或被測電極口對應(yīng)的引腳進行電流電壓掃描，直到記錄到導(dǎo)致iv曲線偏離時的靜電放電電壓。

本發(fā)明的有益效果在于：用常規(guī)的單芯片管腳耐靜電能力測試方法得到的結(jié)果僅適合于指導(dǎo)單獨芯片進行生產(chǎn)操作，如將芯片進行封裝，存儲，運輸，焊接。而在電子耳蝸植入體的生產(chǎn)過程之前，已經(jīng)排除了單芯片的管腳被破壞這個問題并成功將其焊接到刺激器上，它的靜電威脅來自于焊接了芯片及其負載環(huán)境的整個刺激器的組裝，存儲，運輸?shù)壬a(chǎn)流程，因此其靜電放電通路與單芯片相比已經(jīng)發(fā)生變化，本發(fā)明完整模擬了處在刺激器上的芯片管腳在各個生產(chǎn)步驟中遇到的所有的靜電放電環(huán)境，得到的各組耐靜電電壓數(shù)據(jù)，既可以知道所設(shè)計的芯片管腳耐靜電電壓水平，又能通過對比得知哪種情況下芯片管腳最易被靜電放電破壞，從而鎖定對應(yīng)的生產(chǎn)步驟嚴(yán)加防范，查找到正確的原因，進行該放電通路的改進與強化，同時指導(dǎo)生產(chǎn)加強相應(yīng)步驟針對性的靜電防護工作，提高生產(chǎn)效率。

附圖說明

為了使本發(fā)明的目的、技術(shù)方案和有益效果更加清楚，本發(fā)明提供如下附圖進行說明：

圖1為本發(fā)明一具體實施例的電子耳蝸刺激器芯片防靜電測試方法的步驟流程圖；

圖2為本發(fā)明又一具體實施例的電子耳蝸刺激器芯片防靜電測試方法的步驟流程圖；

圖3為本發(fā)明實施例的電子耳蝸刺激器芯片防靜電測試方法中對芯片的單輸入輸出管腳靜電放電測試示意圖；

圖4為本發(fā)明實施例的電子耳蝸刺激器芯片防靜電測試方法中對芯片的雙輸入輸出管腳靜電放電測試示意圖；

圖5為本發(fā)明實施例的電子耳蝸刺激器芯片防靜電測試方法中對芯片電源腳和地腳靜電放電測試示意圖。

具體實施方式

下面將結(jié)合附圖，對本發(fā)明的優(yōu)選實施例進行詳細的描述。

實施例1

參見圖1，所示為本發(fā)明實施例的電子耳蝸刺激器芯片防靜電測試方法的步驟流程圖，包括以下步驟：

s10，將芯片各輸入輸出管腳與電容相連，電容與芯片輸入輸出管腳相連一端稱引腳，電容的另一端稱電極口，芯片的電源腳和地腳通過一個電容相連；

s20，對芯片的單輸入輸出管腳進行靜電放電測試；

s30，對芯片的雙輸入輸出管腳進行靜電放電測試；

s40，對芯片的電源腳和地腳進行靜電放電測試。

實施例2

參見圖2，為本發(fā)明又一具體實施例的電子耳蝸刺激器芯片防靜電測試方法的步驟流程圖，包括以下步驟：

s10，將芯片各輸入輸出管腳與電容相連，電容與芯片輸入輸出管腳相連一端稱引腳，電容的另一端稱電極口，芯片的電源腳和地腳通過一個電容相連；

s201，地腳接地，對一個引腳施加正的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

s202，地腳接地，對一個引腳施加負的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

s203，地腳接地，對一個電極口施加正的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

s204，地腳接地，對一個電極口施加負的靜電放電電壓對地放電，電源腳與其余電極口皆懸空；

s205，電源腳接地，對一個引腳施加正的靜電放電電壓對電源放電，地腳與其余電極口皆懸空；

s206，電源腳接地，對一個引腳施加負的靜電放電電壓對電源放電，地腳與其余電極口皆懸空；

s207，電源腳接地，對一個電極口施加正的靜電放電電壓對電源放電，地腳與其余電極口皆懸空；

s208，電源腳接地，對一個電極口施加負的靜電放電電壓對電源放電，地腳與其余電極口皆懸空，

s301，對一個引腳施加正的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

s302，對一個引腳施加負的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

s303，對一個電極口施加正的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

s304，對一個電極口施加負的靜電放電電壓，其余輸入輸出管腳皆接地，電源腳與地腳懸空；

s305，對一個引腳施加正的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空；

s306，對一個引腳施加負的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空；

s307，對一個電極口施加正的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空；

s308，對一個電極口施加負的靜電放電電壓，其余電極口皆接地，電源腳與地腳懸空，

s401，電源腳施加正的靜電放電電壓，地腳接地，其余電極口皆懸空；

s402，電源腳施加負的靜電放電電壓，地腳接地，其余電極口皆懸空，

其中，在每一步對被測引腳或被測電極口對應(yīng)的引腳進行電流電壓掃描，直到記錄到導(dǎo)致iv曲線偏離時的靜電放電電壓。

圖3-5所示為上述s20、s30和s40的測試示意圖，圖3中11對應(yīng)s201，12對應(yīng)s202，13對應(yīng)s203，14對應(yīng)s204，15對應(yīng)s205，16對應(yīng)s206，17對應(yīng)s207，18對應(yīng)s208，vesd為靜電放電電壓；圖4中21對應(yīng)s301，22對應(yīng)s302，23對應(yīng)s303，24對應(yīng)s304，25對應(yīng)s305，26對應(yīng)s306，27對應(yīng)s307，28對應(yīng)s308；圖5中31對應(yīng)s401，32對應(yīng)s402。

本發(fā)明的方法完整模擬了處在電子耳蝸刺激器上的芯片管腳在各個生產(chǎn)步驟中遇到的所有的靜電放電環(huán)境，得到的各組耐靜電電壓數(shù)據(jù)，既可以知道所設(shè)計的芯片管腳耐靜電電壓水平，又能通過對比得知哪種情況下芯片管腳最易被靜電放電破壞，從而鎖定對應(yīng)的生產(chǎn)步驟嚴(yán)加防范，提高生產(chǎn)效率。

最后說明的是，以上優(yōu)選實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管通過上述優(yōu)選實施例已經(jīng)對本發(fā)明進行了詳細的描述，但本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以在形式上和細節(jié)上對其作出各種各樣的改變，而不偏離本發(fā)明權(quán)利要求書所限定的范圍。